外延生長層5上表面進行第二次非摻雜外延生長，第二次非摻雜外延生長后形成第二非摻雜外延生長層6。具體的，第二非摻雜外延生長層6的上表面和氧化硅層的上表面處于同一平面上，即第二非摻雜外延生長層的上表面和氧化硅層的上表面平齊。當然，要是第二次非摻雜外延生長形成的第二非摻雜外延生長層6的上表面超出了氧化硅層的上表面，可以對超出的部分進行研磨，以使得剩余的第二非摻雜外延生長層6的上表面和氧化硅層的上表面平齊；
[0044]當形成了第二非摻雜外延生長層6后，去除部分的氧化硅層，具體的可以采用干法刻蝕去除部分的氧化硅層，也可以是采用濕法刻蝕去除，在本申請中，優(yōu)選的是采用SiCoNi蝕刻部分氧化物層的。當然，去除的氧化硅層的具體尺寸也是根據(jù)具體實施方案中如何操作而定的，在此不贅述。刻蝕的部分氧化硅層具體的是將部分的第一非摻雜外延生長層5和整個第二非摻雜外延生長層6暴露出來，但是仍然還留有一定厚度的氧化硅層的，也就是說并沒有完全去除掉整個氧化硅層；
[0045]當去除了部分氧化硅層后，有部分第一非摻雜外延生長層5是暴露的，采用濕法刻蝕去除這部分暴露的第一非摻雜外延生長層5，這樣就將整個第二非摻雜外延生長層6完全暴露并懸空。最后就是在該完全暴露的第二非摻雜外延生長層表面上沉積高介電常數(shù)材料層7和金屬材料層8，高介電常數(shù)材料層7是位于第二非摻雜外延生長層6的表面之上的，金屬材料層8位于該高介電常數(shù)材料層7的表面之上，最終形成金屬柵極鰭形半導體器件。具體的，采用原子層沉積方法沉積高介電常數(shù)材料層，然后采用濺射沉積金屬材料層。
[0046]在本申請中，最終是形成的一金屬柵極鰭形半導體器件，對于最終的目的是在鰭式場效應管FinFET結(jié)構(gòu)中有效的抑制了短溝道效應，漏場和穿通等問題，提高了器件性能。所以最終在將第二非摻雜外延生長層暴露之后，可以繼續(xù)采用氧化工藝或者原位水汽生成工藝等工藝在第二非摻雜外延生長層的表面形成氧化層，在形成氧化層之后繼續(xù)在該氧化層的表面沉積多晶硅作為柵極，同樣也可以達到上述的效果。
[0047]實施例二
[0048]—種金屬柵極鰭形半導體器件，該半導體器件具體的包括有硅襯底，位于該硅襯底上表面的氧化硅層，該氧化硅層中部分填充有第一非摻雜外延生長層，然后該氧化硅層的上表面上制備有呈中心對稱的源漏極，于源漏極之間懸空架設第二非摻雜外延生長層，然后在第二非摻雜外延生長層設置高介電常數(shù)材料層和金屬材料層，以形成金屬柵極鰭形半導體器件。
[0049]綜上所述，本申請設計的一種制備半導體器件的方法及其具體的器件中，通過兩次沉積非外延生長層，并刻蝕部分第一非外延生長層和氧化物層，將第二非外延生長層暴露出來，然后在暴露的第二非外延生長層外表面依次沉積高介電常數(shù)層和金屬層，形成柵極，這樣形成全包圍的金屬柵極結(jié)構(gòu)，在鰭式場效應管FinFET結(jié)構(gòu)中有效的抑制了短溝道效應，漏場和穿通等問題，提高了器件性能。
[0050]本領域技術人員應該理解，本領域技術人員在結(jié)合現(xiàn)有技術以及上述實施例可以實現(xiàn)所述變化例，在此不做贅述。這樣的變化例并不影響本發(fā)明的實質(zhì)內(nèi)容，在此不予贅述。
[0051]以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的設備和結(jié)構(gòu)應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。
【主權(quán)項】
1.一種制備半導體器件的方法，其特征在于，包括: 提供一半導體器件，所述半導體器件包括基底層和位于所述基底層上表面的氧化物層； 于所述氧化物層上表面沉積圖案化掩膜層，并以所述掩膜層為掩膜刻蝕所述氧化物層至所述基底層上表面，形成溝槽； 去除所述掩膜層，于所述溝槽內(nèi)進行第一次非摻雜外延生長，以形成第一非摻雜外延生長層； 于所述溝槽內(nèi)進行第二次非摻雜外延生長，以形成第二非摻雜外延生長層，且所述第二非摻雜外延生長層的上表面與所述氧化物層上表面處于同一平面； 刻蝕部分所述氧化物層，以將所述第二非摻雜外延生長層和部分所述第一非摻雜外延生長層暴露； 去除暴露的所述第一非摻雜外延生長層，并于所述第二非摻雜外延生長層外依次生長高介電常數(shù)層和金屬材料層，以形成金屬柵極。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述基底層的材質(zhì)為單晶硅。3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括: 采用化學氣相沉積法沉積所述氧化物層。4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述氧化物層的材質(zhì)為氧化硅。5.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用干法刻蝕所述氧化物層至所述基底層上表面。6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括: 采用原位水汽生成工藝于所述第二非摻雜外延生長層外形成氧化層； 于所述氧化層表面沉積多晶硅，以形成多晶硅柵極。7.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用鍺摻雜工藝形成所述第一非摻雜外延生長層。8.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用濕法刻蝕去除部分所述第一非摻雜外延生長層。9.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用SiCoNi蝕刻部分所述氧化物層。
【專利摘要】本發(fā)明涉及半導體器件優(yōu)化領域，尤其涉及一種制備半導體器件的方法。通過兩次沉積非外延生長層，并刻蝕部分第一非外延生長層和氧化物層，將第二非外延生長層暴露出來，然后在暴露的第二非外延生長層外表面依次沉積高介電常數(shù)層和金屬層，形成柵極，這樣形成全包圍的金屬柵極結(jié)構(gòu)，在鰭式場效應管FinFET結(jié)構(gòu)中有效的抑制了短溝道效應，漏場和穿通等問題，提高了器件性能。
【IPC分類】H01L21/336, H01L21/28
【公開號】CN105355559
【申請?zhí)枴緾N201510663130
【發(fā)明人】黃秋銘
【申請人】上海華力微電子有限公司
【公開日】2016年2月24日
【申請日】2015年10月14日