中，與半導體芯片101相比，不僅在鏡層140的區(qū)域中設有金屬層145。層145附加地也側向于半導體本體230在鈍化層250上伸展直至半導體芯片107的前側以及伸展直至構成有接觸面165的區(qū)域。在該設計方案中，半導體本體230因此也由金屬層145的設置在鈍化層150上的子區(qū)域側向地完全包圍。接觸面165設置在金屬層145上。
[0118]半導體芯片107的制造能夠通過如下方式進行:金屬層145在構成鈍化層150之后在步驟304期間(參見圖10)施加在具有半導體結構230、231的襯底側上并且被結構化。在結構化時，尤其在待制造的貫通孔260的區(qū)域中構成開口。隨后產生的第一連接層161不同于圖4能夠僅設置在金屬層145上。在構成接觸面165之前所執(zhí)行的移除半導體材料(圖10中的步驟306)在此引起:金屬層145在該區(qū)域中被露出并且位于其下的連接層161不露出。當不同于圖16不移除該區(qū)域中的全部半導體材料而是代替于此在半導體結構231中構成(從現(xiàn)在開始延伸到層145上的)開口時，這也是上述情況。
[0119]圖17示出另一個光電子半導體芯片108。在半導體芯片108中，第一連接層161與半導體芯片101相比不具有完全地包圍半導體本體230的側表面239或者鈍化層150的子區(qū)域。這與材料節(jié)省相關聯(lián)。在制造半導體芯片108時，連接層161在步驟304 (參見圖10)中不同于圖4不再在環(huán)繞半導體結構230的整個溝槽結構250的區(qū)域中構成。僅在兩個半導體結構230、231之間的溝槽區(qū)域255中設有連接層161的相應的連接區(qū)域，經(jīng)由所述連接區(qū)域連接連接層161的設置在半導體結構230、231上的子區(qū)域。這引起:在側向于側表面239的、省去連接層161的區(qū)域中，絕緣側155也設置在鈍化層150上進而直接鄰接于該鈍化層。
[0120]圖18示出具有組合鏡的另一個半導體芯片109。在半導體芯片109中，第一連接層161類似于半導體芯片108不具有在邊緣處完全環(huán)繞半導體本體230的子區(qū)域。由此提供如下可行性:在環(huán)繞的區(qū)域中、即基本上在溝槽結構250的除溝槽區(qū)域255之外的整個區(qū)域中設置鏡層169，所述鏡層設置用于反射光輻射。由此，能夠實現(xiàn)亮度提高。鏡層169如在圖18中所示出的那樣設置在絕緣層155上進而設置在絕緣層155和第二連接層162之間。鏡層169也能夠部分地從溝槽結構250中伸出，如在圖18中借助水平向右延伸的子區(qū)域表明。
[0121]此外，半導體芯片109相似貫通孔260的區(qū)域中具有根據(jù)圖13闡述的、具有用作為鏡的層部段164的設計方案。半導體芯片109的制造能夠通過如下方式進行:所沉積的接觸層163在步驟304中(參見圖10)不同于圖5被結構化成，使得不僅存在貫通孔260的區(qū)域中的部段164而且存在側向環(huán)繞半導體結構230的鏡層169。
[0122]在半導體芯片的之前所描述的實施方式中提出:將在初始襯底120上構成的半導體層序列130結構化成，使得移除半導體材料至初始襯底120。由此，所產生的半導體結構230已經(jīng)能夠具有半導體芯片的用于輸出光輻射的半導體本體230的形狀。替選地，能夠考慮半導體層序列130的兩級的臺面結構化，其中第一結構化步驟在轉移到載體襯底125上之前或在構成連接結構之前執(zhí)行并且第二結構化步驟在轉移之后執(zhí)行。在此提出:將第一結構化步驟執(zhí)行成，使得至少第一半導體區(qū)域131和有源區(qū)133在由此形成的半導體結構的側表面239上露出。隨后，鈍化這些區(qū)域。兩級的處理方法是關于連接結構與載體襯底125的連接將空腔保持得盡可能小的另一種可行性。在該方面可行的方法根據(jù)下述附圖詳細闡述。
[0123]圖19至23在示意性的側剖視圖中示出另一個光電子半導體芯片110的制造，所述另一個光電子半導體芯片同樣能夠是發(fā)光二極管芯片。除了在上文中指出的區(qū)別，半導體芯片111的制造類似于半導體101的在上文中所描述的制造來執(zhí)行。因此，在此關于例如涉及可使用的材料、可執(zhí)行的生產工藝、可能的優(yōu)點等的細節(jié)，參考上述實施方案。以相同的方式能夠應用圖9的俯視圖和圖10的流程圖。
[0124]圖19示出在構成初始設置(圖10中的步驟301，參見圖1)和對在初始襯底120上構成的半導體層序列130結構化(圖10中的步驟302)之后的初始襯底120。半導體層序列130被結構化成，使得剝離半導體層序列130的材料超出有源區(qū)133進入到第二半導體區(qū)域132中，而不剝離至初始襯底120。通過結構化，(對于每個待制造的半導體芯片110)構成兩個半導體結構232、233，所述半導體結構以隆起部的形式存在。結構化通過刻蝕工藝、優(yōu)選干法化學的刻蝕工藝執(zhí)行，在所述刻蝕工藝在包圍待制造的半導體結構232、233的刻蝕區(qū)域中移除半導體層序列130的材料。
[0125]因為材料剝離不進行至初始襯底120，所以半導體結構232、233仍經(jīng)由第二半導體區(qū)域132彼此連接。此外，在通過刻蝕產生的溝槽結構250的區(qū)域中，初始襯底120不露出。溝槽結構250在此也由連續(xù)的子區(qū)域組成，所述子區(qū)域框架形地包圍各個半導體結構232,233ο存在于在圖19中示出的兩個半導體結構232、233之間的溝槽區(qū)域255補充地在放大的視圖中示出。
[0126]半導體結構232、233在俯視圖中同樣能夠具有在圖9中示出的形狀。在此，圖19至23的剖視圖也涉及在圖9中根據(jù)剖面線Α-Α所表明的剖平面。
[0127]在半導體結構232的區(qū)域中在隨后的方法階段中才構成半導體芯片110的半導體本體240，所述半導體結構在存在由兩個層140、145構成的設置的一側的區(qū)域中，具有與層140、145或與圍繞鏡層140的金屬層145相同的橫向外尺寸。半導體結構232具有環(huán)繞的側表面239，在所述側表面上，第一半導體區(qū)域131、有源區(qū)133和第二半導體區(qū)域132露出。環(huán)繞的側表面239包括半導體結構232的全部彼此鄰接的側面或側沿。
[0128]如尤其根據(jù)溝槽區(qū)域255的放大的視圖而變得明確的是:半導體結構232的側面能夠至少在第二半導體區(qū)域132的區(qū)域中相對于通過初始襯底120預設的平面以傾斜的角度伸展，使得半導體結構232具有沿著朝向初始襯底120的方向至少部分地擴寬的形狀。也可行的是，側面在半導體結構232的整個高度之上傾斜于初始襯底120伸展。這以相同的方式適用于另外的半導體結構233，僅示出另外的半導體結構中的在輔助線216處的側沿。
[0129]因為在此也在相對早期的方法階段中執(zhí)行半導體層序列130的結構化，所以能夠避免因結構化而產生的半導體結構232的側表面239處的顆粒或層的堆積，進而避免分流的危險。這能夠通過干法化學刻蝕進一步促進。
[0130]隨后，如在圖20中所示出的那樣，設置用于鈍化半導體結構232的環(huán)繞的側表面239的絕緣的鈍化層150沉積在具有半導體結構232、233的襯底側上并且接著被結構化(圖10中的步驟303)。鈍化層150設置在半導體結構232的整個環(huán)繞的側表面239上，使得之前在該區(qū)域中露出的半導體區(qū)域131、132和有源區(qū)133被覆蓋。以這種方式，在后續(xù)工藝中保護側表面239，使得防止電分流。
[0131]如在圖20中所示出的那樣，橫向地完全包圍半導體結構232的鈍化層150構成為，使得鈍化層150延伸至存在于半導體結構150的上側上的、由兩個層140、145構成的設置并且側向地在邊緣處包圍金屬層145。此外，鈍化層150也設置在溝槽結構250的區(qū)域中，如在圖20中也在左側上所示出的那樣。在此，鈍化層150具有延伸遠離側表面239的、設置在第二半導體區(qū)域132上的并且環(huán)繞半導體結構232的子區(qū)域。在溝槽區(qū)域255中也存在鈍化層150，如在圖20中在右側上所示出的那樣。在此，鈍化層150延伸直到半導體結構233的與半導體結構232的側表面239相對置的(多個)側面上，并且在該部位處基本上在半導體結構233的上側的區(qū)域中終止。
[0132]接下來，以類似的方式，在具有半導體結構232、233的襯底側上構成包括層155、161、162、163和貫通孔260的連接結構(圖10中的步驟304)。圖21示出如下方法階段，所述方法階段在構成結構化的第一連接層161、在待制造的貫通孔260的區(qū)域中產生半導體結構232的區(qū)域中的凹部和將絕緣層155施加到在該階段中存在于該側上的層161、145、140和半導體區(qū)域131、132上之后，其中所述貫通孔伸展到第二半導體區(qū)域132上并且在該部位處(首先)使第二半導體區(qū)域132露出。
[0133]第一連接層161基本上設置在整個半導體結構232上或設置在存在于半導體結構232的層145、150上并且構成有用于六個待制造的貫通孔260的開口(參見圖9)。此外，第一連接層161在溝槽結構250的區(qū)域中具有子區(qū)域，所述子區(qū)域在該區(qū)域中設置在鈍化層150上并且側向地完全圍繞半導體結構232或其側表面239。此外，第一連接層161如在圖4中在右側上所示出的那樣具有延伸穿過溝槽區(qū)域255直至到另外的半導體結構233的上側上的子區(qū)域。由此實現(xiàn)在該區(qū)域中產生的接觸面165到半導體芯片110的半導體本體240的稍后在半導體結構232的區(qū)域中產生的第一半導體區(qū)域131的電連接。
[0134]圖22示出另一個方法階段，當前即在對絕緣層155結構化以使第二半導體區(qū)域132在待制造的貫通孔260的區(qū)域中露出、在這些部位處設置的構成接觸層163的部段、以及在該階段中在存在于該側上層155、163上構成第二連接層163之后的方法階段。通過施加第二連接層162構成貫通孔260，所述第二連接層通過絕緣層155與第一連接層161分開。
[0135]緊接著，將在初始襯底120上產生的層設置轉移到載體襯底125上或者將連接結構在鍵合工藝中與該載體襯底連接(圖10中的步驟305)。隨后，執(zhí)行另外的工藝(圖10中的步驟306)以生產在圖23中示出的光電子半導體芯片110。所述另外的工藝包括:移除初始襯底120 ;和粗糙化以在第二半導體區(qū)域132的通過移除初始襯底120而露出的側上構成耦合輸出結構139。在該階段中，第二半導體區(qū)域132(還)是連續(xù)的。
[0136]在粗糙化之后，在步驟306期間執(zhí)行半導體層序列130的另一個或第二結構化，由此，如在圖23中所示出的那樣，產生單獨的半導體本體240。在半導體芯片110中用作為臺面以輸出光輻射的半導體本體240在之前產生的半導體結構232的區(qū)域中構成。第二結構化步驟例如能夠通過濕法化學刻蝕進行。在結構化時，將包圍待產生的半導體本體240的區(qū)域中的半導體材料剝離直至鈍化層150、絕緣層155和第一連接層161。如在圖23中所示出的那樣，也能夠移除之前存在的半導體結構233的區(qū)域中的全部半導體材料。此外，在該區(qū)域中，在通過結構化露出的第一連接層161上構成用作為前側接觸部的接觸面165。緊接著，能夠執(zhí)行在上文中所提到的另外的工藝(載體襯底125的后側打薄、在載體襯底125上構成后側接觸部、分割)。
[0137]半導體本體240包括在第一結構化步驟中產生的半導體結構232和在第二結構化步驟中產生的、在半導體芯片110的前側上突出的臺面形的隆起部242。半導體本體240具有環(huán)繞的側表面249，所述側表面包括之前鈍化的側表面239。鈍化的側表面239因此是半導體本體240的側表面249的一部分。
[0138]當前，隆起部242與半導體結構232相比以更大的外部尺寸構成。這引起:半導體本體240如在圖23中所示出的那樣在側上具有階梯形的輪廓，進而側表面249具有階梯形狀。此外，半導體本體240僅在第一結構化步驟中產生的半導體結構232的區(qū)域中由鈍化層150和側向于鈍化層150設置的第一連接層161包圍。
[0139]在光電子半導體芯片110中，半導體本體240的第一半導體區(qū)域131以相應的方式經(jīng)由鏡層140、金屬層145和第一連接層161與側向地設置在半導體本體240旁的接觸面165電連接。半導體本體240的第二半導體區(qū)域132經(jīng)由貫通孔260、第二連接層162和載體襯底125與設置在載體襯底1