應(yīng)變多層阻變存儲元件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于數(shù)據(jù)存儲裝置的阻變(resistive-switching)存儲元件。
【背景技術(shù)】
[0002]電阻式隨機(jī)存取存儲器(resistiverandom-access memory, Re RAM)是一種可以用作不同計(jì)算設(shè)備(例如，計(jì)算機(jī)、游戲控制臺、便攜式電話)或便攜式數(shù)據(jù)存儲設(shè)備的存儲器的非易失性存儲器類型。
[0003]當(dāng)今的計(jì)算設(shè)備和便攜式數(shù)據(jù)存儲設(shè)備使用不同類型的易失性和非易失性存儲器，例如動態(tài)隨機(jī)存取存儲器(DRAM)及其變型，其中組成數(shù)字信息的各比特被存儲在集成電路中不同的電容器中。電容器可以被充電或放電；這兩個(gè)狀態(tài)被用于表示比特的兩個(gè)值。然而，DRAM的重要缺點(diǎn)是由于電容器泄漏電荷，所以除非電容器電荷被周期性刷新，否則信息將最終衰減。因此，DRAM被認(rèn)為是一種高易失性存儲器。由于該刷新要求，所以這樣的存儲器類型在與其結(jié)合的計(jì)算設(shè)備中消耗大量的能量，并且由于其對電池壽命的消耗而非常期望(特別是鑒于便攜式計(jì)算設(shè)備的增加)商業(yè)上提供無需這樣的對存儲元件的刷新的存儲器類型。
[0004]另一方面，存在非易失性存儲器類型，例如主要結(jié)合在便攜式數(shù)據(jù)存儲設(shè)備中的NAND或N0R快閃存儲器(flash memory)。雖然這樣的存儲器類型無需定期刷新，但是個(gè)別存儲元件需要高壓脈沖用于設(shè)置和讀取比特值，這對于依賴電池作為電源的計(jì)算設(shè)備再次是不利的。此外，這樣的存儲元件能夠訪問的速度不令人滿意?？扉W存儲器的另一問題是在一定次數(shù)的讀取/寫入周期之后，存儲元件停止運(yùn)行。為了減輕這樣的周期相關(guān)的耗損的缺點(diǎn)，使用了復(fù)雜的控制程序，該程序通過將耗損平均地分布在快閃存儲器的所有存儲元件中來延長這樣的存儲元件的使用壽命。然而，這樣的方法不會改變這樣的快閃存儲器具有明顯低于例如SDRAM的壽命的事實(shí)。
[0005]US 8049305公開了一種利用應(yīng)力工程的阻變存儲裝置，該裝置包括:包括第一導(dǎo)電電極的第一層；包括阻變元件的在第一層上方的第二層；以及包括第二導(dǎo)電電極的在第二層上方的第三層，其中當(dāng)加熱存儲元件時(shí)在第一層與第二層之間的第一界面處的轉(zhuǎn)變元件中產(chǎn)生了第一應(yīng)力，并且其中當(dāng)加熱時(shí)在第二層與第三層之間的第二界面處的轉(zhuǎn)變元件中產(chǎn)生了第二應(yīng)力。該應(yīng)力是通過設(shè)計(jì)其中阻變元件的材料和電極具有不同熱膨脹系數(shù)(CTE)的存儲裝置在加熱時(shí)引起的。
[0006]然而，US8049305的阻變存儲元件無法提供商業(yè)應(yīng)用級讀取特性，原因是阻變元件的高阻態(tài)(RH)與低阻態(tài)(RL)之間的小的差別抑制快速和容易的讀取訪問。雖然程度較輕，但是US8049305的阻變元件呈現(xiàn)了基于電容器類型的存儲器的相似的問題，原因是已經(jīng)發(fā)現(xiàn)，隨著之前設(shè)置的高阻態(tài)(RH)最終恢復(fù)到低阻態(tài)(RL)，電阻狀態(tài)的小的差別導(dǎo)致所存儲信息的隨時(shí)間的衰減。
[0007]因此需要提供易失性較小、能效更高、更耐耗損以及還有更快速類型的存儲元件，該存儲元件可以使用已存在的設(shè)備并且以可負(fù)擔(dān)的成本來制造。

【發(fā)明內(nèi)容】

[0008]在從屬權(quán)利要求中對本發(fā)明進(jìn)一步的實(shí)施方案進(jìn)行了闡述。
【附圖說明】
[0009]參照附圖在下面描述了本發(fā)明的優(yōu)選實(shí)施方案，該附圖是出于說明本發(fā)明的優(yōu)選實(shí)施方案的目的而非對其進(jìn)行限制的目的。在附圖中，
[0010]圖1示出了由第一電極la、第二電極lb以及阻變元件6組成的阻變存儲元件7的示意圖，阻變元件6具有取向?yàn)槠叫杏谟傻谝浑姌Ola或第二電極lb限定的平面的4個(gè)不同的金屬氧化物層2、3、4、5。
[0011]圖2示出了由第一電極la、第二電極lb以及阻變元件6組成的阻變存儲元件7的示意圖，阻變元件6具有取向?yàn)槠叫杏谟傻谝浑姌Ola或第二電極lb限定的平面的4個(gè)不同的金屬氧化物層2、3、4、5。
[0012]圖3示出了由第一電極la、第二電極lb以及阻變元件5組成的阻變存儲元件6的示意圖，阻變元件5由周期性重復(fù)4次的金屬氧化物多層7組成，金屬氧化物多層7由3個(gè)金屬氧化物層2、3、4組成。
[0013]圖4示出了阻變存儲元件的三維陣列的示意圖，所述阻變存儲元件各自包括在基板1上的兩個(gè)電極2，并且各自包括由周期性重復(fù)2次的金屬氧化物多層組成的阻變元件，所述金屬氧化物多層由2個(gè)金屬氧化物層3、4組成。
【具體實(shí)施方式】
[0014]本發(fā)明的阻變存儲元件包括:第一電極；阻變元件；和第二電極，其中阻變元件被布置在第一電極與第二電極之間，并且阻變元件包括多個(gè)金屬氧化物層或由多個(gè)金屬氧化物層組成，并且其中阻變元件的相鄰金屬氧化物層包括不同金屬氧化物或由不同金屬氧化物組成。
[0015]在本發(fā)明的上下文中，表述“多個(gè)金屬氧化物層”指2個(gè)或更多個(gè)金屬氧化物層。
[0016]本發(fā)明的阻變存儲元件可以被結(jié)合在例如存儲裝置中用于便攜式數(shù)據(jù)存儲設(shè)備或計(jì)算設(shè)備。第一電極材料和第二電極材料包括導(dǎo)電材料，例如金屬，特別是貴金屬及其衍生物。關(guān)注的是摻雜硅、鋁鋅氧化物(ΑΖ0)、銦錫氧化物(ΙΤ0)、氮化鈦、氮化鉭、鎢、摻雜硅(例如，η型或ρ型)、舒、氧化舒、鈾、鈦、銀、銅、招、鉭、絡(luò)、鈷、鐵、金、媽、銥、氧化銥以及鎳。用于各個(gè)單獨(dú)電極的材料可以獨(dú)立選擇或者可以相同。例如，第一電極和第二電極可以為鉑，或者第一電極可以為金，第二電極可以為鈦。
[0017]第一電極和第二電極的幾何形狀為使得第一電極與阻變元件之間的接觸區(qū)以及第二電極與阻變元件之間的接觸區(qū)能夠設(shè)置和讀取阻變元件的電阻狀態(tài)。示例性的幾何形狀為正方形、矩形、圓形、橢圓形、多邊形例如三角形或六邊形。
[0018]通常，電極的厚度可以為lnm至約500nm，優(yōu)選地為lnm至lOOnm。
[0019]本發(fā)明的阻變存儲元件可以通過在任何適合的基底材料(包括硅)上沉積來制造，并且特別是也可以在非硅基底材料(例如氧化鋁，并且特別是剛玉或藍(lán)寶石)上沉積。另一類型的適合的基底材料可以是基于聚合物的基底材料，例如聚酰亞胺膜，特別是可以通過特拉華州的杜邦公司購得的商標(biāo)為KAPTON的聚氧二亞苯基均苯四甲酰亞胺(poly-oxydiphenylene-pyromellitimide)膜。在本發(fā)明的特定實(shí)施方案中，本發(fā)明的阻變存儲元件被沉積在透明、柔性基底材料(例如基于聚合物的基底材料)片上，并且第一電極和第二電極由透明材料(例如，鋁鋅氧化物(AZ0)或銦錫氧化物(IT0))制成以制造柔性、透明的存儲裝置。
[0020]本發(fā)明的阻變存儲元件的阻變元件包括多個(gè)金屬氧化物層。包括在該多個(gè)金屬氧化物層中的金屬氧化物層可以被布置成基本上彼此平行以形成金屬氧化物層的堆疊體。
[0021]除了被布置成基本上彼此平行以外，本發(fā)明的阻變存儲元件中的金屬氧化物層可以取向?yàn)榛旧掀叫杏谟傻谝浑姌O或第二電極限定的平面，或者可以取向?yàn)榛旧洗怪庇谟傻谝浑姌O或第二電極限定的平面。
[0022]該阻變存儲元件能夠存儲信息所依據(jù)的基本原理為在已知阻變存儲元件中，阻變元件的電流電壓特性呈現(xiàn)了非線性滯回性能，這可以通過多于一個(gè)電阻狀態(tài)來定義。因此，可以通過將阻變元件的電阻狀態(tài)設(shè)置成特定電阻狀態(tài)來存儲二元信息。期望的電阻狀態(tài)可以通過在跨阻變元件的兩個(gè)電極之間施加電勢來設(shè)置。
[0023]在本發(fā)明的阻變存儲元件中，阻變元件的相鄰金屬氧化物層包括不同的金屬氧化物。由于不同的金屬氧化物原則上具有不同的晶格常數(shù)，所以在兩個(gè)相鄰金屬氧化物層之間的界面處引起的晶格失配在各個(gè)相鄰金屬氧化物層中產(chǎn)生了應(yīng)變ε。在不希望受限于特定理論的情況下