一種成像探測(cè)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種成像探測(cè)器的制造方法。
【背景技術(shù)】
[0002]微機(jī)電系統(tǒng)(Microelectro Mechanical Systems,簡(jiǎn)稱MEMS)是在微電子技術(shù)基礎(chǔ)上發(fā)展起來(lái)的多學(xué)科交叉的前沿研究領(lǐng)域，是一種采用半導(dǎo)體工藝制造微型機(jī)電器件的技術(shù)。與傳統(tǒng)機(jī)電器件相比，MEMS器件在耐高溫、小體積、低功耗方面具有十分明顯的優(yōu)勢(shì)。經(jīng)過幾十年的發(fā)展，已成為世界矚目的重大科技領(lǐng)域之一，它涉及電子、機(jī)械、材料、物理學(xué)、化學(xué)、生物學(xué)、醫(yī)學(xué)等多種學(xué)科與技術(shù)，具有廣闊的應(yīng)用前景。
[0003]成像探測(cè)器是一種將光信號(hào)轉(zhuǎn)換為電信號(hào)的換能器?，F(xiàn)有的成像探測(cè)器的結(jié)構(gòu)如圖1所不:包括:基底10,其包括半導(dǎo)體襯底11和第一介質(zhì)層12,在第一介質(zhì)層12內(nèi)嵌有呈陣列排布的第一互連孔13，所述基底10表面具有位于四個(gè)相鄰的第一互連孔13之間的反射層14 ;所述基底10上具有第二介質(zhì)層15、熱敏電阻20和第二互連孔30，所述基底10和第二介質(zhì)層14、熱敏電阻20和第二互連孔30圍成一個(gè)空腔35。熱敏電阻20為導(dǎo)電材料，且位于反射層14上方，反射層14可以將入射的光信號(hào)反射到熱敏電阻20上，使光信號(hào)的損失率降到最低。第二互連孔30與第一互連孔13 —一貫通相連。在第二互連孔30和熱敏電阻20之間形成導(dǎo)電互連的金屬互連線50。但是基于CMOS上的MEMS制造過程中，需要在大塊的犧牲層上面進(jìn)行通孔的填充，其要求填充的薄膜一方面需要具有良好的導(dǎo)電性和通孔填充能力，另一方面需要填充的薄膜有相對(duì)較小的應(yīng)力，而且后續(xù)對(duì)填充薄膜的刻蝕不能有灰化步驟，以防止?fàn)奚鼘訐p失，所以選擇金屬填充互連孔就會(huì)無(wú)法解決上述問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明解決的技術(shù)問題提供一種成像探測(cè)器的制造方法，大大提高成像探測(cè)器的可靠性和精確性。
[0005]為了解決上述技術(shù)問題，本發(fā)明提供了一種成像探測(cè)器的制造方法，包括步驟:
[0006]提供基底，其包括半導(dǎo)體襯底和第一介質(zhì)層，在半導(dǎo)體襯底中內(nèi)嵌有CMOS電路，在介質(zhì)層內(nèi)嵌有呈陣列排布的第一互連孔，所述基底表面具有位于四個(gè)相鄰的接觸孔之間的反射層；
[0007]其特征在于，還包括步驟:
[0008]在所述基底上形成犧牲層；
[0009]刻蝕所述犧牲層，形成暴露所述第一互連孔的通孔；
[0010]利用導(dǎo)電材料填充所述通孔形成第二互連孔；
[0011 ] 在所述犧牲層和第二互連孔上形成金屬層；
[0012]在金屬層上形成第二介質(zhì)層；
[0013]刻蝕去掉部分區(qū)域的第二介質(zhì)層和金屬層，使得相鄰的四個(gè)第二互連孔分別通過4根金屬線連接到所述反射層上方的位置，并且4根金屬線斷開，其中連接對(duì)角的兩個(gè)第二互連孔的金屬線延伸到反射層上方的位置暴露，連接另外對(duì)角的兩個(gè)第二互連孔的金屬線被第二介質(zhì)層覆蓋；
[0014]利用氫氣和/或氮?dú)鈱?duì)金屬層表面進(jìn)行處理；
[0015]在反射層所對(duì)應(yīng)的第二介質(zhì)層上形成熱敏電阻，所述熱敏電阻覆蓋延伸到反射層上方的暴露的金屬線，所述熱敏電阻的材料為非晶硅；
[0016]去除犧牲層。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下優(yōu)點(diǎn):
[0018]本發(fā)明的成像探測(cè)器的制造方法相比于現(xiàn)有技術(shù):利用鍺硅填充互連孔，由于鍺硅和半導(dǎo)體材質(zhì)的側(cè)壁的粘附性好，因此在通孔側(cè)壁沉積的均勻性好，并且應(yīng)力小，進(jìn)一步的還利用非晶硅制作熱敏電阻，提高了熱敏電阻的精確性，進(jìn)一步的還利用對(duì)金屬互連線表面處理的技術(shù)，使得金屬互連線和作為熱敏電阻的非晶硅層之間的接觸表面的電學(xué)性能更好，提高了器件的性能。
【附圖說明】
[0019]通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
[0020]圖1是現(xiàn)有的一種成像探測(cè)器的結(jié)構(gòu)示意圖；
[0021]圖2是圖1所示的成像探測(cè)器的俯視圖；
[0022]圖3-圖11是本發(fā)明一實(shí)施例的成像探測(cè)器的制造方法示意圖。
【具體實(shí)施方式】
[0023]參考圖2，在傳統(tǒng)的成像探測(cè)器的制造方法中，以一個(gè)探測(cè)單元為例，包括排列在矩形的四個(gè)角上的四個(gè)互連孔vl、v2、v3、v4,以及位于四個(gè)互連孔中間的熱敏電阻20，其中對(duì)角的兩個(gè)互連孔vl、v3通過金屬互連線50和熱敏電阻20相連，另外兩個(gè)對(duì)角的互連孔v2、v4通過介質(zhì)層和熱敏電阻相連起到支撐平衡的作用。在探測(cè)器工作的時(shí)候熱敏電阻可以將光信號(hào)轉(zhuǎn)換為電信號(hào)，從而通過一個(gè)進(jìn)口和一個(gè)出口的金屬互連線將光信號(hào)進(jìn)行輸出。在本案基于CMOS上的MEMS制造過程中，需要在大塊的犧牲層上面進(jìn)行通孔的填充，其要求填充的薄膜一方面需要具有良好的導(dǎo)電性和通孔填充能力，另一方面需要填充的薄膜有相對(duì)較小的應(yīng)力，而且后續(xù)對(duì)填充薄膜的刻蝕不能有灰化步驟，以防止?fàn)奚鼘訐p失，所以選擇鍺硅填充互連孔，但是由于鍺硅需要通過金屬層互連到熱敏電阻，從而如果熱敏電阻和金屬層之間的接觸特性不好就會(huì)使得器件的電阻過大，從而使得成像探測(cè)器的精確度低，因此發(fā)明人進(jìn)一步的想到了對(duì)整體進(jìn)行優(yōu)化以降低接觸電阻:在形成非晶硅層的時(shí)候，通過利用氫氣和或氫氣和/或氮?dú)鈱?duì)金屬層表面進(jìn)行處理之后，緊接著淀積非晶硅薄膜。這樣對(duì)所述金屬層的處理和非晶硅的形成整合在同一制程中，并使其和熱敏電阻表面的接觸特性變好，降低器件的電阻，增加成像探測(cè)器的精確度。
[0024]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)現(xiàn)方式做詳細(xì)的說明。為了便于理解本發(fā)明以一具體的成像探測(cè)器為例進(jìn)行詳細(xì)的說明，但本發(fā)明并不一定局限于實(shí)施例中的結(jié)構(gòu)，任何本領(lǐng)域技術(shù)人員可以根據(jù)現(xiàn)有技術(shù)進(jìn)行替換的部分，都屬于本發(fā)明公開和要求保護(hù)的范圍。
[0025]如圖3所示，本發(fā)明的成像探測(cè)器的制造方法包括下面步驟:
[0026]S10:提供基底，其包括半導(dǎo)體襯底和第一介質(zhì)層，在半導(dǎo)體襯底中內(nèi)嵌有CMOS電路，在介質(zhì)層內(nèi)嵌有呈陣列排布的第一互連孔，所述基底表面具有位于相鄰的四個(gè)第一互連孔之間的反射層；
[0027]S20:在所述基底上形成犧牲層；
[0028]S30:刻蝕所述犧牲層，形成暴露所述第一互連孔的通孔；
[0029]S40:利用鍺硅填充所述通孔形成第二互連孔；
[0030]S50:在所述犧牲層和第二互連孔上形成金屬層；
[0031]S60:在金屬層上形成第二介質(zhì)層；
[0032]S70:刻蝕去掉部分區(qū)域的第二介質(zhì)層和金屬層；
[0033]S80:利用氫*氣和或氮?dú)鈱?duì)金屬層表面進(jìn)行處理；
[0034]S90:在反射層所對(duì)應(yīng)的第二介質(zhì)層上形成熱敏電阻；
[0035]S100:去除犧牲層。
[0036]在本發(fā)明的一具體實(shí)施例中，參考圖4，結(jié)合步驟S10，首先提供基底110，其可以包括半導(dǎo)體襯底102，其可以為單晶的硅基底、鍺硅基底，鍺基底，并且在半導(dǎo)體襯底上外延生長(zhǎng)有多晶5圭、錯(cuò)或者錯(cuò)娃材料，也可以外延生長(zhǎng)有氧化5圭等材料，半導(dǎo)體襯底內(nèi)形成有CMOS電路。在半導(dǎo)體襯底102上具有第一介質(zhì)層104,第一介質(zhì)層的材料為氮化娃或者氧化硅，厚度可以為100-200埃。在第一介質(zhì)層104內(nèi)嵌有互連電路，互連電路包括呈陣列排布的第一互連孔116。相鄰的四個(gè)第一互連孔，分布在矩形的四個(gè)角上，在相鄰的四個(gè)第一互連孔之間具有反射層118。
[0037]在本實(shí)施例中，優(yōu)選的在所述第一互連孔116表面具有電極120,所述電極120和反射層118材料相同，