解決雙型有源區(qū)圖形晶圓上硬掩膜層氮化硅殘留的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種解決雙型有源區(qū)圖形晶圓上硬掩膜層氮化硅殘留的方法，其能夠在大規(guī)模集成電路生產(chǎn)過(guò)程中，優(yōu)化不同有源區(qū)深度結(jié)構(gòu)。
【背景技術(shù)】
[0002]先進(jìn)的集成電路制造工藝往往包含幾百道工序，主要的工藝模塊可以分為光刻、刻蝕、離子注入、薄膜生長(zhǎng)和清洗等幾大部分。設(shè)計(jì)好的電路通過(guò)光刻和刻蝕工藝轉(zhuǎn)移到晶圓上，然后再利用離子注入技術(shù)將不同濃度和種類的離子注入到晶圓的有源區(qū)上，從而形成不同電學(xué)性能的場(chǎng)效應(yīng)晶體器件。
[0003]隨著芯片電學(xué)性能的集成度不斷提升，為實(shí)現(xiàn)不同的工作功能芯片的圖形結(jié)構(gòu)也相應(yīng)地變得更加復(fù)雜。如圖1表示為一個(gè)CMOS圖像傳感器芯片的基本電路圖形分布，主要包括數(shù)據(jù)邏輯運(yùn)算區(qū)、模擬信號(hào)計(jì)算區(qū)和顏色圖像傳感區(qū)。顏色圖像傳感區(qū)由于功能的特殊要求，其有源區(qū)的深度和其他功能區(qū)相比較淺，結(jié)構(gòu)形成工藝大致包括以下步驟，首先在晶圓10上生長(zhǎng)一層氧化硅墊層和氮化硅硬掩膜層2，然后將所有的電路區(qū)的圖形通過(guò)光刻工藝復(fù)制到晶圓上，通過(guò)刻蝕工藝將有源區(qū)深度刻蝕到較淺的顏色圖像傳感區(qū)，最后將深度較淺的有源區(qū)用光阻3覆蓋住，將其他電路區(qū)域刻蝕到要求的深度(如圖2所示)，后續(xù)再在晶圓上生長(zhǎng)一層氧化層將不同的有源區(qū)隔離開(kāi)來(lái)。
[0004]由于晶圓通過(guò)兩步刻蝕形成了不同深度的有源區(qū)結(jié)構(gòu)，氧化層下面兩種不同深度的有源區(qū)結(jié)構(gòu)之間的硬掩膜層的厚度是不一樣的。在下面化學(xué)機(jī)械研磨平坦化工藝中，研磨工藝中首先會(huì)接觸到有源區(qū)較淺的氮化硅硬掩膜層，從而對(duì)整個(gè)晶圓上氧化物的研磨速率會(huì)變慢，那么在兩種電路區(qū)域的交接處的臺(tái)階(如圖4的參考標(biāo)記4所示)處容易出現(xiàn)氧化物的殘留，最終將晶圓上的氮化硅掩膜層去除時(shí)，由于氧化物的存在導(dǎo)致氮化硅掩膜物的殘留，其缺陷的電子顯微鏡照片如圖3所示。由于晶圓上這個(gè)特殊結(jié)構(gòu)的存在，如果在生產(chǎn)過(guò)程中如刻蝕和研磨出現(xiàn)輕微的偏離導(dǎo)致氮化硅掩膜層高度差邊大，都會(huì)導(dǎo)致大量的缺陷產(chǎn)生。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠解決雙型有源區(qū)圖形晶圓上硬掩膜層氮化硅殘留的方法，，可以選擇不同的選擇比的硬掩膜層，調(diào)整不同電路區(qū)域之間硬掩膜層的高度差，從而解決硬掩膜殘留的問(wèn)題，并使得整個(gè)工藝環(huán)節(jié)的窗口變大。
[0006]為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種解決雙型有源區(qū)圖形晶圓上硬掩膜層氮化硅殘留的方法，包括:
[0007]第一步驟:在晶圓襯底上依次生長(zhǎng)不同的第一硬掩膜層和第二硬掩膜層；
[0008]第二步驟:通過(guò)光刻和刻蝕工藝形成所述第一硬掩膜層和所述第二硬掩膜層的圖案，并且在所述晶圓襯底中形成第一類凹槽和第二類凹槽；
[0009]第三步驟:涂覆光阻，使得所述光阻覆蓋所述第一類凹槽，并暴露所述第二類凹槽；
[0010]第四步驟:進(jìn)一步刻蝕被所述光阻暴露的所述第二類凹槽，以使得所述第二類凹槽在所述晶圓襯底中的深度加深，從而使得所述第二類凹槽在所述晶圓襯底中的深度大于所述第一類凹槽在所述晶圓襯底中的深度；
[0011]第五步驟:去除所述光阻；
[0012]第六步驟:去除所述第二硬掩膜層。
[0013]優(yōu)選地，在第六步驟中采用濕法刻蝕去除所述第二硬掩膜層。
[0014]優(yōu)選地，所述第二硬掩膜層在濕法刻蝕時(shí)對(duì)所述第一硬掩膜層的選擇比大于
10:1ο
[0015]優(yōu)選地，根據(jù)工藝進(jìn)行調(diào)整所述第二硬掩膜層在濕法刻蝕時(shí)對(duì)所述第一硬掩膜層的選擇比。
[0016]優(yōu)選地，在第二步驟中，所述第一類凹槽和所述第二類凹槽在所述晶圓襯底中的深度相同。
[0017]優(yōu)選地，所述第一硬掩膜層和所述第二硬掩膜層對(duì)于襯底晶圓刻蝕的選擇比大于
10:1ο
[0018]優(yōu)選地，根據(jù)工藝進(jìn)行調(diào)整所述第一硬掩膜層和所述第二硬掩膜層對(duì)于襯底晶圓刻蝕的選擇比。
[0019]優(yōu)選地，晶圓襯底是娃襯底。
【附圖說(shuō)明】
[0020]結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中:
[0021]圖1示意性地示出了 CMOS圖像傳感器芯片的基本電路圖形分布示意圖。
[0022]圖2示意性地示出了硬掩膜物殘留電子顯微鏡照片。
[0023]圖3示意性地示出了根據(jù)現(xiàn)有技術(shù)的方法將晶圓刻蝕至較深的有源區(qū)結(jié)構(gòu)示意圖。
[0024]圖4至圖9示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決雙型有源區(qū)圖形晶圓上氮化硅殘留的方法的各個(gè)步驟。
[0025]需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
【具體實(shí)施方式】
[0026]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
[0027]圖4至圖9示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決雙型有源區(qū)圖形晶圓上氮化硅殘留的方法的各個(gè)步驟。
[0028]如圖4至圖9所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的解決雙型有源區(qū)圖形晶圓上氮化硅殘留的方法包括:
[0029]第一步驟:在晶圓襯底10(例如，硅襯底)上依次生長(zhǎng)不同的第一硬掩膜層20和第二硬掩膜層30，如圖4所示；
[0030]其中，所述第一硬掩膜層20和所述第二硬掩膜層30對(duì)于襯底晶圓刻蝕均有較大的選擇比。例如優(yōu)選地，所述第一硬掩膜層20對(duì)于襯底晶圓刻蝕的選擇比大于10:1 ;所述第二硬掩膜層30對(duì)于襯底晶圓刻蝕的選擇比大于10:1。實(shí)際上，在具體工藝中，可以根據(jù)工藝調(diào)整所述第一硬掩膜層和所述第二硬掩膜層對(duì)于襯底晶圓刻蝕的選擇比。
[0031]第二步驟:通過(guò)光刻和刻蝕工藝形成所述第一硬掩膜層20和所述第二硬掩膜層30的圖案，并且在所述晶圓襯底10中形成第一類凹槽40和第二類凹槽50 ;此時(shí)，在第二步驟中，所述第一類凹槽40和所述第二類凹槽50在所述晶圓襯底10中的深度相同，如圖5所示。
[0032]第三步驟:涂覆光阻60，使得所述光阻60覆