半導(dǎo)體疊層封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝方法，尤其涉及一種半導(dǎo)體疊層封裝方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造技術(shù)以及立體封裝技術(shù)的不斷發(fā)展，電子器件和電子產(chǎn)品對多功能化和微型化的要求越來越高，同時要求芯片的封裝尺寸不斷減小。為了實(shí)現(xiàn)芯片封裝的微型化，提高芯片封裝的集成度，疊層芯片封裝(stacked die package)技術(shù)逐漸成為技術(shù)發(fā)展的主流。
[0003]疊層芯片封裝技術(shù)，又稱三維封裝技術(shù)，具體是在同一個封裝體內(nèi)堆疊至少兩個芯片的封裝技術(shù)。疊層芯片封裝技術(shù)能夠?qū)崿F(xiàn)半導(dǎo)體器件的大容量、多功能、小尺寸、低成本等技術(shù)需求，因此疊層芯片技術(shù)近年來得到了蓬勃發(fā)展。以使用疊層封裝技術(shù)的存儲器為例，相較于沒有使用疊層技術(shù)的存儲器，采用疊層封裝技術(shù)的存儲器能夠擁有兩倍以上的存儲容量。此外，使用疊層封裝技術(shù)更可以有效地利用芯片的面積，多應(yīng)用于大存儲空間的U盤、SD卡等方面。
[0004]疊層芯片封裝技術(shù)能夠通過多種技術(shù)手段來實(shí)現(xiàn)，例如打線工藝、硅通孔(through silicon via，簡稱 TSV)技術(shù)、或者塑封通孔(through molding via，簡稱 TMV)技術(shù)。
[0005]例如，硅通孔(TSV)技術(shù)，就是在芯片上形成通孔，在通孔側(cè)壁形成金屬層再填充導(dǎo)電物質(zhì)形成通孔效果實(shí)現(xiàn)上下連接。該工藝成本高，良品率低，直接在硅片上開口易對芯片造成損傷或是令整片晶元強(qiáng)度減低導(dǎo)致破片等問題，實(shí)現(xiàn)難度較大。
[0006]又如，塑封通孔(TMV)技術(shù)是指在塑封層開口，即塑封后使用激光等方法打通塑封層，填充導(dǎo)電物質(zhì)，但該工藝在塑封層開口深度方面以及打通塑封層的孔邊緣絕緣層方面不易控制。
[0007]其余的就是一些先預(yù)制可導(dǎo)通材質(zhì)如凹型架構(gòu)，進(jìn)行打磨、打線等工藝用于連接。
[0008]上述工藝在堆疊芯片的過程中，通過孔內(nèi)填充介電質(zhì)形成電極較難，特別是在多個塑封體連接形成整個封裝體的過程中，通過傳統(tǒng)工藝方法中間的塑封體不易實(shí)現(xiàn)上下封裝體的導(dǎo)通，從而實(shí)現(xiàn)芯片在一個封裝體上下導(dǎo)通的難度較大，且成本較高。

【發(fā)明內(nèi)容】

[0009]在下文中給出關(guān)于本發(fā)明的簡要概述，以便提供關(guān)于本發(fā)明的某些方面的基本理解。應(yīng)當(dāng)理解，這個概述并不是關(guān)于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關(guān)鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細(xì)描述的前序。
[0010]本發(fā)明的目的是提供一種半導(dǎo)體疊層封裝方法，解決現(xiàn)有封裝工藝(例如TSV、TMV等工藝)中形成電極較難，特別是在多個塑封體連接形成封裝體的過程中，通過中間的塑封體不易實(shí)現(xiàn)上下封裝體的導(dǎo)通，從而不易實(shí)現(xiàn)芯片在一個封裝體上下導(dǎo)通的問題。
[0011]本發(fā)明提供了一種半導(dǎo)體疊層封裝方法，包括:
[0012]A:制作上封裝體，
[0013]B:制作基于四邊扁平無引腳QFN框架的中層封裝體，
[0014]C:將所述上封裝體、所述中層封裝體和所述下封裝體疊層封裝，
[0015]其中，所述步驟B包括:
[0016]SlOl:提供一 QFN框架，所述QFN框架的邊緣兩側(cè)為金屬凸點(diǎn)；
[0017]S102:將芯片連接在所述QFN框架正面并進(jìn)行打線；
[0018]S103:通過塑封底填料將上述芯片固定和封裝在所述QFN框架上，形成塑封體；
[0019]S104:在上述塑封體的兩側(cè)的金屬凸點(diǎn)的上下面形成焊球。
[0020]本發(fā)明提供的一種半導(dǎo)體疊層封裝方法，利用傳統(tǒng)的QFN框架邊緣的金屬凸點(diǎn)作為電極形成中層封裝體，實(shí)現(xiàn)三層塑封體的連通，從而實(shí)現(xiàn)堆疊的多個芯片在一個封裝體中實(shí)現(xiàn)上下導(dǎo)通；利用QFN框架形成中層封裝體節(jié)省封裝空間，有利于實(shí)現(xiàn)多層塑封體堆疊時封裝的微型化，提高芯片封裝的集成度。
【附圖說明】
[0021]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0022]圖1為本發(fā)明基于四邊扁平無引腳QFN框架制作封裝有芯片的中層封裝體的流程圖；
[0023]圖2-圖4為本發(fā)明基于四邊扁平無引腳QFN框架制作封裝有芯片的中層封裝體的過程示意圖；
[0024]圖5位本發(fā)明疊層封裝結(jié)構(gòu)示意圖。
[0025]附圖標(biāo)記:
[0026]1-QFN框架2-金屬凸點(diǎn)3_金屬層
[0027]4_芯片5_塑封體6_第一焊球
[0028]7-第二焊球8-下封裝體9-上封裝體
【具體實(shí)施方式】
[0029]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。在本發(fā)明的一個附圖或一種實(shí)施方式中描述的元素和特征可以與一個或更多個其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應(yīng)當(dāng)注意，為了清楚的目的，附圖和說明中省略了與本發(fā)明無關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有付出創(chuàng)造性勞動的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0030]本發(fā)明提供一種半導(dǎo)體疊層封裝方法，包括:
[0031]A:制作上封裝體，
[0032]B:基于四邊扁平無引腳QFN框架制作封裝有芯片的中層封裝體，
[0033]C:將所述上封裝體、所述中層封裝體和所述下封裝體疊層封裝，
[0034]其中，如圖1所示為基于四邊扁平無引腳QFN框架制作封裝有芯片的中層封裝體的步驟B包括:
[0035]SlOl:提供一 QFN框架，所述QFN框架的邊緣兩側(cè)為金屬凸點(diǎn)；
[0036]S102:將芯片連接在所述QFN框架正面并進(jìn)行打線；
[0037]S103:通過塑封底填料將上述芯片固定和封裝在所述QFN框架上，形成塑封體；
[0038]S104:在上述塑封體的兩側(cè)的金屬凸點(diǎn)的上表面或者下面形成焊球。
[0039]上述步驟提供了一種制作封裝有芯片的中層封裝體的方法，如圖2所示，實(shí)施步驟S101，提供一 QFN框架1，QFN框架I的邊緣兩側(cè)為金屬凸點(diǎn)2。
[0040]可選的，金屬凸點(diǎn)2為L型。
[0041]可選的，QFN框架I包括兩側(cè)對稱設(shè)置的金屬凸點(diǎn)2，且金屬凸點(diǎn)2的中間設(shè)置一金屬層3，金屬層3與金屬凸點(diǎn)2位于同一平面上且相互分隔開，方便后續(xù)芯片的連接以及電極的形成。
[0042]本方案中，金屬凸點(diǎn)2遠(yuǎn)離金屬層3的一側(cè)高于金屬凸點(diǎn)2靠近金屬層3的一側(cè)。金屬層3與設(shè)置在金屬層3兩側(cè)的金屬凸點(diǎn)2位于同一平面上且相互分隔開，金屬凸點(diǎn)2遠(yuǎn)離金屬層3的一側(cè)可進(jìn)行植球用于后續(xù)上下封裝體的連接，金屬凸點(diǎn)2靠近所述金屬層3的一側(cè)可用于在金屬層3上的待裝載的芯片打線連接。并且，金屬凸點(diǎn)2遠(yuǎn)離金屬層3的一側(cè)的高度高于待裝載的芯片與金屬層3的高度之和。
[0043]接著實(shí)施步驟S102，如圖3所示，將芯片4連