0和530形成在不同的金屬層中。
[0046]圖9描繪了用于在不增大位線間寄生電容的情況下減小位線電阻的改進(jìn)的布局700。此處，位線510、520和530彼此平行相鄰，且像在現(xiàn)有技術(shù)構(gòu)型中那樣形成于同一金屬層中。附加結(jié)構(gòu)550在不同金屬層中設(shè)置在位線510的一部分上方，并經(jīng)由連接器540連接到位線510。類似地，附加結(jié)構(gòu)560在不同金屬層中設(shè)置在位線520的一部分上方，并經(jīng)由連接器540連接到位線520 ;而附加結(jié)構(gòu)570在不同金屬層中設(shè)置在位線530的一部分上方，并經(jīng)由連接器540連接到位線530。每個(gè)附加結(jié)構(gòu)550、560和570起減小其連接的位線的電阻的作用，但不會(huì)由于每個(gè)附加結(jié)構(gòu)的長(zhǎng)度和布置而使寄生電容增大。具體地講，附加結(jié)構(gòu)550、560和570被布置成交錯(cuò)格式，使得它們?nèi)唛g或兩兩間不會(huì)生成顯著的寄生電容，且位線510、520和530三者間或兩兩間不會(huì)生成顯著的寄生電容。
[0047]圖10以俯視圖描繪了圖9的布局。位線510、520和530彼此相鄰且彼此平行。在該視圖中，附加結(jié)構(gòu)550、560和570的交錯(cuò)形成顯而易見(jiàn)。
[0048]圖11描繪了閃速存儲(chǔ)器裝置900。閃速存儲(chǔ)器裝置900包括:存儲(chǔ)器單元910的陣列，其中這種單元可被字線和位線訪問(wèn)；水平解碼器905 ;垂直解碼器920 ;讀取脈沖控制塊915 ;讀取控制塊930 ;感測(cè)放大器電路塊925 ;以及1塊935。
[0049]讀取控制塊930用于生成跟蹤字線位置、位線位置和1寬度的讀取定時(shí)脈沖，并用于補(bǔ)償PVT。
[0050]圖12描繪了顯示各種控制信號(hào)隨時(shí)間推移的工作情況的時(shí)序圖950。信號(hào)951是T_SEN-CYC信號(hào)，信號(hào)952是T-ATD信號(hào)，信號(hào)953是T-PRECHa信號(hào)，信號(hào)954是T-EQ信號(hào)，信號(hào)955是T-SENSEa信號(hào)，信號(hào)956是T-D0LATCH信號(hào)，信號(hào)957是T-BLO，BLl信號(hào)，信號(hào)958是T-SOO，SOl信號(hào)，信號(hào)959是T-SOUT信號(hào)。
[0051]信號(hào)953 (T-PRECHa)執(zhí)行自適應(yīng)預(yù)充電脈沖。此脈沖在WLO (沿字線的位置O)處較短，在WL-N(沿字線的位置N)處較長(zhǎng)；在100 (沿1線的位置O)處較短，在Ι0-Ν(沿1線的位置N)處較長(zhǎng)。信號(hào)953 (T-PRECHa)跟蹤字線延遲和位線延遲，例如，其在WL0/BL0處有最短的脈沖。
[0052]信號(hào)955 (T-SENSAa)執(zhí)行自適應(yīng)感測(cè)脈沖。此脈沖在100處較短，在1-N處較長(zhǎng)；在WLO處較短，在WL端處較長(zhǎng)。信號(hào)955跟蹤字線延遲和位線延遲，例如，其在WL-N/BL-N處有最長(zhǎng)的脈沖。
[0053]信號(hào)951 (T-SEN-CYC)在感測(cè)循環(huán)完成后執(zhí)行自動(dòng)去電。
[0054]圖13描繪了兩個(gè)曲線圖。第一曲線圖顯示位線一端的字線偏置比另一端高，第二曲線圖顯示位線一端的位線偏置比另一端高。這兩個(gè)曲線圖示出想要不增大位線間寄生電容，有必要減小位線電阻，如先前結(jié)合圖9和圖10所論述。
[0055]本文中對(duì)本發(fā)明的引用并非旨在限制任何權(quán)利要求或權(quán)利要求條款的范圍，而僅僅是對(duì)可由一項(xiàng)或多項(xiàng)權(quán)利要求涵蓋的一個(gè)或多個(gè)特征的引用。上文描述的材料、工藝和數(shù)字例子僅僅是示例性的，并且不應(yīng)被認(rèn)為限制權(quán)利要求。應(yīng)當(dāng)指出的是，如本文所使用，術(shù)語(yǔ)“在...上方”和“在...上”都包含性地包括“直接在...上”(兩者間未設(shè)置中間材料、元件或空間)和“間接在...上”(兩者間設(shè)置有中間材料、元件或空間)。同樣，術(shù)語(yǔ)“相鄰”包括“直接相鄰”(兩者間未設(shè)置中間材料、元件或空間)和“間接相鄰”(兩者間設(shè)置有中間材料、元件或空間)。例如，“在襯底上方”形成元件可包括在襯底上直接形成元件，此時(shí)襯底和元件間沒(méi)有中間材料/元件；以及在襯底上間接形成元件，此時(shí)襯底和元件間有一個(gè)或多個(gè)中間材料/元件。
【主權(quán)項(xiàng)】
1.一種閃速存儲(chǔ)器裝置，包括: 第一金屬層，所述第一金屬層包括用于訪問(wèn)閃速存儲(chǔ)器單元的第一位線組；和 第二金屬層，所述第二金屬層包括用于訪問(wèn)閃速存儲(chǔ)器單元的第二位線組。2.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器裝置，其中所述第二位線組中的每根位線經(jīng)由一個(gè)或多個(gè)通孔耦接到所述第一金屬層。3.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器裝置，其中所述第一位線組中的第一位線與所述第一位線組中的最靠近位線之間的距離大于所述第一位線與所述第二位線組中的最靠近位線之間的距離。4.一種閃速存儲(chǔ)器裝置，包括: 第一金屬層，所述第一金屬層包括用于訪問(wèn)閃速存儲(chǔ)器單元的位線組；和 第二金屬層，所述第二金屬層包括平行于所述位線組的多個(gè)結(jié)構(gòu)，其中所述多個(gè)結(jié)構(gòu)中的每個(gè)結(jié)構(gòu)耦接到所述位線組中的不同位線。5.根據(jù)權(quán)利要求4所述的閃速存儲(chǔ)器裝置，其中所述多個(gè)結(jié)構(gòu)中的每個(gè)結(jié)構(gòu)通過(guò)介于所述第一金屬層與所述第二金屬層之間的一個(gè)或多個(gè)連接器耦接到所述位線組中的不同位線。6.根據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器裝置，其中所述多個(gè)結(jié)構(gòu)中的每個(gè)結(jié)構(gòu)比所述位線組中的每根位線短。7.根據(jù)權(quán)利要求6所述的閃速存儲(chǔ)器裝置，其中所述多個(gè)結(jié)構(gòu)以交錯(cuò)形式布置于所述第二金屬層內(nèi)。8.—種感測(cè)電路，包括: 存儲(chǔ)器數(shù)據(jù)讀取塊，所述存儲(chǔ)器數(shù)據(jù)讀取塊耦接到選擇的閃速存儲(chǔ)器單元，并包括位線、來(lái)自第一相鄰位線的第一寄生電容器、以及來(lái)自第二相鄰位線的第二寄生電容器； 存儲(chǔ)器參考讀取塊，所述存儲(chǔ)器參考讀取塊耦接到參考存儲(chǔ)器單元；以及 差分放大器塊，所述差分放大器塊耦接到所述存儲(chǔ)器數(shù)據(jù)讀取塊和所述存儲(chǔ)器參考讀取塊，用于確定存儲(chǔ)在所述選擇的閃速存儲(chǔ)器單元中的值； 其中所述存儲(chǔ)器數(shù)據(jù)讀取塊和所述存儲(chǔ)器參考讀取塊耦接到預(yù)充電電路，以補(bǔ)償所述第一寄生電容器和所述第二寄生電容器。9.根據(jù)權(quán)利要求8所述的感測(cè)電路，其中所述存儲(chǔ)器數(shù)據(jù)讀取塊包括電流源、共源共柵感測(cè)NMOS晶體管、位線箝位NMOS晶體管、二極管連接的感測(cè)負(fù)載PMOS晶體管、和電容器。10.根據(jù)權(quán)利要求9所述的感測(cè)電路，其中所述存儲(chǔ)器參考讀取塊包括電流源、參考位線箝位NMOS晶體管、共源共柵感測(cè)NMOS晶體管、二極管連接的感測(cè)負(fù)載PMOS晶體管、和電容器。11.根據(jù)權(quán)利要求10所述的感測(cè)電路，其中所述差分放大器塊包括NMOS晶體管的輸入差分對(duì)、電流鏡負(fù)載PMOS晶體管、輸出PMOS晶體管、電流偏置NMOS晶體管、和輸出電流偏置NMOS晶體管。12.—種感測(cè)電路，包括: 位線，所述位線耦接到選擇的閃速存儲(chǔ)器單元； 第一寄生電容器，所述第一寄生電容器耦接到所述位線和第一相鄰位線； 第二寄生電容器，所述第二寄生電容器耦接到所述位線和第二相鄰位線；預(yù)充電電路，所述預(yù)充電電路耦接到所述位線，用于將所述位線預(yù)充電到偏置電壓；以及 單端放大器，所述單端放大器包括PMOS晶體管和匪OS晶體管，其中所述PMOS晶體管的柵極耦接到所述位線，并且所述放大器的輸出指示存儲(chǔ)在所述選擇的閃速存儲(chǔ)器單元中的所述值。13.根據(jù)權(quán)利要求12所述的感測(cè)電路，其中所述輸出在不使用參考存儲(chǔ)器單元的情況下生成。14.根據(jù)權(quán)利要求12所述的感測(cè)電路，其中所述偏置電壓跟蹤被選擇的所述存儲(chǔ)器單元的位置。15.根據(jù)權(quán)利要求12所述的感測(cè)電路，其中所述PMOS晶體管的塊體被正向偏置。16.根據(jù)權(quán)利要求12所述的感測(cè)電路，其中所述預(yù)充電電路包括耦接到所述位線以存儲(chǔ)預(yù)充電電壓的位線電容器。17.根據(jù)權(quán)利要求13所述的感測(cè)電路，其中所述預(yù)充電電路包括耦接到電壓源和所述位線并受預(yù)充電控制信號(hào)控制的PMOS晶體管。18.根據(jù)權(quán)利要求16所述的感測(cè)電路，其中所述預(yù)充電電壓跟蹤被選擇的所述存儲(chǔ)器單元的所述位置。19.根據(jù)權(quán)利要求17所述的感測(cè)電路，其中所述預(yù)充電控制信號(hào)跟蹤被選擇的所述存儲(chǔ)器單元的所述位置。20.一種感測(cè)電路，包括: 選擇的位線，所述選擇的位線耦接到閃速存儲(chǔ)器單元； 第一寄生電容器，所述第一寄生電容器耦接到所述選擇的位線和第一相鄰位線； 第二寄生電容器，所述第二寄生電容器耦接到所述位線和第二相鄰位線； 耦接到參考存儲(chǔ)器單元的參考線； 第三寄生電容器，所述第三寄生電容器耦接到所述參考線和第三相鄰位線； 第四寄生電容器，所述第四寄生電容器耦接到所述參考線和第四相鄰位線； 差分放大器，所述差分放大器耦接到所述選擇的位線和所述參考線，用于確定存儲(chǔ)在所述選擇的閃速存儲(chǔ)器單元中的值； 其中所述選擇的位線和所述參考線耦接到預(yù)充電電路，用于補(bǔ)償所述第一寄生電容器、所述第二寄生電容器、所述第三寄生電容器和所述第四寄生電容器。21.根據(jù)權(quán)利要求20所述的感測(cè)電路，其中所述預(yù)充電電路包括耦接到所述選擇的位線以存儲(chǔ)預(yù)充電電壓的位線電容器，以及耦接到所述參考線以存儲(chǔ)預(yù)充電電壓的參考線電容器。22.根據(jù)權(quán)利要求21所述的感測(cè)電路，其中所述預(yù)充電電路包括耦接到電壓源和所述選擇的位線并受預(yù)充電控制信號(hào)控制的PMOS晶體管。23.根據(jù)權(quán)利要求22所述的感測(cè)電路，其中所述預(yù)充電控制信號(hào)跟蹤被選擇的所述存儲(chǔ)器單元的所述位置。24.根據(jù)權(quán)利要求22所述的感測(cè)電路，其中所述PMOS晶體管的塊體被正向偏置。
【專利摘要】本發(fā)明公開(kāi)了用于先進(jìn)納米閃速存儲(chǔ)器裝置的改進(jìn)的感測(cè)電路和改進(jìn)的位線布局。
【IPC分類】G11C16/00, H01L27/115
【公開(kāi)號(hào)】CN104937718
【申請(qǐng)?zhí)枴緾N201480005640
【發(fā)明人】H.V.特蘭, A.利, T.伍, H.Q.阮, V.蒂瓦里
【申請(qǐng)人】硅存儲(chǔ)技術(shù)公司
【公開(kāi)日】2015年9月23日
【申請(qǐng)日】2014年1月14日
【公告號(hào)】US20140269061, WO2014149166A1