外延區(qū)域與第二晶體管的基區(qū)鄰接。所述外延半導(dǎo)體層的第一外延區(qū)域和第二外延區(qū)域分別由半導(dǎo)體掩埋層和半導(dǎo)體襯底自摻雜成不同的導(dǎo)電類型。因而，第一晶體管和第二晶體管的結(jié)構(gòu)不相同。例如，第一晶體管包括N+、P+、P、N+四個不同導(dǎo)電類型的半導(dǎo)體區(qū)域，第二晶體管包括N+、P+、N-、N+四個不同導(dǎo)電類型的半導(dǎo)體區(qū)域。通過將不同結(jié)構(gòu)的第一晶體管和第二晶體管結(jié)合在一起，可以獲得雙向穿通半導(dǎo)體器件的期望的正反向穿通電壓。
[0034]在優(yōu)選的實施例中，采用隔離結(jié)構(gòu)隔開半導(dǎo)體掩埋層和第二外延區(qū)域，使得二者之間不至于發(fā)生不期望的穿通。該雙向穿通半導(dǎo)體器件利用隔離結(jié)構(gòu)可以獲得穩(wěn)定的雙向穿通特性。此外，由于采用隔離結(jié)構(gòu)，第二摻雜區(qū)和第三摻雜區(qū)各自的摻雜濃度可以獨立調(diào)節(jié)，從而可以減小該雙向穿通半導(dǎo)體器件的寄生電阻。該隔離結(jié)構(gòu)還減小了第二摻雜區(qū)占據(jù)的面積。由于第一晶體管的寄生電容主要由第一外延區(qū)域和第二摻雜區(qū)之間的第二 PN結(jié)勢皇電容構(gòu)成，因此，第二摻雜區(qū)的面積減小導(dǎo)致該雙向穿通半導(dǎo)體器件的寄生電容減小。
【附圖說明】
[0035]通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0036]圖1示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的示意性截面圖。
[0037]圖2示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的等效電路圖。
[0038]圖3示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的IV測試曲線。
[0039]圖4示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的CV測試曲線。
[0040]圖5a至5f示出根據(jù)發(fā)明的實施例的制造雙向穿通半導(dǎo)體器件的方法的各個步驟的半導(dǎo)體結(jié)構(gòu)的示意性截面圖。
【具體實施方式】
[0041]以下將參照附圖更詳細(xì)地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經(jīng)過數(shù)個步驟后獲得的半導(dǎo)體結(jié)構(gòu)。
[0042]應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時，當(dāng)將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個區(qū)域?qū)⑽挥诹硪粚印⒘硪粋€區(qū)域“下面”或“下方”。
[0043]如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“A直接在B上面”或“A在B上面并與之鄰接”的表述方式。在本申請中，“A直接位于B中”表示A位于B中，并且A與B直接鄰接，而非A位于B中形成的摻雜區(qū)中。
[0044]在本申請中，術(shù)語“半導(dǎo)體結(jié)構(gòu)”指在制造半導(dǎo)體器件的各個步驟中形成的整個半導(dǎo)體結(jié)構(gòu)的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域。
[0045]在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來實現(xiàn)本發(fā)明。
[0046]本發(fā)明可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0047]圖1示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的示意性截面圖。雙向穿通半導(dǎo)體器件100在N+型襯底101的第一區(qū)域和第二區(qū)域。采用隔離結(jié)構(gòu)131，例如N型擴散隔離區(qū)或溝槽隔離，隔開第一區(qū)域和第二區(qū)域。在第一區(qū)域中，P型掩埋層111形成于N+型襯底101的表面附近，外延半導(dǎo)體層的第一外延區(qū)域112位于P型掩埋層111上，N+型區(qū)113形成于第一外延區(qū)域112中。在第二區(qū)域中，外延半導(dǎo)體層的第二外延區(qū)域121位于N+型襯底101上，P+型區(qū)122形成在第二外延區(qū)域121中，N+型區(qū)123形成在P+型區(qū)122中。雙向穿通半導(dǎo)體器件100的第一電極133接觸N+型區(qū)113和123，第二電極134接觸N+型襯底101。外延半導(dǎo)體層的第一外延區(qū)域112和第二外延區(qū)域121分別由半導(dǎo)體掩埋層和半導(dǎo)體襯底自摻雜成不同的導(dǎo)電類型。
[0048]在該實施例中，第一外延區(qū)域112是P型，第二外延區(qū)域121是本征特性。在一個替代的實施例，第二外延區(qū)域121可以由N-層代替。
[0049]在該實施例中，隔離結(jié)構(gòu)131為溝槽隔離。在另一個替代的實施例中，隔離結(jié)構(gòu)131可以是N型的摻雜擴散區(qū)。
[0050]圖2示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的等效電路圖。雙向穿通半導(dǎo)體器件100包括在第一區(qū)域形成的第一晶體管Ql和在第二區(qū)域形成的第二晶體管Q2。
[0051]第一晶體管Ql包括背靠背的第一二極管和第二二極管，其中第一二極管包括P型掩埋層111和N+型襯底101之間界面處的第一 PN結(jié)，第二二極管包括第一外延區(qū)域112和N+型區(qū)113之間界面處的第二 PN結(jié)。
[0052]通過調(diào)節(jié)P型掩埋層111和外延半導(dǎo)體層的的摻雜濃度，在晶體管Ql的集電極發(fā)生雪崩擊穿前，已經(jīng)出現(xiàn)穿通現(xiàn)象。在一個示例中，P型掩埋層111的摻雜濃度為Ieie?lel8atoms/cm3。
[0053]第二晶體管Q2包括背靠背的第三二極管和第四二極管，其中第三二極管包括P+型區(qū)122和N+型區(qū)123之間界面處的第三PN結(jié)，第四二極管包括P+型區(qū)122和第二外延區(qū)域121之間界面處的第四PN結(jié)。
[0054]通過調(diào)節(jié)P+型區(qū)122和外延半導(dǎo)體層的的摻雜濃度，在晶體管Q2的集電極發(fā)生雪崩擊穿前，已經(jīng)出現(xiàn)穿通現(xiàn)象。在一個示例中，P+型區(qū)122的摻雜濃度為lel5_5el8atoms/cm3。
[0055]圖3示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的IV測試曲線。由圖中可以看出，正向和反向的鉗位電壓在電流為10_4A時都可維持在4V左右，且其調(diào)節(jié)范圍為1-12V。將該雙向穿通半導(dǎo)體器件100用于ESD保護時，可以提供雙向靜電保護和過載保護。若第一電極133處出現(xiàn)負(fù)的靜電脈沖，晶體管Ql在第一電極133上的電壓超過其穿通電壓時可快速導(dǎo)通，流過Ql的電流迅速增加，Ql上的電壓出現(xiàn)回退的現(xiàn)象，并最后維持為一個可調(diào)的較低的電壓，即第一維持電壓。第一維持電壓低于擊穿電壓。若第一電極133處出現(xiàn)的正的靜電脈沖，晶體管Q2在第一電極133上的電壓超過其穿通電壓時可快速導(dǎo)通，Q2上的電壓出現(xiàn)回退的現(xiàn)象，并最后維持為一個可調(diào)的較低的電壓，即第二維持電壓。第二維持電壓低于擊穿電壓。
[0056]由此可見，本發(fā)明的雙向穿通半導(dǎo)體器件在可實現(xiàn)雙向靜電保護或過載保護，且在雙向都能獲得較低的鉗位電壓。由于無需使用兩塊芯片，有利于降低成本，可很好的應(yīng)用于低工作電壓中。如可應(yīng)用于實現(xiàn)I/0-1/0，I/0-GND、VCC-GND等接口之間的靜電保護以及過載保護。
[0057]圖4示出根據(jù)本發(fā)明的實施例的雙向穿通半導(dǎo)體器件的CV測試曲線。由圖中可以看出，在OV至5V的工作電壓范圍，該雙向穿通半導(dǎo)體器件100的寄生電容小于5e-13F。
[0058]由此可見，本發(fā)明的雙向穿通半導(dǎo)體器件在工作窗口內(nèi)的寄生電容非常低，因此可以很好的應(yīng)用于如以太網(wǎng)接口等高數(shù)據(jù)傳輸率的電路接口中。該寄生電容的大小還可通過調(diào)整外延半導(dǎo)體層的摻雜濃度來