用于制造絕緣體上半導(dǎo)體基板的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及制造絕緣體上半導(dǎo)體（semiconductor-on-insulator)基板的領(lǐng)域。
【背景技術(shù)】
[0002] 如圖IA和圖IB中所示的已知的現(xiàn)有技術(shù)的制造方法是制造多個絕緣體上半導(dǎo)體 結(jié)構(gòu)20的方法，該絕緣體是厚度小于50nm的二氧化硅層22,該制造方法包括對多個結(jié)構(gòu) 20進行熱處理的步驟，該熱處理步驟被設(shè)計為部分分解該二氧化硅層22。
[0003] 在這方面，本領(lǐng)域技術(shù)人員將在以下由Kononchuk所著的文章中找到對二氧化 娃層的分解的技術(shù)描述：Kononchuck 等，Novel trends in SOI technology for CMOS applications，Solid state Phenomena，卷 156-158(2010)頁 69-76 ;以及 Kononchuck 等，Internal Dissolution of Buried Oxide in SOI Wafers, Solid State Phenomena, 卷 131-133(2008)頁 113-118。
[0004] 每個結(jié)構(gòu)20包括放置在二氧化硅層22上的半導(dǎo)體層23,該半導(dǎo)體層23具有自由 表面S1。
[0005] 該二氧化硅層22位于載體基板21上。
[0006] 該載體基板21具有自由側(cè)面S4。
[0007] 熱處理被設(shè)計為部分地分解埋置的二氧化硅層22。該熱處理通常在包含多個結(jié) 構(gòu)20的烘箱中進行。如圖2中所示，要被熱處理的結(jié)構(gòu)20被堆疊在烘箱10中，從而每個 結(jié)構(gòu)20的半導(dǎo)體層23的自由表面Sl面對上述結(jié)構(gòu)20的載體基板21的自由側(cè)面S4。
[0008] 通過經(jīng)由進氣管11被注入到烘箱中并經(jīng)由出氣管12被抽出烘箱10的非氧化性 氣體流來確保非氧化性氣氛。
[0009] 如圖IB中所示，該熱處理的主要缺陷是其降低了二氧化硅層22和半導(dǎo)體層23的 厚度均勻性。
[0010] 在包含單個結(jié)構(gòu)20的烘箱10中并未觀察到該缺陷。然而，考慮到相對長的熱處 理時間并且出于經(jīng)濟原因，從工業(yè)角度來看，并不是不能想出在僅包含單個結(jié)構(gòu)20的烘箱 10中實施這樣的方法。
[0011] 如圖IB中所示，在熱處理之后，二氧化硅層22的厚度和半導(dǎo)體層23的厚度在結(jié) 構(gòu)20的中間處大于在其邊緣處。當(dāng)二氧化硅層22和半導(dǎo)體層23分別具有大于50nm和大 于80nm的厚度時，該層的任何厚度減小并不會造成主要問題。
[0012] 然而，某些應(yīng)用要求二氧化硅層22具有小于50nm的厚度，以便允許，例如將電壓 施加于在半導(dǎo)體層23中或者在半導(dǎo)體層23上生產(chǎn)的裝置。于是，有必要對該二氧化硅層 22的厚度進行非常精確的控制。
[0013] 此外，完全耗盡型絕緣體上硅（FDSOI)結(jié)構(gòu)對于電子元件（例如完全耗盡型金屬 氧化物半導(dǎo)體（FDMOS)晶體管，其溝道是在半導(dǎo)體層23中或者在半導(dǎo)體層23上形成的） 的生產(chǎn)是特別有利的。
[0014] 由于半導(dǎo)體層23的極小的厚度，取決于該厚度的晶體管的閾值電壓（通常用Vt 表示）對半導(dǎo)體基板23的厚度的變化非常敏感。
[0015] 因此，本發(fā)明的一個目的是提供一種制造絕緣體上半導(dǎo)體結(jié)構(gòu)的方法，該方法允 許對半導(dǎo)體層23和二氧化硅層22的厚度進行精確控制。

【發(fā)明內(nèi)容】

[0016] 本發(fā)明旨在完全地或者部分地對上述缺陷進行補救，并且涉及生產(chǎn)多個絕緣體上 半導(dǎo)體結(jié)構(gòu)的方法，該絕緣體是厚度小于50nm的二氧化硅層，該結(jié)構(gòu)包括放置在二氧化硅 層上的半導(dǎo)體層，該方法包括對多個結(jié)構(gòu)進行熱處理的步驟，該熱處理步驟被設(shè)計為部分 地分解該二氧化硅層，該方法的值得一提之處在于非氧化性氣氛的壓強小于〇. 1巴。
[0017] 要被熱處理的結(jié)構(gòu)被放置在包含多個結(jié)構(gòu)的烘箱中，從而每個結(jié)構(gòu)的一側(cè)面對另 一個結(jié)構(gòu)的一側(cè)。
[0018] 因此，在熱處理的過程中，二氧化硅層部分地分解，半導(dǎo)體層的一部分被消耗，并 且釋放出半導(dǎo)體一氧化物。在半導(dǎo)體層是由硅做成的情況下，在該熱處理過程中釋放出一 氧化硅。
[0019] 此外，二氧化硅層分解的速率取決于在半導(dǎo)體層的自由表面附近的半導(dǎo)體一氧化 物的濃度。
[0020] 申請人發(fā)現(xiàn)，烘箱中的結(jié)構(gòu)的布置會在該烘箱中生成不均勻的半導(dǎo)體一氧化物濃 度。在半導(dǎo)體層的自由表面的中間處的濃度高于在其邊緣處的濃度。于是，在結(jié)構(gòu)的中間 處的分解反應(yīng)比在其邊緣處的分解反應(yīng)更慢。該半導(dǎo)體一氧化物濃度的不均勻性繼而導(dǎo)致 了二氧化硅層的厚度和半導(dǎo)體層的厚度中的不均勻性。
[0021] 將烘箱中的非氧化性氣氛的壓強減小到低于0. 1巴的值允許增加烘箱中的半導(dǎo) 體一氧化物濃度的均勻性。于是減少了二氧化硅層的厚度和半導(dǎo)體層的厚度中的不均勻 性。
[0022] 此外，該分解熱處理允許減小半導(dǎo)體層的表面粗糙度。
[0023] 在一種實施方式中，非氧化性氣氛是惰性氣氛（inert atmosphere)。
[0024] 表達"惰性氣氛"被理解為表示不與半導(dǎo)體層進行化學(xué)反應(yīng)的氣氛。
[0025] 因此，對惰性氣氛的使用允許防止對半導(dǎo)體層的額外消耗。
[0026] 此外，針對半導(dǎo)體層而言不是惰性的氣氛可以暴露或擴大在該半導(dǎo)體層中已經(jīng)存 在的缺陷。在含有氫的氣氛和包括從硅和鍺的組中選擇的至少一種材料的半導(dǎo)體層的情況 下尤其如此。
[0027] 在另一種實施方式中，烘箱中的氣氛的壓強高于0. 01巴，并且優(yōu)選地高于0. 05 巴。
[0028] 在另一種實施方式中，半導(dǎo)體層具有大于230nm的厚度，該厚度優(yōu)選大于250nm， 更優(yōu)選大于280nm。
[0029] 對半導(dǎo)體層的此類厚度的選擇允許減慢二氧化硅層分解的速率。在期望將二氧化 硅層的厚度控制在IA以內(nèi)時，該實施方式特別有利。
[0030] 此外，分解反應(yīng)的速率的減小使得有可能考慮更長的熱處理時間，從而減小半導(dǎo) 體層的表面粗糙度。
[0031] 在另一種實施方式中，在分解熱處理之后是薄化半導(dǎo)體層的步驟，例如犧牲氧化 作用的步驟。該犧牲氧化作用包括通過對半導(dǎo)體層進行熱氧化來形成熱氧化層，然后在蝕 刻步驟中去除該熱氧化層。
[0032] 在另一種實施方式中，半導(dǎo)體層是由硅做成的。
[0033] 對于生產(chǎn)包括具有小于50nm的厚度的埋置的二氧化硅層的絕緣體上硅基板，該 實施方式是有利的。
[0034] 在另一種實施方式中，非氧化性氣氛包含氬和/或氮。
[0035] 在另一種實施方式中，非氧化性氣氛被控制為使其包含小于Ippm的氧。
[0036] 在烘箱的氣氛中的少量氧允許進行氧化作用，并且允許防止使半導(dǎo)體層的表面變 得粗糙。
[0037] 在另一種實施方式中，在900°C到1350°C之間的溫度下進行熱處理，該溫度優(yōu)選 在 1150°C 到 1350°C 之間。
[0038] 在另一種實施方式中，熱處理進行達10分鐘到8小時之間的時間，該時間優(yōu)選在 10分鐘到5小時之間。
[0039] 在另一種實施方式中，二氧化娃層具有小于50nm的厚度，該厚度優(yōu)選小于25nm， 更優(yōu)選小于15nm〇
【附圖說明】
[0040] 通過以下對根據(jù)本發(fā)明的制造方法的實施方式的描述，其它特征和優(yōu)勢將變得顯 而易見，這些實施方式僅以非限制性示例的方式并參考附圖給出，其中：
[0041] -圖IA和圖IB是利用根據(jù)已知的現(xiàn)有技術(shù)的制造絕緣體上半導(dǎo)體結(jié)構(gòu)的方法處 理的結(jié)構(gòu)的示意圖；
[0042] -圖2是根據(jù)已知的現(xiàn)有技術(shù)的一種烘箱的示意圖，該烘箱旨在用于進行熱處理 以分解埋置的二氧化硅層；
[0043] -圖3A和圖3B是根據(jù)本發(fā)明處理的結(jié)構(gòu)的示意圖；
[0044] -圖4A示出了，在非氧化性氣氛的壓強是1、0. 1和0.01巴時，沿著結(jié)構(gòu)的半徑的、 在半導(dǎo)體層的自由表面附近的半導(dǎo)體一氧化物濃度的圖表；以及
[0045] -圖4B示出了，在非氧化性氣氛的壓強是1、0. 1和0. 01巴時，沿著結(jié)構(gòu)的表面的 半徑的、二氧化硅層的厚度的變化的圖表。
【具體實施方式】
[0046] 在各種實施方式中，為了簡化描述，相同的或具有相同的功能的元件使用相同的 附圖標(biāo)記。
[0047] 圖3A和圖3B中所示的制造方法是制造多個絕緣體上半導(dǎo)體基板200的方法，該 絕緣體是厚度小于50nm的二氧化硅層202,每個結(jié)構(gòu)200包括放置在二氧化硅層202上的 半導(dǎo)體層203,該方法包括對多個結(jié)構(gòu)200進行熱處理的步驟，該熱處理步驟被設(shè)計為部分 地分解二氧化硅層202,該非氧化性氣氛的壓強小于0. 1巴。
[0048] 二氧化硅層202通常位于載體基板201上。
[0049] 載體基板201可以由通常用于微電子學(xué)、光學(xué)、光電子學(xué)和光伏工業(yè)的任何材料 做成。特別地，載體基板201包括從以下組中選擇的至少一種材料：娃、碳化娃、娃鍺、玻璃、 陶瓷和金屬合金。
[0050] 半導(dǎo)體層203包括從以下組中選擇的至少一種材料：硅、鍺和硅鍺合金。