兼有箝位和esd保護的封裝結構的制作方法
【技術領域】
[0001]本發(fā)明涉及集成電路領域，尤其涉及ESD保護電路和電壓箝位的實現(xiàn)方法。
【背景技術】
[0002]隨著CMOS IC柵氧厚度和特征尺寸的不斷減小，導致了 MOS器件對于高壓和大電流承受能力的不斷下降，而靜電放電(electro-static discharge , ESD )對CMOS IC可靠性的影響更為顯著。據(jù)統(tǒng)計，30 %以上的芯片失效是由ESD引起的，因此ESD保護電路及結構的設計成為IC可靠性設計的重要方面之一。在集成電路芯片的生產(chǎn)、運輸、裝配過程當中有可能在器件內部結構或外部環(huán)境中積累起一定的電荷，在與低阻抗通路接通后會使這些電荷通過芯片的管腳瞬間放電，流入或流出芯片，其峰值電流根據(jù)放電模式的不同，可以達到數(shù)安培甚至數(shù)十安培，足以使芯片內部遭受到絕緣介質擊穿、PN結燒損短路、金屬連線熔斷等損害，這就是集成電路ESD現(xiàn)象的基本過程。同時，靜電放電具有能量高和非重復性的特點。
[0003]集成電路芯片用于整個電路系統(tǒng)時，由于系統(tǒng)中可能存在的感性負載和開關切換將會產(chǎn)生相應的瞬態(tài)電壓脈沖尖峰騷擾，如果有多個負載短時間內同步切換或者是單個負載短時間切換動作，則會產(chǎn)生相應的快速瞬變脈沖群。電網(wǎng)電壓的波動也會引起連接到芯片的引腳信號發(fā)生突變。集成電路芯片外圍系統(tǒng)引起的信號變化具有能量低和重復性的特點。
【發(fā)明內容】
[0004]本發(fā)明提供了一種兼有箝位和ESD保護的封裝結構，它不僅能起到電壓箝位的作用，對接入到芯片PAD信號中周期性、低能量的脈沖尖峰信號形成電流泄放通路；還能起到ESD保護的作用，對非周期性、高能量的脈沖尖峰信號形成電流泄放通路。節(jié)約了芯片的面積，降低了生產(chǎn)成本。
【附圖說明】
[0005]圖1為ESD保護電路典型TLP特性曲線。
[0006]圖2為本發(fā)明兼有箝位和ESD保護的封裝結構。
【具體實施方式】
[0007]圖1為ESD保護電路典型TLP特性曲線。當在輸入信號上施加一個正向的ESD脈沖后，當電壓上升到V3之前，流過ESD保護電路的電流都很小，ESD保護電路未被觸發(fā)；當電壓上升到V3后，電壓不會再上升，ESD保護電路被開啟，我們稱V3為開啟電壓；隨后電壓下降，電流增加，達到電壓V1,我們稱V1為維持電壓，從(V3，I3)到(V1, I1)稱為驟回區(qū)；隨后電壓上升，電流也急劇上升，到達(V2，I2)前的區(qū)域稱為ESD保護區(qū)；在(％，I2)點達到了 ESD保護電路的二次擊穿電壓點，隨后ESD保護電壓熱失效。這種結構對于非周期性，能量高的脈沖信號可以形成很好的泄放電流通路。
[0008]集成電路芯片用于整個電路系統(tǒng)時，由于系統(tǒng)中可能存在的感性負載和開關切換將會產(chǎn)生相應的瞬態(tài)電壓脈沖尖峰騷擾，如果有多個負載短時間內同步切換或者是單個負載短時間切換動作，則會產(chǎn)生相應的快速瞬變脈沖群。電網(wǎng)電壓的波動也會引起連接到芯片的引腳信號發(fā)生突變。集成電路芯片外圍系統(tǒng)引起的信號變化具有能量低和重復性的特點。對于此類脈沖信號，傳統(tǒng)的ESD保護電路并不能對它形成泄放通路，一般還需要在芯片內部做一個箝位電路。
[0009]圖2是本發(fā)明兼有箝位和ESD保護的封裝結構。本發(fā)明的獨特之處在于它不僅能起到電壓箝位的作用，對信號中周期性、低能量的脈沖尖峰信號形成電流泄放通路；還能起到ESD保護的作用，對非周期性、高能量的脈沖尖峰信號形成電流泄放通路。本發(fā)明的新結構可以在較低的電壓就開始泄放電流通路，這方便使用低壓工藝來實現(xiàn)保護作用。本發(fā)明明顯的優(yōu)勢是可以用較低成本較低芯片面積的結構來達到既實現(xiàn)了 ESD保護的作用，又實現(xiàn)了電壓箝位的作用。
[0010]顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
【主權項】
1.一種兼有箝位和ESD保護的封裝結構，其特征在于，它接在芯片PAD和內部電路之間。
2.一種兼有箝位和ESD保護的封裝結構，其特征在于，它可以同時起到箝位和ESD保護的作用。
3.一種兼有箝位和ESD保護的封裝結構，其特征在于，它可以同時對低能量、重復性的脈沖信號和高能量、非重復性的脈沖信號形成電流泄放通路。
【專利摘要】本發(fā)明提供了一種兼有箝位和ESD保護的封裝結構，接在芯片PAD和電路之間，它不僅能起到電壓箝位的作用，對接入到芯片PAD上的信號中的周期性、低能量的脈沖尖峰信號形成電流泄放通路；還能起到ESD保護的作用，對非周期性、高能量的脈沖尖峰信號形成電流泄放通路。節(jié)約了芯片的面積，降低了生產(chǎn)成本。
【IPC分類】H01L23-60
【公開號】CN104681543
【申請?zhí)枴緾N201310637544
【發(fā)明人】陸宇, 楊豐, 鄭若彤, 程玉華
【申請人】上海北京大學微電子研究院
【公開日】2015年6月3日
【申請日】2013年12月3日