專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有半定制大規(guī)模集成電路(LSI)的電源噪聲吸收功能的半導(dǎo)體集成電路器件。
一般地，在LSI芯片的中央單元和I/O單元之間的各邊上設(shè)置專用配置區(qū)域、用MOS構(gòu)成去耦電容、吸收電源噪聲，構(gòu)成以往的半導(dǎo)體集成電路器件。


圖14表示以往有關(guān)的半定制LSI的單元晶胞(unit cell)的平面圖。
在圖14中，1表示一部分單元晶胞，由P型晶體管2和N型晶體管11組成，在P型晶體管2上形成用于取基板電位的N-擴(kuò)散層3，4是該N-擴(kuò)散層3內(nèi)的N+有源區(qū)域，5是P型基板，6是N阱，7是柵，8是P-擴(kuò)散層，9是該P(yáng)-擴(kuò)散層8內(nèi)的P+有源區(qū)域，10是VDD布線。
另一方面，在N型晶體管11中形成用于取基板電位的P-擴(kuò)散層12，13是該P(yáng)-擴(kuò)散層12內(nèi)的P+有源區(qū)域，14是N-擴(kuò)散層，15是N-擴(kuò)散層14內(nèi)的N+有源區(qū)域，16是柵，17是VSS布線。
然而，為構(gòu)成能吸收電源噪聲的去耦電容，必須在LSI芯片上取大的面積。在謀求半定制LSI的LSI芯片的高集成度化為一個(gè)重要因素的領(lǐng)域中，特別地設(shè)置這樣的面積成為能在LSI芯片上裝載的柵減少的大問題。
因此，本發(fā)明的目的在于提供能具有不要特別的面積、僅在已有的區(qū)域吸收電源噪聲的去耦電容的半導(dǎo)體集成電路器件。
為達(dá)到前述目的，本發(fā)明的半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中配置多晶硅層以便到達(dá)電源/GND專用的P+有源區(qū)域、得到去耦電容，能抑制電源噪聲。
這樣，用僅變更已有的半定制LSI的下層的多層硅層、完全不會(huì)影響布線層、而且使用以往未使用的空的區(qū)域，特別、對(duì)于已有的半定制LSI不會(huì)成為缺點(diǎn)、能得到大的去耦電容，并能抑制電源噪聲。
本發(fā)明的半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中鄰接配置3根多晶硅布線以便使用壓焊塊及其外側(cè)空的區(qū)域、圍繞LSI芯片整體一周、得到多晶硅布線的MOS電容和邊緣電容，能抑制電源噪聲。
這樣，由于第2多晶硅布線的MOS電容、和第2多晶硅布線與第1多晶硅布線之間以及第2多晶硅布線與第3多晶硅布線之間的邊緣(鄰接)電容，能得到大的去耦電容，并能抑制電源噪聲。
本發(fā)明的半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中在LSI芯片的角部配置多晶硅布線、得到去耦電容，能抑制電源噪聲。
這樣，借助于在LSI芯片的角部配置多晶硅布線，能得到大的去耦電容，并能抑制電源噪聲。
本發(fā)明的半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中配置電源環(huán)狀干線以便圍繞LSI芯片的中央單元一周、使用該電源環(huán)狀干線區(qū)域并配置多晶硅布線，得到去耦電容，能抑制電源噪聲。
這樣，借助于在半定制LSI的單元晶胞中配置電源環(huán)狀干線以便圍繞LSI芯片的中央單元一周、使用該電源環(huán)狀干線區(qū)域并配置多晶硅布線，得到去耦電容，能抑制電源噪聲。
本發(fā)明的半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中在LSI芯片的壓焊塊區(qū)域部分上配置多晶硅布線、得到去耦電容，能抑制電源噪聲。
這樣，借助于在半定制LSI的單元晶胞中在LSI芯片的壓焊塊區(qū)域部分上配置有源區(qū)域和多晶硅布線層、得到去耦電容，能抑制電源噪聲。
圖1表示本發(fā)明實(shí)施例1的半定制LSI的單元晶胞的平面圖。
圖2是圖1中A-B線剖視圖。
圖3是圖2的一部分的等價(jià)電路圖。
圖4表示本發(fā)明實(shí)施例2的半定制LSI的芯片的概略平面圖。
圖5表示本發(fā)明實(shí)施例2的半定制LSI的芯片的角部(A部)的放大概略平面圖。
圖6是圖5中B部的放大平面圖。
圖7表示本發(fā)明實(shí)施例3的半定制LSI的芯片的概略平面圖。
圖8表示本發(fā)明實(shí)施例3的半定制LSI的芯片的角部(A部)的放大概略平面圖。
圖9是圖8的角部(C部)的進(jìn)一步放大平面圖。
圖10表示本發(fā)明實(shí)施例4的半定制LSI的芯片的概略平面圖。
圖11表示本發(fā)明實(shí)施例4的半定制LSI的芯片的D部(電源環(huán)狀干線單元)的放大概略平面圖。
圖12表示本發(fā)明實(shí)施例5的半定制LSI的芯片的概略平面圖。
圖13表示本發(fā)明實(shí)施例5的半定制LSI的芯片的角部的放大概略平面圖。
圖14表示以往的半定制LSI的單元晶胞的平面圖。
下面，參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行說明。
實(shí)施例1圖1表示本發(fā)明實(shí)施例1的半定制LSI的單元晶胞的平面圖，圖2是圖1中A-B線剖視圖，圖3是圖2的一部分的等價(jià)電路圖。
在這些圖中，20是P型晶體管，21是P型基板，22是N阱，24是該N-擴(kuò)散層23內(nèi)的N+有源區(qū)域，25是P-擴(kuò)散層，26是該P(yáng)-擴(kuò)散層25內(nèi)的P+有源區(qū)域，27是柵，28是VDD布線。
在N型晶體管30中，31是P-擴(kuò)散層，32是該P(yáng)-擴(kuò)散層31內(nèi)的P+有源區(qū)域，33是N-擴(kuò)散層，34是該N-擴(kuò)散層33內(nèi)的N+有源區(qū)域，35是門電路，36是VSS布線。
因此，形成多晶硅層43以便到達(dá)全部單元晶胞的電源/GND專用的有源區(qū)域24、32，構(gòu)成MOS電容。也就是說，借助于在取基板電位的擴(kuò)散層上配置多晶硅層43，得到去耦電容。因此，能抑制電源噪聲。此外，在圖2中，41是柵氧化膜，42是場(chǎng)氧化膜。
這樣，在P+有源區(qū)域32和多晶硅膜43之間、N+有源區(qū)域23和多晶硅膜43之間形成MOS電容。
而且，場(chǎng)氧化膜42上的多晶硅層43起到橋渡這兩個(gè)MOS電容的作用，如圖3所示，構(gòu)成串聯(lián)連接兩個(gè)MOS電容形狀的去耦電容。
由于這種結(jié)構(gòu)，在實(shí)施例1中，因僅變更已有的半定制LSI的下層的多晶硅層、完全不會(huì)影響布線層、而且使用以往未使用的空的區(qū)域，特別、對(duì)于已有的半定制LSI不會(huì)成為缺點(diǎn)、能得到大的去耦電容。
因此，借助于在半定制LSI的單元晶胞中配置多晶硅層以便到達(dá)電源/GND專用的P+有源區(qū)域、得到去耦電容，能抑制電源噪聲。
實(shí)施例2
接著，對(duì)本發(fā)明的實(shí)施例2進(jìn)行說明。
圖4表示本發(fā)明實(shí)施例2的半定制LSI的芯片的概略平面圖，圖5表示該定制LSI的芯片的角部(A部)的放大概略平面圖，圖6是圖5中B部的放大平面圖。
在圖4中，半定制LSI的芯片由央單元51、I/O單元52、角部(A部)53、電源環(huán)狀干線54、鄰接的3根多晶硅布線55組成。
如圖5所示，使用壓焊塊56、57(與VDD連接的壓焊塊56、與GND連接的壓焊塊57)及其壓焊塊間空的區(qū)域，用最小布線間隔配置鄰接的3根多晶硅布線55、以便圍繞LSI芯片整體一周。
如圖6所示，示出了鄰接的3根多晶硅布線、即第1多晶硅布線55A、第2多晶硅布線55B、第3多晶硅布線55C、和從壓焊塊56、57引出的一層布線61、63。此外，62、64是接觸孔，65是N阱。
下面，對(duì)其結(jié)構(gòu)進(jìn)行說明。
利用布局布線系統(tǒng)，用布線工序配置VDD/GND晶胞。然后，自動(dòng)地安置VDD晶胞時(shí)，在第2多晶硅布線55B中、用一層布線61和接觸孔62連接。自動(dòng)地安置GND晶胞時(shí)，在第1多晶硅布線55A和第3多晶硅布線55C中、用一層布線63和接觸孔64連接。此外，在第2多晶硅布線55B下面安置N+有源區(qū)域，在第1多晶硅布線55A和第3多晶硅布線55C下面，安置P+有源區(qū)域，而且，用N阱分離基板。
根據(jù)前述結(jié)構(gòu)、得到MOS電容。
由于這種結(jié)構(gòu)，在實(shí)施例2中，由于第2多晶硅布線55B的MOS電容、和第2多晶硅布線55B與第1多晶硅布線55A之間以及第2多晶硅布線55B與第3多晶硅布線55C之間的邊緣(鄰接)電容，能得到大的去耦電容因此，借助于在半定制LSI的單元晶胞中鄰接配置3根多晶硅布線55A、55B、55C以便使用壓焊塊及其外側(cè)空的區(qū)域、圍繞LSI芯片整體一周、得到多晶硅布線的MOS電容和邊緣電容，能抑制電源噪聲。
實(shí)施例3接著，對(duì)本發(fā)明的實(shí)施例3進(jìn)行說明。
圖7表示本發(fā)明實(shí)施例3的半定制LSI的芯片的概略平面圖，圖8表示該半定制LSI的芯片的角部(A部)的放大概略平面圖，圖9是圖8的角部(C部)的進(jìn)一步放大平面圖。
因半定制LSI的芯片的概略結(jié)構(gòu)、該半定制LSI的芯片的角部(A部)的概略結(jié)構(gòu)與實(shí)施例2相同，所以在相同的部分上標(biāo)上相同的標(biāo)號(hào)并省略其說明。
如圖9所示，為了用固定的VDD壓焊塊71圍住N阱72，在用一層布線73圍住的地方用接觸孔74連接P+有源區(qū)域78。為了從固定的GND壓焊塊75引出二層布線76，用接觸孔74和第2穿通孔(VIA2)79連接多晶硅層77。此外，在該多晶硅層77的下面安置P+有源區(qū)域78，而且用N阱72分離基板。
這樣，借助于在LSI芯片的角部配置多晶硅布線，能得到大的去耦電容，并能抑制電源噪聲。
根據(jù)前述結(jié)構(gòu)、能得到MOS電容。
實(shí)施例4接著，對(duì)本發(fā)明的實(shí)施例4進(jìn)行說明。
圖10表示本發(fā)明實(shí)施例4的半定制LSI的芯片的概略平面圖，圖11表示該半定制LSI的芯片的D部(電源環(huán)狀干線單元)的放大概略平面圖。
因圖10所示的半定制LSI的的概略結(jié)構(gòu)與實(shí)施例2相同，所以在相同的部分上標(biāo)上相同的標(biāo)號(hào)并省略其說明。
與第2實(shí)施例和第3實(shí)施例相同，如圖11所示，借助于在電源環(huán)狀干線54區(qū)域的下面，形成有源層81，并用多晶硅層82覆蓋其上，得到MOS電容。此外，83是VDD布線，84是GND布線。
這樣，借助于在半定制LSI的單元晶胞中配置電源環(huán)狀干線54以便圍繞LSI芯片的中央單元51一周、使用該電源環(huán)狀干線54區(qū)域并配置多晶硅布線，得到去耦電容，能抑制電源噪聲。
實(shí)施例4與實(shí)施例2和實(shí)施例3相同，借助于在I/O單元52區(qū)域的下面形成有源層，在其上覆蓋多晶硅層，能得到MOS電容。
實(shí)施例5接著，對(duì)本發(fā)明的實(shí)施例5進(jìn)行說明。
圖12表示本發(fā)明實(shí)施例5的半定制LSI的芯片的概略平面圖，圖13表示該半定制LSI的芯片的角部的放大概略平面圖。
因圖12所示的半定制LSI的的概略結(jié)構(gòu)與實(shí)施例2相同，所以在相同的部分上標(biāo)上相同的標(biāo)號(hào)并省略其說明。
在本實(shí)施例中，借助于在半定制LSI的單元晶胞中在LSI芯片的壓焊塊91區(qū)域部分上配置多晶硅布線層和有源區(qū)域92、得到去耦電容，能抑制電源噪聲。
這樣，借助于使用以往半定制LSI中未使用的空的區(qū)域，能得到大的去耦電容。
此外，本發(fā)明不限于前述實(shí)施例，基于本發(fā)明宗旨的種種變形，都包含在本發(fā)明的范圍之中。
如前詳細(xì)所述，采用本發(fā)明，則能達(dá)到以下的效果。
采用如權(quán)利要求1所述本發(fā)明，則僅變更已有的半定制LSI的下層的多晶硅層、完全不會(huì)影響布線層、而且使用以往未使用的空的區(qū)域，特別、對(duì)于已有的半定制LSI不會(huì)成為缺點(diǎn)、能得到大的去耦電容，并能抑制電源噪聲。
采用如權(quán)利要求2所述本發(fā)明，則由于第2多晶硅布線的MOS電容、和第2多晶硅布線與第1多晶硅布線之間以及第2多晶硅布線與第3多晶硅布線之間的邊緣(鄰接)電容，能得到大的去耦電容，并能抑制電源噪聲。
采用如權(quán)利要求3所述本發(fā)明，則借助于在LSI芯片的角部配置多晶硅布線，能得到大的去耦電容，并能抑制電源噪聲。
采用如權(quán)利要求4所述本發(fā)明，則借助于在半定制LSI的單元晶胞中配置電源環(huán)狀干線以便圍繞LSI芯片的中央單元一周、使用該電源環(huán)狀干線區(qū)域并配置多晶硅布線，得到去耦電容，能抑制電源噪聲。
采用如權(quán)利要求5所述本發(fā)明，則借助于在半定制LSI的單元晶胞中在LSI芯片的壓焊塊區(qū)域部分上配置有源區(qū)域和多晶硅布線層、得到去耦電容，能抑制電源噪聲。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中配置多晶硅層以便到達(dá)電源/GND專用的P+有源區(qū)域、得到去耦電容，能抑制電源噪聲。
2.一種半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中鄰接配置3根多晶硅布線以便使用壓焊塊及其外側(cè)空的區(qū)域、圍繞LSI芯片整體一周、得到多晶硅布線的MOS電容和邊緣電容，能抑制電源噪聲。
3.一種半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中在LSI芯片的角部配置多晶硅布線、得到去耦電容，能抑制電源噪聲。
4.一種半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中配置電源環(huán)狀干線以便圍繞LSI芯片的中央單元一周、使用該電源環(huán)狀干線區(qū)域并配置多晶硅布線，得到去耦電容，能抑制電源噪聲。
5.一種半導(dǎo)體集成電路器件，其特征在于，借助于在半定制LSI的單元晶胞中在LSI芯片的壓焊塊區(qū)域部分上配置多晶硅布線、得到去耦電容，能抑制電源噪聲。
全文摘要
本發(fā)明揭示一種半導(dǎo)體集成電路器件,包括形成多晶硅層(43)以便到達(dá)全部單元晶胞的電源/GND專用的有源區(qū)域(23)、(32),構(gòu)成MOS電容。也就是說,借助于在取基板電位的擴(kuò)散層上配置多晶硅層(43),得到去耦電容。因此,能抑制電源噪聲。本發(fā)明提供了能具有不要特別的面積、僅在已有的區(qū)域吸收電源噪聲的去耦電容的半導(dǎo)體集成電路器件。
文檔編號(hào)H01L27/04GK1173740SQ97113900
公開日1998年2月18日 申請(qǐng)日期1997年6月26日 優(yōu)先權(quán)日1996年6月26日
發(fā)明者益田裕久, 田代雅久 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社