本公開涉及一種半導(dǎo)體封裝件。

背景技術(shù)：

1、半導(dǎo)體封裝件被配置為便于在電子產(chǎn)品中使用集成電路芯片。例如，半導(dǎo)體封裝件可以包括印刷電路板(pcb)和半導(dǎo)體芯片，半導(dǎo)體芯片安裝在pcb上并且使用接合布線或凸塊電連接到pcb。隨著電子工業(yè)的發(fā)展，正在進(jìn)行許多研究以改善半導(dǎo)體封裝件的可靠性并且減小半導(dǎo)體封裝件的尺寸。

技術(shù)實現(xiàn)思路

1、一個或更多個示例實施例提供了一種高度可靠的半導(dǎo)體封裝件，其被配置為減小包括具有晶體管的半導(dǎo)體芯片的電路層與電容器之間的寄生電感和電阻，并且向半導(dǎo)體芯片穩(wěn)定地供應(yīng)電力。

2、根據(jù)本發(fā)明構(gòu)思的實施例的一方面，一種半導(dǎo)體封裝件包括第一半導(dǎo)體芯片。所述第一半導(dǎo)體芯片包括：第一半導(dǎo)體襯底，所述第一半導(dǎo)體襯底具有彼此相反的第一表面和第二表面；電路層，所述電路層位于所述第一表面上；第一互連層，所述第一互連層位于所述電路層上；第二互連層，所述第二互連層位于所述第二表面上；穿透通路，所述穿透通路從所述第二表面延伸到所述第一半導(dǎo)體襯底中；以及電容器，所述電容器從所述第二表面朝向所述第一表面延伸。所述電容器在與所述第一半導(dǎo)體襯底的所述第一表面平行的第一方向上與所述穿透通路間隔開。

3、根據(jù)實施例的一方面，一種半導(dǎo)體封裝件包括：第一半導(dǎo)體芯片；以及第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片位于所述第一半導(dǎo)體芯片上。所述第一半導(dǎo)體芯片包括：第一半導(dǎo)體襯底，所述第一半導(dǎo)體襯底具有彼此相反的第一表面和第二表面，其中，所述第一表面位于所述第二半導(dǎo)體芯片與所述第二表面之間；信號線層和掩埋電力軌，所述信號線層和所述掩埋電力軌位于所述第一表面上；配電互連層，所述配電互連層位于所述第二表面上；穿透通路，所述穿透通路從所述配電互連層延伸到所述掩埋電力軌；以及電容器，所述電容器設(shè)置在所述第一表面與所述配電互連層之間。

4、根據(jù)實施例的一方面，一種半導(dǎo)體封裝件包括：封裝基板；中介層，所述中介層位于所述封裝基板上；芯片堆疊件和芯片結(jié)構(gòu)，所述芯片堆疊件和所述芯片結(jié)構(gòu)設(shè)置在所述中介層上并且在水平方向上彼此間隔開；以及模制結(jié)構(gòu)，所述模制結(jié)構(gòu)設(shè)置在所述芯片堆疊件的側(cè)表面、所述芯片結(jié)構(gòu)的側(cè)表面和所述中介層的頂表面上。所述芯片結(jié)構(gòu)包括：第一半導(dǎo)體芯片；以及第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片位于所述第一半導(dǎo)體芯片上。所述第一半導(dǎo)體芯片包括：第一半導(dǎo)體襯底，所述第一半導(dǎo)體襯底具有彼此相反的第一表面和第二表面，其中，所述第一表面位于所述第二半導(dǎo)體芯片與所述第二表面之間；第一互連層，所述第一互連層位于所述第一表面上；第二互連層，所述第二互連層位于所述第二表面上；以及電容器，所述電容器位于所述第二互連層與所述第一半導(dǎo)體襯底之間。所述第二半導(dǎo)體芯片包括：第二半導(dǎo)體襯底；以及絕緣層，所述絕緣層位于所述第二半導(dǎo)體襯底與所述第一互連層之間。所述芯片堆疊件包括多個半導(dǎo)體芯片和延伸到所述多個半導(dǎo)體芯片中的第一穿透通路。所述電容器設(shè)置在從所述第二表面朝向所述第一表面延伸到所述第一半導(dǎo)體襯底中的溝槽中。所述絕緣層和所述第一互連層彼此接觸。

技術(shù)特征：

1.一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括第一半導(dǎo)體芯片，

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述電容器與所述第一表面間隔開。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述第一表面與所述第二表面之間的第一距離大于所述電容器與所述第一表面之間的第二距離。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述第一互連層包括信號線，并且

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括位于所述第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片，

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝件，其中，所述第一表面位于所述第二半導(dǎo)體芯片與所述第二表面之間，

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，其中，所述第一互連層還包括位于所述第一互連線上的第一絕緣層，

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體封裝件，其中，所述第一絕緣層和所述第二絕緣層均包括氧化硅。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述電容器包括：

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述第二互連層包括配電線，并且

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述電容器設(shè)置在從所述第二表面朝向所述第一表面延伸到所述第一半導(dǎo)體襯底中的溝槽中。

12.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述第一半導(dǎo)體襯底被摻雜為具有第一導(dǎo)電類型，

13.一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括：

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝件，其中，所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片以混合接合方式彼此接合。

15.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝件，其中，所述第一半導(dǎo)體芯片是邏輯芯片，并且

16.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝件，其中，所述配電互連層包括配電線，并且

17.一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括：

18.根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，所述第一半導(dǎo)體芯片還包括從所述第二互連層延伸到所述第一半導(dǎo)體襯底中的第二穿透通路，

19.根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括設(shè)置在所述電容器與所述溝槽之間的絕緣圖案，

20.根據(jù)權(quán)利要求18所述的半導(dǎo)體封裝件，其中，所述第二半導(dǎo)體襯底的厚度大于所述第一半導(dǎo)體襯底的厚度。

技術(shù)總結(jié)
提供了一種半導(dǎo)體封裝件。所述半導(dǎo)體封裝件包括第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片包括：第一半導(dǎo)體襯底，所述第一半導(dǎo)體襯底具有彼此相反的第一表面和第二表面；電路層，所述電路層位于所述第一表面上；第一互連層，所述第一互連層位于所述電路層上；第二互連層，所述第二互連層位于所述第二表面上；穿透通路，所述穿透通路從所述第二表面延伸到所述第一半導(dǎo)體襯底中；以及電容器，所述電容器從所述第二表面朝向所述第一表面延伸。所述電容器在與所述第一半導(dǎo)體襯底的所述第一表面平行的第一方向上與所述穿透通路間隔開。

技術(shù)研發(fā)人員：鄭顯秀,金光洙,李在湜
受保護(hù)的技術(shù)使用者：三星電子株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2