本發(fā)明與芯片封裝方法有關(guān)，特別是指一種可簡(jiǎn)化工藝及提升傳輸效率的扇出型芯片內(nèi)埋封裝工藝的預(yù)成型單元及其制備方法。

背景技術(shù)：

1、隨著半導(dǎo)體工藝越來越先進(jìn)，高效能運(yùn)算、5g通訊、物聯(lián)網(wǎng)、ar/vr等應(yīng)用快速成長(zhǎng)，對(duì)于外型輕薄、高數(shù)據(jù)傳輸速率、低功率損耗、低成本等需求，已使先進(jìn)封裝工藝應(yīng)用大幅增加。

2、以扇出型芯片先進(jìn)封裝工藝而言，其不同于傳統(tǒng)芯片的封裝，例如，其需整合不同厚度、不同材質(zhì)的異質(zhì)芯片整合封裝時(shí)，常因芯片厚度不同而產(chǎn)生晶面朝上工藝無法實(shí)施，只能實(shí)施晶面朝下工藝。因此其運(yùn)用實(shí)施受到相當(dāng)限制。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的主要目的在于提供一種扇出型芯片內(nèi)埋封裝工藝的預(yù)成型單元及其制備方法，其能簡(jiǎn)化多種芯片封裝時(shí)的復(fù)雜性、簡(jiǎn)化封裝流程、降低封裝成本。

2、為了達(dá)成上述主要目的，首先，本發(fā)明一種扇出型芯片內(nèi)埋封裝工藝的預(yù)成型單元，包含：將集成電路晶粒預(yù)成型為多個(gè)實(shí)施單元，各實(shí)施單元各包含有一個(gè)厚度不同的芯片，且各芯片分別搭配有不同高度的導(dǎo)電柱，利用一絕緣膠體包覆住并覆蓋各自芯片及導(dǎo)電柱，經(jīng)過切割成為單體，即為預(yù)成型單元。

3、其次，本發(fā)明一種扇出型芯片內(nèi)埋封裝工藝的制備方法，包含：a)將集成電路晶粒預(yù)成型為多個(gè)實(shí)施單元，各實(shí)施單元包含有多個(gè)厚度不同的芯片，且各芯片分別搭配有不同高度的導(dǎo)電柱，利用一絕緣膠體包覆住各自芯片及導(dǎo)電柱，經(jīng)過切割成為單體，即為預(yù)成型單元；之后通過b)一載體，形成多個(gè)承載區(qū)，供上述預(yù)成型單元黏貼，且該多個(gè)預(yù)成型單元內(nèi)含相同或不同的芯片與不同的導(dǎo)電柱高度；c)模壓膠注絕緣層，使其完整密封預(yù)成型單元；d)實(shí)施研磨作業(yè)至露出預(yù)成型單元的導(dǎo)電柱；e)布線各芯片的導(dǎo)電柱與相鄰的芯片連接，形成完整布線；f)再次模壓膠注絕緣層以覆蓋各布線，并制作出外露導(dǎo)孔，以完成正向封裝工序；g)將載體去除，完成切單作業(yè)；或者可變換將b)載體上以高導(dǎo)電柱成形多個(gè)承載容室，供a)的預(yù)成型單元黏貼，繼續(xù)c)、d)、e)流程，以完成導(dǎo)電線路布線至下方，增設(shè)另一反向封裝工序；藉此，本發(fā)明得供實(shí)際需求進(jìn)行面朝上或面朝下的封裝工藝，簡(jiǎn)化后續(xù)芯片封裝的復(fù)雜性。

4、又，本發(fā)明一種扇出型芯片內(nèi)埋封裝工藝的制備方法，包含有至少以下步驟：a)將集成電路晶粒預(yù)成型為為一實(shí)施單元，該實(shí)施單元包含有多個(gè)厚度不同的芯片，且前述芯片分別搭配有不同高度的導(dǎo)電柱；b)一載體，供多個(gè)高導(dǎo)電柱直立架設(shè)成多個(gè)承載區(qū)，各高導(dǎo)電柱具有高于上述芯片的導(dǎo)電柱高度；c)將一封裝膠體包覆該等芯片，以使芯片分別黏貼成形于的承載區(qū)中；d)模壓膠注絕緣層，使其完整密封填注絕緣膠的高導(dǎo)電柱及各芯片的周圍空間，以使高導(dǎo)電柱、各芯片完全被絕緣層包覆其中；e)實(shí)施研磨作業(yè)；f)布線各芯片的導(dǎo)電柱與相鄰的高導(dǎo)電柱連接，形成完整布線；g)再次模壓膠注絕緣層于上以覆蓋各布線，并制作出外露導(dǎo)孔；h)將載體去除，進(jìn)一步進(jìn)行芯片背面研磨作業(yè)，直至最先裸露的芯片背面裸露外部為止；i)為上述f)、g)行程，以完成正、反面可選擇后續(xù)芯片封裝作業(yè)。

5、再者，本發(fā)明一種扇出型芯片內(nèi)埋封裝工藝的制備方法，還包含有一步驟j)，得繼續(xù)于芯片背面的裸露部制作一散熱層。

6、有關(guān)本發(fā)明所提供的扇出型芯片內(nèi)埋封裝工藝的預(yù)成型單元及其制備方法的詳細(xì)構(gòu)造、特點(diǎn)、組裝或使用方式，將于后續(xù)的實(shí)施方式詳細(xì)說明中予以描述。然而，在本領(lǐng)域技術(shù)人員應(yīng)能了解，該等詳細(xì)說明以及實(shí)施本發(fā)明所列舉的特定實(shí)施例，僅用于說明本發(fā)明，并非用以限制本發(fā)明的專利申請(qǐng)范圍。

技術(shù)特征：

1.一種扇出型芯片內(nèi)埋封裝工藝的預(yù)成型單元，其特征在于，包含：將集成電路晶粒預(yù)成型為多個(gè)實(shí)施單元，各實(shí)施單元包含有多個(gè)厚度不同的芯片，且各芯片分別搭配有不同高度的導(dǎo)電柱，利用一絕緣膠體包覆住各自芯片及導(dǎo)電柱而形成預(yù)成型單元。

2.一種扇出型芯片內(nèi)埋封裝工藝的制備方法，其特征在于，包含：a)將集成電路晶粒預(yù)成型為多個(gè)實(shí)施單元，各實(shí)施單元包含有多個(gè)厚度不同的芯片，且各芯片分別搭配有不同高度的導(dǎo)電柱，利用一絕緣膠體包覆住各自芯片及導(dǎo)電柱而形成預(yù)成型單元；之后通過b)一載體，形成多個(gè)承載區(qū)，供上述預(yù)成型單元黏貼；c)模壓膠注絕緣層，使其完整密封預(yù)成型單元；d)實(shí)施研磨作業(yè)；e)布線各芯片的導(dǎo)電柱與相鄰的芯片連接，形成完整布線；f)再次模壓膠注絕緣層以覆蓋各布線，并制作出外露導(dǎo)孔，以完成正向封裝工序；g)將載體去除，完成切單作業(yè)。

3.如權(quán)利要求2所述的扇出型芯片內(nèi)埋封裝工藝的制備方法，其特征在于，將b)載體上以高導(dǎo)電柱成形多個(gè)承載容室，供a)的預(yù)成型單元黏貼，繼續(xù)c)、d)、e)流程，以完成導(dǎo)電線路布線至下方，增設(shè)另一反向封裝工序。

4.一種扇出型芯片內(nèi)埋封裝工藝的制備方法，其特征在于，包含有下列步驟：

5.如權(quán)利要求4所述的扇出型芯片內(nèi)埋封裝工藝的制備方法，其特征在于，進(jìn)一步包含有下列步驟：

6.如權(quán)利要求5所述的扇出型芯片內(nèi)埋封裝工藝的制備方法，其特征在于，還包含有一步驟，即j)、k)間繼續(xù)于芯片背面的裸露部制作一散熱層。

技術(shù)總結(jié)
本發(fā)明一種扇出型芯片內(nèi)埋封裝工藝的預(yù)成型單元及其制備方法，包含：a)將集成電路晶粒預(yù)成型為多個(gè)實(shí)施單元，各實(shí)施單元各包含有一個(gè)厚度不同的芯片，且各芯片分別搭配有不同高度的導(dǎo)電柱，利用一絕緣膠體包覆住并覆蓋各自芯片及導(dǎo)電柱，經(jīng)過切割成為單體，即為預(yù)成型單元。藉此，本發(fā)明可按實(shí)際需求進(jìn)行芯片面朝上或面朝下的封裝工藝，簡(jiǎn)化后續(xù)芯片封裝的復(fù)雜性。

技術(shù)研發(fā)人員：張育嘉,謝明峰
受保護(hù)的技術(shù)使用者：菱生精密工業(yè)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9