本實用新型涉及一種電感結構，尤指一種能避免產(chǎn)生互感效應而使電感器維持正常感值及運作，以及便利于電路設計和電路布局(layout)上以及便利于電路板上施工的多繞組電感結構。

背景技術：

常見的電感器，于電子電路中常作為抗流、濾波、儲能、振蕩、延遲相位或變壓器應用等。也因電子產(chǎn)品體積縮小化及功能強化的趨勢，則設有多繞組而實質形成兩個以上的電感器的應用。對此，中國臺灣專利第M535865號揭示了一種“無互感之多繞組電感構造”，其M535865號中圖5所示，其中包含一外片、一第一導體、一內(nèi)片、一第二導體和一中間片，且均為磁性體。

另請再參閱本案現(xiàn)有技術圖1所示，該圖1是為M535865號中圖5的立體組合圖，其本案現(xiàn)有圖1中，無互感的多繞組電感構造系以中間片15為中心，而可向兩側串列延伸多個電感器，意指可不斷串列重復延伸設置外片11及第一導體12和內(nèi)片13及第二導體14。此一技術方案中，雖能達成多繞組電感器(兩個以上)之間無互感的效果，但以中間片15為中心的設置方式，并且由中間片15的兩側可不斷串列重復延伸設置外片11及第一導體12和內(nèi)片13及第二導體14，由于多繞組電感構造系會再安裝貼合(例如表面粘著SMD)于電路板上，依此兩側延伸的不斷重復的電感結構則容易于電路板的電路布局(layout)設計上提升困難度，在電路板上的電路布局(layout)的設計上則中間片15的左及右方向均要特別注意，而不利于設計者設計，且也會提升表面粘著SMD施工上的困難度，意指會降低制程速度(因為往中間片15兩側延伸，所以制具、夾具或機械手臂的移動更為復雜)。

此外，除了會在中間片15與外片11和內(nèi)片13之間形成兩側的第一間隙(Gap)100和第二間隙200以外，其主要產(chǎn)生的影響為在施工制程的過程中(例如憑借SMD將多繞組電感回焊于電路板上，不以此為限制)，由于該第一導體12和第二導體14的電接點腳位300、400分設于中間片15的兩側不同方向而變異大，而容易于制程中其組裝回焊時，而產(chǎn)生降低了制程組裝精確度的問題(在不考慮機械手臂、制具或夾具可修正定位的情況下)。是故，如何針對以上所論述的缺失加以改進，即為本案申請人所欲解決的技術困難點所在。

技術實現(xiàn)要素：

有鑒于現(xiàn)有的缺失，因此本實用新型的目的在于發(fā)展一種能避免產(chǎn)生互感效應而使電感器維持正常感值及運作，以及便利于電路設計和電路布局(layout)上以及便利于電路板上施工的多繞組電感結構。

為了達成以上的目的，本實用新型提供一種多繞組電感結構，其包含：一第一芯片，設有一第一結合面和一第二結合面；一第二芯片，設有一第三結合面和一第四結合面，該第二芯片的該第三結合面上設有一第一凹槽，該第一凹槽內(nèi)延伸設有一第一中柱，該第三結合面上與該第一凹槽的相同兩側分別延伸設有一第一容置部和一第二容置部；一第一導體，設有一第一橫向部，該第一橫向部兩側分別垂直延伸設有一第一縱向部和一第二縱向部，該第一縱向部垂直延伸設有一第一接腳，該第二縱向部垂直延伸設有一第二接腳，該第一橫向部、第一縱向部和第二縱向部結合于該第一中柱上且容置于該第一凹槽之間，且該第一接腳容置于該第一容置部，該第二接腳容置于該第二容置部，該第二結合面結合于該第三結合面上；一第一芯片組件，該第一芯片組件設有一第三芯片和一第二導體，該第三芯片設有一第五結合面和一第六結合面，該第三芯片的該第五結合面上設有一第二凹槽，該第二凹槽內(nèi)延伸設有一第二中柱，該第五結合面上與該第二凹槽的相同兩側分別延伸設有一第三容置部和一第四容置部，且該第二導體設有一第二橫向部，該第二橫向部兩側分別垂直延伸設有一第三縱向部和一第四縱向部，該第三縱向部垂直延伸設有一第三接腳，該第四縱向部垂直延伸設有一第四接腳，該第二橫向部、第三縱向部和第四縱向部結合于該第二中柱上且容置于該第二凹槽之間，且該第三接腳容置于該第三容置部，該第四接腳容置于該第四容置部，該第四結合面結合于該第五結合面上。

其中，該第一接腳垂直延伸設有一第七接腳，該第二接腳垂直延伸設有一第八接腳，該第三接腳垂直延伸設有一第九接腳，且該第四接腳垂直延伸設有一第十接腳，且進一步包含一第二芯片組件，該第二芯片組件設有一第四芯片和一第三導體，該第四芯片設有一第九結合面和一第十結合面，該第四芯片的該第九結合面上設有一第三凹槽，該第三凹槽內(nèi)延伸設有一第三中柱，該第九結合面上與該第三凹槽的相同兩側分別延伸設有一第五容置部和一第六容置部，且該第三導體設有一第三橫向部，該第三橫向部兩側分別垂直延伸設有一第五縱向部和一第六縱向部，該第五縱向部垂直延伸設有一第五接腳，該第六縱向部垂直延伸設有一第六接腳，該第三橫向部、第五縱向部和第六縱向部結合于該第三中柱上且容置于該第三凹槽之間，且該第五接腳容置于該第五容置部，該第六接腳容置于該第六容置部，該第六結合面結合于該第九結合面上。

其中，該第五接腳垂直延伸設有一第十一接腳，且該第六接腳垂直延伸設有一第十二接腳。

另一實施態(tài)樣中，本實用新型提供一種多繞組電感結構，其包含：一第一芯片，設有一第一結合面和一第二結合面；一第二芯片，設有一第三結合面和一第四結合面，該第二芯片的該第三結合面上設有一第一中柱，該第一中柱上設有一第七結合面；一第一導體，設有一第一橫向部，該第一橫向部兩側分別垂直延伸設有一第一縱向部和一第二縱向部，該第一橫向部、第一縱向部和第二縱向部結合于該第一中柱上，該第二結合面結合于該第七結合面上；一第一芯片組件，該第一芯片組件設有一第三芯片和一第二導體，該第三芯片設有一第五結合面和一第六結合面，該第三芯片的該第五結合面上設有一第二中柱，該第二中柱上設有一第八結合面，且該第二導體設有一第二橫向部，該第二橫向部兩側分別垂直延伸設有一第三縱向部和一第四縱向部，該第二橫向部、第三縱向部和第四縱向部結合于該第二中柱上，該第四結合面結合于該第八結合面上；一芯蓋體，系結合于該第一芯片、第二芯片和第三芯片上。

其中，該第一縱向部和第二縱向部突出設于該第一中柱外，且該第三縱向部和第四縱向部突出設于該第二中柱外，且進一步包含一第二芯片組件，該第二芯片組件設有一第四芯片和一第三導體，該第四芯片設有一第九結合面和一第十結合面，該第四芯片的該第九結合面上設有一第三中柱，該第三中柱上設有一第十一結合面，且該第三導體設有一第三橫向部，該第三橫向部兩側分別垂直延伸設有一第五縱向部和一第六縱向部，該第三橫向部、第五縱向部和第六縱向部結合于該第三中柱上，該第六結合面結合于該第十一結合面上，該芯蓋體同時結合于該第四芯片上。

其中，該第五縱向部和第六縱向部突出設于該第三中柱外。

再另一實施態(tài)樣中，本實用新型提供一種多繞組電感結構，其包含：一第一芯片，設有一第一結合面和一第二結合面；一第二芯片，設有一第三結合面和一第四結合面，該第二芯片的該第三結合面上設有一第一凹槽，該第一凹槽延伸設于該第二芯片所具有兩側的第一表面和第二表面上；一第一導體，設有一第一橫向部，該第一橫向部兩側分別垂直延伸設有一第一縱向部和一第二縱向部，該第一橫向部結合于該第一凹槽之間，且該第一縱向部和第二縱向部結合于該第一表面和第二表面上，該第二結合面結合于該第三結合面上；一第一芯片組件，該第一芯片組件設有一第三芯片和一第二導體，該第三芯片設有一第五結合面和一第六結合面，該第三芯片的該第五結合面上設有一第二凹槽，該第二凹槽延伸設于該第三芯片所具有兩側的第三表面和第四表面上，且該第二導體設有一第二橫向部，該第二橫向部兩側分別垂直延伸設有一第三縱向部和一第四縱向部，該第二橫向部結合于該第二凹槽之間，且該第三縱向部和第四縱向部結合于該第三表面和第四表面上，該第四結合面結合于該第五結合面上。

其中，該第一縱向部和第二縱向部突出設于該第二芯片外，且該第三縱向部和第四縱向部突出設于該第三芯片外，且進一步包含一第二芯片組件，該第二芯片組件設有一第四芯片和一第三導體，該第四芯片設有一第九結合面和一第十結合面，該第四芯片的該第九結合面上設有一第三凹槽，該第三凹槽延伸設于該第四芯片所具有兩側的第五表面和第六表面上，且該第三導體設有一第三橫向部，該第三橫向部兩側分別垂直延伸設有一第五縱向部和一第六縱向部，該第三橫向部結合于該第三凹槽之間，且該第五縱向部和第六縱向部結合于該第五表面和第六表面上，該第六結合面結合于該第九結合面上。

其中，該第五縱向部和第六縱向部突出設于該第四芯片外。

因此本實用新型憑借讓該第一導體和該第二導體搭配該第一芯片、第二芯片和該第三芯片所形成的多繞組電感，于各別工作時能不相互影響而不會形成多電感之間的互感效應，不會使其中一個以上未工作的電感器產(chǎn)生感應電壓，讓多電感于運作時能各自獨立而不會產(chǎn)生互感效應的能量耗損，以及憑借單方向的串列組設多繞組電感，以便利于電路板上的電路設計和電路布局(layout)，并且本實用新型可產(chǎn)生提升多繞組電感于電路板上施工安裝的便利性的效果。

附圖說明

圖1是現(xiàn)有的無互感的多繞組電感構造的立體組合示意圖。

圖2是本實用新型第一較佳實施例的多繞組電感結構的立體分解結構示意圖。

圖3是本實用新型第一較佳實施例的圖2的立體組合結構示意圖。

圖4是本實用新型第一較佳實施例的圖3的封閉磁力線使用狀態(tài)示意圖。

圖5是本實用新型第一較佳實施例的多繞組電感結構其組設第二芯片組件的立體分解結構示意圖。

圖6是本實用新型第一較佳實施例的多繞組電感結構裝設于電路板上的示意圖。

圖6A是本實用新型第一較佳實施例的多繞組電感結構進一步采用踩高蹺設計的立體結構示意圖。

圖7是本實用新型第二較佳實施例的多繞組電感結構的立體分解結構示意圖。

圖8是本實用新型第二較佳實施例的圖7的立體組合結構示意圖。

圖9是本實用新型第二較佳實施例的圖8的封閉磁力線使用狀態(tài)示意圖。

圖10是本實用新型第二較佳實施例的多繞組電感結構其組設第二芯片組件的立體分解結構示意圖，并且包含芯蓋體。

圖10A是本實用新型第二較佳實施例的多繞組電感結構進一步采用踩高蹺設計的立體結構示意圖。

圖11是本實用新型第三較佳實施例的多繞組電感結構的立體分解結構示意圖。

圖12是本實用新型第三較佳實施例的圖11的立體組合結構示意圖。

圖13是本實用新型第三較佳實施例的圖12的封閉磁力線使用狀態(tài)示意圖。

圖14是本實用新型第三較佳實施例的多繞組電感結構其組設第二芯片組件的立體分解結構示意圖。

附圖標記說明：〔現(xiàn)有技術〕11-外片；12-第一導體；13-內(nèi)片；14-第二導體；15-中間片；100-第一間隙；200-第二間隙；300-電接點腳位；400-電接點腳位；〔本實用新型〕2-第一芯片；21-第一結合面；22-第二結合面；3-第二芯片；31-第三結合面；32-第四結合面；33-第一凹槽；34-第一中柱；35-第一容置部；36-第二容置部；4-第一導體；41-第一橫向部；42-第一縱向部；43-第二縱向部；44-第一接腳；45-第二接腳；46-第七接腳；47-第八接腳；5-第一芯片組件；50-第二芯片組件；6-第三芯片；60-第四芯片；601-第九結合面；602-第十結合面；603-第三凹槽；604-第三中柱；605-第五容置部；606-第六容置部；61-第五結合面；62-第六結合面；63-第二凹槽；64-第二中柱；65-第三容置部；66-第四容置部；7-第二導體；70-第三導體；701-第三橫向部；702-第五縱向部；703-第六縱向部；704-第五接腳；705-第六接腳；706-第十一接腳；707-第十二接腳；71-第二橫向部；72-第三縱向部；73-第四縱向部；74-第三接腳；75-第四接腳；76-第九接腳；77-第十接腳；500-電路板；600-磁路間隙；700-磁路間隙；80-第一芯片；801-第一結合面；802-第二結合面；81-第二芯片；811-第三結合面；812-第四結合面；813-第一中柱；814-第七結合面；82-第一導體；821-第一橫向部；822-第一縱向部；823-第二縱向部；83-第一芯片組件；830-第二芯片組件；84-第三芯片；840-第四芯片；841-第五結合面；842-第六結合面；843-第二中柱；844-第八結合面；845-第九結合面；846-第十結合面；847-第三中柱；848-第十一結合面；85-第二導體；850-第三導體；851-第二橫向部；852-第三縱向部；853-第四縱向部；854-第三橫向部；855-第五縱向部；856-第六縱向部；86-芯蓋體；101-磁路間隙；102-磁路間隙；90-第一芯片；901-第一結合面；902-第二結合面；91-第二芯片；911-第三結合面；912-第四結合面；913-第一凹槽；914-第一表面；915-第二表面；92-第一導體；921-第一橫向部；922-第一縱向部；923-第二縱向部；93-第一芯片組件；94-第三芯片；941-第五結合面；942-第六結合面；943-第二凹槽；944-第三表面；945-第四表面；95-第二導體；951-第二橫向部；952-第三縱向部；953-第四縱向部；103-磁路間隙；104-磁路間隙；96-第二芯片組件；97-第四芯片；971-第九結合面；972-第十結合面；973-第三凹槽；974-第五表面；975-第六表面；98-第三導體；981-第三橫向部；982-第五縱向部；983-第六縱向部。

具體實施方式

為了使貴審查委員能清楚了解本實用新型的內(nèi)容，系以下列實施例搭配圖式及符號加以說明，敬請參閱的。

請參閱圖2和圖3所示，本實用新型提供一種多繞組電感結構，其包含：一第一芯片2、一第二芯片3、一第一導體4和一第一芯片組件5。

該第一芯片2設有一第一結合面21和一第二結合面22。該第二芯片3設有一第三結合面31和一第四結合面32，該第二芯片3的該第三結合面31上設有一第一凹槽33，該第一凹槽33內(nèi)延伸設有一第一中柱34，該第三結合面31上與該第一凹槽33的相同兩側分別延伸設有一第一容置部35和一第二容置部36，該第二芯片3形成如同E字型，但不以此為限制。該第一導體4設有一第一橫向部41，該第一橫向部41兩側分別垂直延伸設有一第一縱向部42和一第二縱向部43，該第一縱向部42垂直延伸設有一第一接腳44，該第二縱向部43垂直延伸設有一第二接腳45，該第一橫向部41、第一縱向部42和第二縱向部43結合于該第一中柱34上且容置于該第一凹槽33之間，且該第一接腳44容置于該第一容置部35，該第二接腳45容置于該第二容置部36，該第二結合面22結合于該第三結合面31上。又該第一橫向部41、第一縱向部42和第二縱向部43形成如同U字形，但不以此為限制。

該第一芯片組件5設有一第三芯片6和一第二導體7，該第三芯片6設有一第五結合面61和一第六結合面62，該第三芯片6的該第五結合面61上設有一第二凹槽63，該第二凹槽63內(nèi)延伸設有一第二中柱64，該第五結合面61上與該第二凹槽63的相同兩側分別延伸設有一第三容置部65和一第四容置部66，該第三芯片6也形成如同E字形，但不以此為限制。該第二導體7設有一第二橫向部71，該第二橫向部71兩側分別垂直延伸設有一第三縱向部72和一第四縱向部73，該第三縱向部72垂直延伸設有一第三接腳74，該第四縱向部73垂直延伸設有一第四接腳75，該第二橫向部71、第三縱向部72和第四縱向部73結合于該第二中柱64上且容置于該第二凹槽63之間，且該第三接腳74容置于該第三容置部65，該第四接腳75容置于該第四容置部66，該第四結合面32結合于該第五結合面61上。又該第二橫向部71、第三縱向部72和第四縱向部73也形成如同U字形，但不以此為限制。于本實施例中，該第一芯片2、第一導體4、第二芯片3、第二導體7和第三芯片6之間的結合方式系以接著劑接著，該接著劑可為熱固型接著劑、熱塑型接著劑、硅膠接著劑等，且不以此為限制。

因此，請繼續(xù)參閱圖4所示，其中該第一芯片2與第二芯片3之間，以及該第二芯片3與第三芯片6之間分別會形成磁通封閉回路，且分別形成磁路間隙(gap)600、700，因此依電磁感應原理，使得其中一繞組(第一芯片2、第一導體4和第二芯片3)電感未工作(OFF)以及另一繞組(第二芯片3、第二導體7和第三芯片6)電感工作(ON)時，不會產(chǎn)生互感效應，該互感效應的值LM趨近于零(百分比)，意指其中一電感工作時不會將能量感應傳導至另一電感，另一電感不會產(chǎn)生感應電壓，讓多電感于各自獨立工作時不會產(chǎn)生互感效應的能量耗損，俾可使本實用新型能達到避免產(chǎn)生互感效應而使多電感器于同時工作或各別工作時均能維持正常感值及運作的功效，實為本實用新型的特點。

此外，請再參閱圖5和圖6所示，其中除了該第一芯片2、第二芯片3、第一導體4和該第一芯片組件5的第三芯片6和第二導體7所組成的多繞組電感(原則上為雙電感，但不以此為限制)以外，更能于該第一芯片組件5上串列組設至少一第二芯片組件50，使得形成兩個以上電感器的多繞組電感。該第二芯片組件50設有一第四芯片60和一第三導體70，該第四芯片60設有一第九結合面601和一第十結合面602，該第四芯片60的該第九結合面601上設有一第三凹槽603，該第三凹槽603內(nèi)延伸設有一第三中柱604，該第九結合面601上與該第三凹槽603的相同兩側分別延伸設有一第五容置部605和一第六容置部606，且該第三導體70設有一第三橫向部701，該第三橫向部701兩側分別垂直延伸設有一第五縱向部702和一第六縱向部703，該第五縱向部702垂直延伸設有一第五接腳704，該第六縱向部703垂直延伸設有一第六接腳705，該第三橫向部701、第五縱向部702和第六縱向部703結合于該第三中柱604上且容置于該第三凹槽603之間，且該第五接腳704容置于該第五容置部605，該第六接腳705容置于該第六容置部606，該第六結合面62結合于該第九結合面601上。

于本實施例中，由于該第二芯片3及其第一導體4和該第一芯片組件5及其第二芯片組件50均為朝同一方向延伸設置，使得多個電感器之間的間距均為相同，而有別于現(xiàn)有技術中朝兩相反方向延伸設置，且本實用新型相較于現(xiàn)有技術而可減少一個磁路間隙(gap)的設立，產(chǎn)生縮小體積的效果。故，當應用于電路板500上的電路設計和電路布局(layout)時，即可不需在電路設計上作過多的變更，可降低設計者設計電路的時間，以便利于電路板500上的電路設計和電路布局(layout)，按照同一固定方向(如圖6中所示的箭頭方向)作電路布局設計即可。并且無論設置多少個電感器的多繞組電感，其多個電感器于同時工作或各別工作時均能維持正常感值及運作的功效，而不會產(chǎn)生互感效應。此外，憑借進一步串列設置一個(以上)的與第一芯片組件5、第二芯片3及其第一導體4相同結構的第二芯片組件50，當?shù)诙酒M件50串列設置數(shù)量越多時，除了本身增加電感器的數(shù)量其實用性提升，更能凸顯本實用新型的單方向串列設置的優(yōu)點，以利于電路設計和電路布局應用。

以及，本實用新型多繞組電感于制程組裝上，例如憑借表面粘著SMD而回焊貼設于電路板500上，由于本實用新型的多繞組電感的多個電感器之間的電接點腳位變異不大，并且朝向同一方向設立，致使能達成提升SMD組裝的精確度，可避免制具、夾具或機械手臂作復雜的移動控制，而有別于現(xiàn)有技術的缺失，使得本實用新型可產(chǎn)生提升多繞組電感于電路板500上施工安裝的便利性的效果。

綜上所述，請繼續(xù)參閱圖5和圖6所示，因此本實用新型憑借讓該第一導體4和該第二導體7搭配該第一芯片2、第二芯片3和該第三芯片6所形成的多繞組電感，或是進一步設置有一個(以上)的該第二芯片組件50，本實用新型于各別工作時能不相互影響而不會形成多電感之間的互感效應，不會使其中一個以上未工作的電感器產(chǎn)生感應電壓，讓多電感于運作時能各自獨立而不會產(chǎn)生互感效應的能量耗損，以及憑借單方向的串列組設多繞組電感，以便利于電路板500上的電路設計和電路布局(layout)，并且本實用新型可產(chǎn)生提升多繞組電感于電路板500上施工安裝的便利性的效果。

以及請再參閱圖6A所示，其中該第一接腳44垂直延伸設有一第七接腳46，該第二接腳45垂直延伸設有一第八接腳47，該第三接腳74垂直延伸設有一第九接腳76，且該第四接腳75垂直延伸設有一第十接腳77。并且，該第五接腳704垂直延伸設有一第十一接腳706，且該第六接腳705垂直延伸設有一第十二接腳707。因此本實用新型憑借該第七接腳46、第八接腳47、第九接腳76、第十接腳77、第十一接腳706和第十二接腳707的設置，可達到讓本實用新型多繞組電感結構設置安裝于電路板上時，提升其設立的高度，讓多繞組電感結構的下方產(chǎn)生可容納其它電子元件的空間出現(xiàn)，可便于電路設計和電路布局，可減少電路板電路布局的使用面積，實為本實用新型的特點。

另外，本實用新型第二較佳實施例中，請再參閱圖7和圖8所示，其包含：一第一芯片80、一第二芯片81、一第一導體82、一第一芯片組件83和一芯蓋體86。

該第一芯片80設有一第一結合面801和一第二結合面802。該第二芯片81設有一第三結合面811和一第四結合面812，該第二芯片81的該第三結合面811上設有一第一中柱813，該第一中柱813上設有一第七結合面814。該第一導體82設有一第一橫向部821，該第一橫向部821兩側分別垂直延伸設有一第一縱向部822和一第二縱向部823，該第一橫向部821、第一縱向部822和第二縱向部823結合于該第一中柱813上，該第二結合面802結合于該第七結合面814上。

以及該第一芯片組件83設有一第三芯片84和一第二導體85，該第三芯片84設有一第五結合面841和一第六結合面842，該第三芯片84的該第五結合面841上設有一第二中柱843，該第二中柱843上設有一第八結合面844，且該第二導體85設有一第二橫向部851，該第二橫向部851兩側分別垂直延伸設有一第三縱向部852和一第四縱向部853，該第二橫向部851、第三縱向部852和第四縱向部853結合于該第二中柱843上，該第四結合面812結合于該第八結合面844上。該芯蓋體86結合于該第一芯片80、第二芯片81和第三芯片84上。

因此，請繼續(xù)參閱圖9所示，如同第一較佳實施例，其中該第一芯片80與第二芯片81之間，以及該第二芯片81與第三芯片84之間分別會形成磁通封閉回路，且分別形成磁路間隙(gap)101、102，因此依電磁感應原理，同樣可使得其中一繞組(第一芯片80、第一導體82和第二芯片81)電感未工作(OFF)以及另一繞組(第二芯片81、第二導體85和第三芯片84)電感工作(ON)時，不會產(chǎn)生互感效應，該互感效應的值LM趨近于零(百分比)，意指其中一電感工作時不會將能量感應傳導至另一電感，另一電感不會產(chǎn)生感應電壓，讓多電感于各自獨立工作時不會產(chǎn)生互感效應的能量耗損，俾可使本實用新型能達到避免產(chǎn)生互感效應而使多電感器于同時工作或各別工作時均能維持正常感值及運作的功效，實為本實用新型的特點。

請再參閱圖10所示，如同第一較佳實施例，其中除了該第一芯片80、第二芯片81、第一導體82及該第一芯片組件83的第三芯片84和第二導體85所組成的多繞組電感(原則上為雙電感，但不以此為限制)以外，更能于該第一芯片組件83上串列組設一個(以上)的第二芯片組件830，使得形成兩個以上電感器的多繞組電感。該第二芯片組件830設有一第四芯片840和一第三導體850，該第四芯片840設有一第九結合面845和一第十結合面846，該第四芯片840的該第九結合面845上設有一第三中柱847，該第三中柱847上設有一第十一結合面848，且該第三導體850設有一第三橫向部854，該第三橫向部854兩側分別垂直延伸設有一第五縱向部855和一第六縱向部856，該第三橫向部854、第五縱向部855和第六縱向部856結合于該第三中柱847上，該第六結合面842結合于該第十一結合面848上，該芯蓋體86同時結合于該第四芯片840上。

于本實施例中，同樣由于該第二芯片81及其第一導體82、該第一芯片組件83和第二芯片組件830均為朝同一方向延伸設置，使得多個電感器之間的間距均為相同，相同的特征為有別于現(xiàn)有技術中朝兩相反方向延伸設置，且本實用新型相較于現(xiàn)有技術也可減少一個磁路間隙(gap)的設立，產(chǎn)生縮小體積的效果。故，當應用于電路板上時，具有與第一較佳實施例相同的功效產(chǎn)生，并于此不再贅述。

以及請再參閱圖10A所示，其中該第一縱向部822和第二縱向部823突出設于該第一中柱813外，且該第三縱向部852和第四縱向部853突出設于該第二中柱843外，該第五縱向部855和第六縱向部856突出設于該第三中柱847外。因此本實用新型憑借該第一縱向部822、第二縱向部823、第三縱向部852、第四縱向部853、第五縱向部855和第六縱向部856的設置，可達到讓本實用新型多繞組電感結構設置安裝于電路板上時，提升其設立的高度，并與第一較佳實施例同樣具有相同的效果，且于此不再贅述。

此外，本實用新型第三較佳實施例中，請繼續(xù)參閱圖11和圖12所示，其包含：一第一芯片90、一第二芯片91、一第一導體92和一第一芯片組件93。

該第一芯片90設有一第一結合面901和一第二結合面902。該第二芯片91設有一第三結合面911和一第四結合面912，該第二芯片91的該第三結合面911上設有一第一凹槽913，該第一凹槽913延伸設于該第二芯片91所具有兩側的第一表面914和第二表面915上。該第一導體92設有一第一橫向部921，該第一橫向部921兩側分別垂直延伸設有一第一縱向部922和一第二縱向部923，該第一橫向部921結合于該第一凹槽913之間，且該第一縱向部922和第二縱向部923結合于該第一表面914和第二表面915上，該第二結合面902結合于該第三結合面911上。

以及該第一芯片組件93設有一第三芯片94和一第二導體95，該第三芯片94設有一第五結合面941和一第六結合面942，該第三芯片94的該第五結合面941上設有一第二凹槽943，該第二凹槽943延伸設于該第三芯片94所具有兩側的第三表面944和第四表面945上，且該第二導體95設有一第二橫向部951，該第二橫向部951兩側分別垂直延伸設有一第三縱向部952和一第四縱向部953，該第二橫向部951結合于該第二凹槽943之間，且該第三縱向部952和第四縱向部953結合于該第三表面944和第四表面945上，該第四結合面912結合于該第五結合面941上。

因此，請繼續(xù)參閱圖13所示，如同第一較佳實施例和第二較佳實施例，其中該第一芯片90與第二芯片91之間，以及該第二芯片91與第三芯片94之間分別會形成磁通封閉回路，且分別形成磁路間隙(gap)103、104，因此依電磁感應原理，同樣可使得其中一繞組(第一芯片90、第一導體92和第二芯片91)電感未工作(OFF)以及另一繞組(第二芯片91、第二導體95和第三芯片94)電感工作(ON)時，不會產(chǎn)生互感效應，該互感效應的值LM趨近于零(百分比)，意指其中一電感工作時不會將能量感應傳導至另一電感，另一電感不會產(chǎn)生感應電壓，讓多電感于各自獨立工作時不會產(chǎn)生互感效應的能量耗損，俾可使本實用新型能達到避免產(chǎn)生互感效應而使多電感器于同時工作或各別工作時均能維持正常感值及運作的功效，實為本實用新型的特點。

請再參閱圖14所示，如同第一較佳實施例和第二較佳實施例，其中除了該第一芯片90、第二芯片91、第一導體92及該第一芯片組件93的第三芯片94和第二導體95所組成的多繞組電感(原則上為雙電感，但不以此為限制)以外，更能于該第一芯片組件93上串列組設一個(以上)的第二芯片組件96，使得形成兩個以上電感器的多繞組電感。該第二芯片組件96設有一第四芯片97和一第三導體98，該第四芯片97設有一第九結合面971和一第十結合面972，該第四芯片97的該第九結合面971上設有一第三凹槽973，該第三凹槽973延伸設于該第四芯片97所具有兩側的第五表面974和第六表面975上，且該第三導體98設有一第三橫向部981，該第三橫向部981兩側分別垂直延伸設有一第五縱向部982和一第六縱向部983，該第三橫向部981結合于該第三凹槽973之間，且該第五縱向部982和第六縱向部983結合于該第五表面974和第六表面975上，該第六結合面942結合于該第九結合面971上。

于本實施例中，同樣由于該第二芯片91及其第一導體92、該第一芯片組件93和第二芯片組件96均為朝同一方向延伸設置，使得多個電感器之間的間距均為相同，相同的特征為有別于現(xiàn)有技術中朝兩相反方向延伸設置，且本實用新型相較于現(xiàn)有技術也可減少一個磁路間隙(gap)的設立，產(chǎn)生縮小體積的效果。故，當應用于電路板上時，具有與第一較佳實施例和第二較佳實施例相同的功效產(chǎn)生，并于此不再贅述。

以及請再參閱圖14所示，其中該第一縱向部922和第二縱向部923突出設于該第二芯片91外，且該第三縱向部952和第四縱向部953突出設于該第三芯片94外，該第五縱向部982和第六縱向部983突出設于該第四芯片97外。因此本實用新型憑借該第一縱向部922、第二縱向部923、第三縱向部952、第四縱向部953、第五縱向部982和第六縱向部983的設置，可達到讓本實用新型多繞組電感結構設置安裝于電路板上時，提升其設立的高度，并與第一較佳實施例和第二較佳實施例同樣具有相同的效果，且于此不再贅述。

以上所論述者，僅為本實用新型較佳實施例而已，并非用以限定本實用新型實施的范圍；故在不脫離本實用新型的精神與范疇內(nèi)所作的等效形狀、構造或組合的變換，都應涵蓋于本實用新型的保護范圍內(nèi)。