本發(fā)明涉及存儲器技術(shù)領(lǐng)域，尤其涉及一種提高rram均一性的方法及rram器件。

背景技術(shù)：

隨著大規(guī)模集成電路技術(shù)的持續(xù)發(fā)展,來自量子隧穿和電容耦合效應(yīng)等問題的挑戰(zhàn)使得傳統(tǒng)flash存儲器技術(shù)難以滿足摩爾定律的發(fā)展，在后摩爾時(shí)代采用新型非揮發(fā)性存儲技術(shù)成為必然。許多新型非揮發(fā)性存儲器被相繼提出并得到廣泛研究。

阻變存儲器rram作為下一代非揮發(fā)存儲器候選者具有結(jié)構(gòu)簡單，可微縮性好，存儲密度高，與cmos工藝兼容等優(yōu)點(diǎn)。雖然目前阻變存儲器技術(shù)取得了迅速發(fā)展，但是還存在一些關(guān)鍵性的問題沒有解決，如：隨著器件尺寸不斷微縮、新材料的引入、新結(jié)構(gòu)的運(yùn)用、工藝漲落等因素，使得阻變器件的均一性降低，導(dǎo)致存儲器波動(dòng)性和可靠性問題越來越嚴(yán)重，運(yùn)行效率低。

故而，現(xiàn)有的阻變存儲器技術(shù)存在波動(dòng)性大、可靠性差等缺陷，是推向?qū)嶋H應(yīng)用的一大障礙。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述問題，提出了本發(fā)明以便提供一種克服上述問題或者至少部分地解決上述問題的一種提高rram均一性的方法及rram器件。

第一方面，本發(fā)明實(shí)施例中提供了一種提高rram均一性的方法，包括：

在襯底上刻蝕錐狀結(jié)構(gòu)；

在所述錐狀結(jié)構(gòu)表面淀積一層金屬薄膜，形成下電極；

在所述金屬下電極上沉積一層氧化物絕緣層，形成阻變層；

在所述氧化物絕緣層上沉積一層金屬薄膜，形成上電極；

在所述上電極與所述下電極上加偏壓。

結(jié)合第一方面，本發(fā)明在第一方面的第一種實(shí)現(xiàn)方式中，所述在襯底上刻蝕錐狀結(jié)構(gòu)為采用高k氧化物作掩蔽層，用等離子體刻蝕襯底生成錐狀結(jié)構(gòu)。

結(jié)合第一方面，本發(fā)明在第一方面的第二種實(shí)現(xiàn)方式中，所述形成上電極和所述形成下電極分別為采用磁控濺射或離子束濺射或電子束蒸發(fā)方法淀積一層金屬薄膜。

結(jié)合第一方面，本發(fā)明在第一方面的第三種實(shí)現(xiàn)方式中，所述在所述金屬下電極上沉積一層氧化物絕緣層為采用原子層沉積(ald)或磁控濺射或離子束濺射方法在所述金屬下電極上沉積一層氧化物絕緣層。

結(jié)合第一方面的第三種實(shí)現(xiàn)方式，本發(fā)明在第一方面的第四種實(shí)現(xiàn)方式中，所述原子層沉積溫度為100-400℃。

結(jié)合第一方面，本發(fā)明在第一方面的第五種實(shí)現(xiàn)方式中，所述加偏壓為恒定電壓掃描或斜坡電壓掃描或脈沖電壓掃描。

結(jié)合第一方面，本發(fā)明在第一方面的第六種實(shí)現(xiàn)方式中，所述加偏壓時(shí)，下電極始終接地。

本發(fā)明的第二方面，提供一種rram器件，包括：錐狀結(jié)構(gòu)襯底、覆蓋在所述錐狀結(jié)構(gòu)襯底上的作為下電極的金屬薄膜、覆蓋在所述下電極上的絕緣層、及覆蓋在所述絕緣層上的作為上電極的金屬薄膜。

結(jié)合第二方面，本發(fā)明在第二方面的第一種實(shí)現(xiàn)方式中，所述錐狀結(jié)構(gòu)其底部直徑為2um，頂部直徑為13-30nm。

結(jié)合第二方面，本發(fā)明在第二方面的第二種實(shí)現(xiàn)方式中，所述上電極和所述下電極的金屬薄膜的厚度分別為10-50nm。

結(jié)合第二方面，本發(fā)明在第二方面的第三種實(shí)現(xiàn)方式中，所述絕緣層的厚度為5-50nm。

結(jié)合第二方面，本發(fā)明在第二方面的第四種實(shí)現(xiàn)方式中，所述襯底包括si、氧化物、氮化物。

結(jié)合第二方面，本發(fā)明在第二方面的第五種實(shí)現(xiàn)方式中，所述上電極和所述下電極分別包括單質(zhì)金屬、金屬氮化物。

結(jié)合第二方面，本發(fā)明在第二方面的第六種實(shí)現(xiàn)方式中，所述絕緣層材料包括二元過渡金屬氧化物、復(fù)雜氧化物。

本申請實(shí)施例中提供的技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：

本發(fā)明公開了一種提高rram均一性的方法及rram器件，rram器件由于采用如下方法：首先，在襯底上刻蝕錐狀結(jié)構(gòu)；其次，在所述錐狀結(jié)構(gòu)表面淀積一層金屬薄膜，形成下電極；在所述金屬下電極上沉積一層氧化物絕緣層，形成阻變層；在所述氧化物絕緣層上沉積一層金屬薄膜，形成上電極；最后，在所述上電極與所述下電極上加偏壓，對形成的器件進(jìn)行電學(xué)測試操作，則在器件中會有導(dǎo)電細(xì)絲的形成。在施加操作電壓時(shí)，由于錐狀結(jié)構(gòu)的尖端放電，使的錐狀處的電場較其他位置增強(qiáng)并且集中，則阻變存儲器rram中的導(dǎo)電細(xì)絲更趨向于在電場強(qiáng)的地方生成與斷裂，從而有效地提高了阻變存儲器的均一性。故而本發(fā)明既可以降低存儲器的波動(dòng)性、增強(qiáng)可靠性，又能與傳統(tǒng)的cmos工藝兼容，達(dá)到了提高存儲器運(yùn)行效率的目的。

上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉本發(fā)明的具體實(shí)施方式。

附圖說明

通過閱讀下文優(yōu)選實(shí)施方式的詳細(xì)描述，各種其他的優(yōu)點(diǎn)和益處對于本領(lǐng)域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實(shí)施方式的目的，而并不認(rèn)為是對本發(fā)明的限制。而且在整個(gè)附圖中，用相同的參考符號表示相同的部件。在附圖中：

圖1為提高rram均一性的方法的實(shí)施過程圖；

圖2為錐狀結(jié)構(gòu)rram器件的示意圖；

圖3為錐狀結(jié)構(gòu)器件電場局部增強(qiáng)示意圖；

圖4為加偏壓掃描時(shí)器件內(nèi)導(dǎo)電細(xì)絲的變化示意圖；

圖5為制備錐狀結(jié)構(gòu)器件工藝流程示意圖。

具體實(shí)施方式

下面將參照附圖更詳細(xì)地描述本公開的示例性實(shí)施例。雖然附圖中顯示了本公開的示例性實(shí)施例，然而應(yīng)當(dāng)理解，可以以各種形式實(shí)現(xiàn)本公開而不應(yīng)被這里闡述的實(shí)施例所限制。相反，提供這些實(shí)施例是為了能夠更透徹地理解本公開，并且能夠?qū)⒈竟_的范圍完整的傳達(dá)給本領(lǐng)域的技術(shù)人員。

本發(fā)明實(shí)施例提供了一種提高rram均一性的方法及rram器件，目的是為了既可以降低存儲器的波動(dòng)性、增強(qiáng)可靠性，又能與傳統(tǒng)的cmos工藝兼容，提高存儲器的運(yùn)行效率。

下面請參看圖1，本發(fā)明公開了一種提高rram均一性的方法，包括：

步驟11，在襯底上刻蝕錐狀結(jié)構(gòu)；

所述絕緣襯底可以是平整、潔凈的絕緣襯底si，sio2、si3n4、al2o3；所述刻蝕的方法可為等離子體刻蝕；所述的錐狀結(jié)構(gòu)底部直徑可為2um，頂部直徑可為13-30nm。

步驟12，在所述錐狀結(jié)構(gòu)表面淀積一層金屬薄膜，形成下電極；

所述淀積的方法為磁控濺射或離子束濺射或電子束蒸發(fā)；所述的金屬薄膜厚度為10-50nm；所述的金屬種類包括單質(zhì)金屬如pt、ti、cu、au，所述的金屬氮化物如tin。

步驟13，在所述金屬下電極上沉積一層氧化物絕緣層，形成阻變層；

所述沉積的方法為原子層沉積法(ald)或磁控濺射或離子束濺射；所述的氧化層絕緣物的厚度一般為5-50nm；所述的原子層沉積溫度為100-400℃；所述的氧化物可以是二元過渡金屬氧化物和復(fù)雜氧化物；所述的二元過渡金屬氧化物種類包括taox,hfo2、tio2、nio、zro2，所述的復(fù)雜氧化物包括srtio3

步驟14，在所述氧化物絕緣層上沉積一層金屬薄膜，形成上電極；

所述淀積的方法為磁控濺射或離子束濺射或電子束蒸發(fā)；所述的金屬薄膜厚度為10-50nm；所述的金屬種類包括單質(zhì)金屬如cu，ag，ni，以及金屬氮化物如tin。

步驟15，在所述上電極與所述下電極上加偏壓。對形成的器件進(jìn)行電學(xué)測試操作，則在器件中會有導(dǎo)電細(xì)絲的形成。如圖4所示，為加偏壓掃描時(shí)器件內(nèi)導(dǎo)電細(xì)絲的變化示意圖。

作為一種可選的實(shí)施例，所述在襯底上刻蝕錐狀結(jié)構(gòu)為采用高k氧化物作掩蔽層，用等離子體刻蝕襯底生成錐狀結(jié)構(gòu)。

作為一種可選的實(shí)施例，所述形成上電極和所述形成下電極分別為采用磁控濺射或離子束濺射或電子束蒸發(fā)方法淀積一層金屬薄膜。

作為一種可選的實(shí)施例，所述在所述金屬下電極上沉積一層氧化物絕緣層為采用原子層沉積(ald)或磁控濺射或離子束濺射方法在所述金屬下電極上沉積一層氧化物絕緣層。

作為一種可選的實(shí)施例，所述原子層沉積溫度為100-400℃。

作為一種可選的實(shí)施例，所述加偏壓為恒定電壓掃描或斜坡電壓掃描或脈沖電壓掃描。所述的恒定電壓掃描(cvs)是電壓恒定的掃描方式；所述的斜坡電壓掃描(rvs)是電壓隨時(shí)間等間隔增長變化的掃描方式；所述的脈沖掃描是給定特定的脈寬(時(shí)間)和電壓(脈高)的掃描方式。

作為一種可選的實(shí)施例，所述加偏壓時(shí)，下電極始終接地。

以上是本發(fā)明對提高rram均一性的方法的實(shí)施過程，在下面的實(shí)施例中，公開了一種rram器件。

參看圖2，本發(fā)明公開了一種rram器件，包括：錐狀結(jié)構(gòu)襯底、覆蓋在所述錐狀結(jié)構(gòu)襯底上的作為下電極的金屬薄膜、覆蓋在所述下電極上的絕緣層、及覆蓋在所述絕緣層上的作為上電極的金屬薄膜。

如圖3所示為錐狀結(jié)構(gòu)器件電場局部增強(qiáng)示意圖，在施加操作電壓時(shí)，由于錐狀結(jié)構(gòu)的尖端放電，使的錐狀處的電場較其他位置增強(qiáng)并且集中，則阻變存儲器rram中的導(dǎo)電細(xì)絲更趨向于在電場強(qiáng)的地方生成與斷裂，從而有效地提高了阻變存儲器的均一性。

作為一種可選的實(shí)施例，所述錐狀結(jié)構(gòu)其底部直徑為2um，頂部直徑為13-30nm。

作為一種可選的實(shí)施例，所述上電極的金屬薄膜的厚度為10-50nm，所述下電極的金屬薄膜的厚度為10-50nm。

作為一種可選的實(shí)施例，所述絕緣層的厚度為5-50nm。

作為一種可選的實(shí)施例，所述襯底包括si、氧化物、氮化物。如si，sio2、si3n4、al2o3。

作為一種可選的實(shí)施例，所述上電極包括單質(zhì)金屬如pt、ti、cu、au，所述的金屬氮化物如tin；所述下電極包括單質(zhì)金屬如pt、ti、cu、au，所述的金屬氮化物如tin。

作為一種可選的實(shí)施例，所述絕緣層材料包括二元過渡金屬氧化物、復(fù)雜氧化物。所述的二元過渡金屬氧化物包括taox,hfo2、tio2、nio、zro2，所述的復(fù)雜氧化物包括srtio3。如圖5所示，為制備錐狀結(jié)構(gòu)器件工藝流程示意圖。

本申請實(shí)施例中提供的技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：

本發(fā)明公開了一種提高rram均一性的方法及rram器件，首先，在襯底上刻蝕錐狀結(jié)構(gòu)；其次，在所述錐狀結(jié)構(gòu)表面淀積一層金屬薄膜，形成下電極；在所述金屬下電極上沉積一層氧化物絕緣層，形成阻變層；在所述氧化物絕緣層上沉積一層金屬薄膜，形成上電極；最后，在所述上電極與所述下電極上加偏壓，對形成的器件進(jìn)行電學(xué)測試操作，則在器件中會有導(dǎo)電細(xì)絲的形成。在施加操作電壓時(shí)，由于錐狀結(jié)構(gòu)的尖端放電，使的錐狀處的電場較其他位置增強(qiáng)并且集中，則阻變存儲器rram中的導(dǎo)電細(xì)絲更趨向于在電場強(qiáng)的地方生成與斷裂，從而有效地提高了阻變存儲器的均一性。故而本發(fā)明既可以降低存儲器的波動(dòng)性、增強(qiáng)可靠性，又能與傳統(tǒng)的cmos工藝兼容，達(dá)到了提高存儲器運(yùn)行效率的目的。

應(yīng)該注意的是上述實(shí)施例對本發(fā)明進(jìn)行說明而不是對本發(fā)明進(jìn)行限制，并且本領(lǐng)域技術(shù)人員在不脫離所附權(quán)利要求的范圍的情況下可設(shè)計(jì)出替換實(shí)施例。例如，在本申請的權(quán)利要求書中，所要求保護(hù)的實(shí)施例的任意之一都可以以任意的組合方式來使用。