本發(fā)明涉及但不限于電子技術(shù)，尤指一種pin單元器件及其制備方法和指紋識(shí)別傳感器及其制備方法。

背景技術(shù)：

pin光電探測(cè)器件是光學(xué)指紋識(shí)別以及x-ray平板探測(cè)器的核心電子元器件，其光電特性直接制約著整個(gè)系統(tǒng)的性能。而其制備方法又制約了產(chǎn)品生產(chǎn)效率的高低。

在pin單元器件的制備過(guò)程中，n型重?fù)诫s層即n+層采用非晶硅(a-si)形成，由于a-si帶隙較窄，對(duì)可見(jiàn)光不能完全透明，不能讓更多的可見(jiàn)光到達(dá)層，從而降低了pin器件的光響應(yīng)特性。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種pin單元器件及其制備方法和指紋識(shí)別傳感器及其制備方法，能夠提高pin器件的光響應(yīng)特性。

為了達(dá)到本發(fā)明目的，本發(fā)明提供了一種pin單元器件，包括：下部電極、p型重?fù)诫s和本征層pi層、氧化物半導(dǎo)體層、上部電極，以及保護(hù)層；其中，

氧化物半導(dǎo)體層為n型重?fù)诫s層n+層。

可選地，所述氧化物半導(dǎo)體為銦鎵鋅氧化物igzo，所述igzo為厚度為400埃的重?fù)诫sn層；

所述igzo的電阻率小于或等于10000。

可選地，所述igzo與所述上部電極同時(shí)沉積同時(shí)刻蝕。

本申請(qǐng)還提供了一種pin單元器件的制備方法，包括：

以濺射技術(shù)沉積出一層金屬薄膜作為門(mén)電極，經(jīng)過(guò)光刻濕法刻蝕后得到下部電極；

以等離子體化學(xué)氣象沉積pecvd技術(shù)沉積pi層；

以濺射技術(shù)沉積出氧化物半導(dǎo)體層；

以濺射沉積銦錫氧化物半導(dǎo)體透明導(dǎo)電膜ito作為上部電極；

以pecvd技術(shù)沉積出氮化硅作為保護(hù)層。

可選地，所述氧化物半導(dǎo)體層為銦鎵鋅氧化物igzo。

可選地，還包括：

將所述igzo在pecvd中進(jìn)行氫氣等離子清洗處理，使所述igzo形成為厚度為400埃的重?fù)诫sn層；

所述igzo的電阻率小于或等于10000。

可選地，所述igzo與所述上部電極同時(shí)沉積同時(shí)刻蝕。

本申請(qǐng)又提供了一種指紋識(shí)別傳感器，包括上述任一項(xiàng)所述的pin器件單元。

本申請(qǐng)?jiān)偬峁┝艘环N指紋識(shí)別傳感器的制備方法，包括：

以濺射技術(shù)連續(xù)沉積ito、金屬薄膜mo并經(jīng)過(guò)半色調(diào)掩膜工藝，濕法刻蝕得到所需圖形，其中，mo圖形作為igzo薄膜晶體管tft門(mén)gate圖形，ito圖形作為pin的下部電極；

以等離子體化學(xué)氣象沉積pecvd技術(shù)沉積出二氧化硅sio2作為tft的gi層，經(jīng)過(guò)光刻，干法刻蝕得到所需的圖形；

以濺射技術(shù)沉積igzo，經(jīng)過(guò)光刻，濕法刻蝕工藝得到所需圖形。一部分圖形作為tft有源active層，另一部分圖形作為pin的n+層；

以濺射技術(shù)沉積monb/cu/monb作為sd，經(jīng)過(guò)光刻，濕法刻蝕得到所需圖形；

以pecvd技術(shù)沉積sio2作為tft鈍化層pvx，經(jīng)過(guò)光刻，干法刻蝕得到所需圖形；

以pecvd技術(shù)沉積ip層；

以濺射技術(shù)沉積mo，經(jīng)過(guò)光刻，濕法刻蝕后，得到所需的圖形，一部分圖形作為tft遮光層，另一部分作為pin的上部電極。

可選地，所述沉積ip層之前還包括：對(duì)所述igzo進(jìn)行氫氣等離子處理，使所述igzo的電阻率小于或等于10000。

與現(xiàn)有技術(shù)相比，本發(fā)明pin單元器件，其特征在于，包括：下部電極、p型重?fù)诫s和本征層、氧化物半導(dǎo)體層、上部電極，以及保護(hù)層；其中，氧化物半導(dǎo)體層為n型重?fù)诫s層n+層。本發(fā)明的pin單元器件中，采用氧化物半導(dǎo)體代替a-si作為n+層，由于氧化物半導(dǎo)體如igzo帶隙較寬，對(duì)可見(jiàn)光完全透明，因此，能讓更多的可見(jiàn)光到達(dá)層，從而提高了pin器件的光響應(yīng)特性。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書(shū)中闡述，并且，部分地從說(shuō)明書(shū)中變得顯而易見(jiàn)，或者通過(guò)實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過(guò)在說(shuō)明書(shū)、權(quán)利要求書(shū)以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1為本申請(qǐng)pin單元器件實(shí)施例的結(jié)構(gòu)示意圖；

圖2為本申請(qǐng)pin器件單元出現(xiàn)整流作用的波形示意圖；

圖3為本申請(qǐng)pin器件單元的信噪比測(cè)試示意；

圖4為本申請(qǐng)pin器件單元應(yīng)用在指紋識(shí)別傳感器的實(shí)施例的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。

圖1為本申請(qǐng)pin單元器件實(shí)施例的結(jié)構(gòu)示意圖，如圖1所示，本發(fā)明pin器件包括：下部電極、p型重?fù)诫s和本征層即pi層、氧化物半導(dǎo)體層、上部電極，以及保護(hù)層。其中，

氧化物半導(dǎo)體可以為：如銦鎵鋅氧化物(igzo，indiumgalliumzincoxide)等。

本發(fā)明的pin單元器件中，采用氧化物半導(dǎo)體代替a-si作為n型重?fù)诫s層即n+層，由于氧化物半導(dǎo)體如igzo帶隙較寬，對(duì)可見(jiàn)光完全透明，因此，能讓更多的可見(jiàn)光到達(dá)層，從而提高了pin器件的光響應(yīng)特性。

可選地，igzo為厚度為400埃(a)的重?fù)诫sn層。

可選地，可以通過(guò)將igzo在等離子體化學(xué)氣象沉積(pecvd)中進(jìn)行氫氣(h2)等離子(plasma)清洗處理，使得igzo的電阻率達(dá)到10000左右，較佳地，igzo的電阻率小于或等于10000。這樣對(duì)提高pin器件的光響應(yīng)特性提供了更好的保障。

可選地，上部電極可以使用銦錫氧化物半導(dǎo)體透明導(dǎo)電膜(ito)來(lái)生成。

可選地，igzo層與上部電極的沉積方法都可以采用濺射(sputer)技術(shù)來(lái)沉積，因此，在沉積完igzo層后可以馬上沉積ito層(本文中稱為同時(shí)沉積)，而不需要更換設(shè)備，而且，igzo和ito可以同時(shí)刻蝕，這樣有效縮短了干刻時(shí)間，降低了干刻成本，進(jìn)而提高了生產(chǎn)效率。

相應(yīng)地，本發(fā)明pin單元器件的制備方法可以包括：

以sputter技術(shù)沉積出一層金屬薄膜如mo(厚度為如2200a)作為門(mén)(gate)電極，經(jīng)過(guò)光刻(photo)濕法刻蝕(wetetch)后得到下部電極；

以pecvd技術(shù)沉積p型重?fù)诫s和本征層即pi層，其中，p層可以是重?fù)诫s的a-si，ph3比例為1％，p層的厚度可以為500a，本征非晶硅a-si層即i層的厚度可以為9000a；

以sputer技術(shù)沉積出氧化物半導(dǎo)體層如igzo，可以是厚度為400a重?fù)诫s的n層，也就是說(shuō)，在本發(fā)明的pin單元器件制備過(guò)程中，以sputer技術(shù)沉積出氧化物半導(dǎo)體層如igzo作為n+層；進(jìn)一步地，可以通過(guò)將igzo在pecvd中進(jìn)行h2，plasma清洗處理，使得薄膜的電阻率達(dá)到10000左右，較佳地，電阻率小于或等于10000，提高了pin單元器件的光響應(yīng)特性；

以sputter沉積ito作為上部電極，經(jīng)過(guò)photo濕法刻蝕技術(shù)后得到所需花樣，采用干刻(dryetch)技術(shù)刻蝕pin成所需形狀；

以pecvd技術(shù)沉積出氮化硅(sinx)作為保護(hù)層，厚度可以是1500a，經(jīng)過(guò)photo和刻蝕得出所需的花樣。

可選地，igzo層與上部電極的沉積方法都可以采用濺射(sputer)技術(shù)來(lái)沉積，因此，在沉積完igzo層后可以馬上沉積ito層，而不需要更換設(shè)備，而且，igzo和ito可以同時(shí)刻蝕，這樣有效縮短了干刻時(shí)間，降低了干刻成本，進(jìn)而提高了生產(chǎn)效率。

圖2為本發(fā)明pin器件單元出現(xiàn)整流作用的波形示意圖，如圖2所示，在正向偏壓條件下，已經(jīng)形成了明顯的整流作用，也就是說(shuō)已形成了pn結(jié)。

圖3為本申請(qǐng)pin器件單元的信噪比測(cè)試示意，如圖3所示，在-5vpn結(jié)反偏的狀態(tài)下，假設(shè)光照強(qiáng)度為700尼特(nit)時(shí)，測(cè)試得到的信噪比為10⁴數(shù)量級(jí)，這要比采用a-si形成的pin結(jié)構(gòu)高出一個(gè)數(shù)量級(jí)左右。圖3中，系列1為暗態(tài)下電流，系列2為光態(tài)下電流，電流測(cè)試器件的面積為20×20微米，如圖3所示，光態(tài)下電流會(huì)更大一些。如圖3所示，采用本發(fā)明的pin器件單元，即使是在(0-5)v的正偏條件下，也能保證信噪比在10⁴數(shù)量級(jí)。也就是說(shuō)，本發(fā)明提供的pin器件單元，完全可以應(yīng)用在顯示屏中的指紋識(shí)別技術(shù)中。

本發(fā)明還提供一種指紋識(shí)別傳感器，包括上述任一項(xiàng)的pin器件單元。

圖4為本申請(qǐng)pin器件單元應(yīng)用在指紋識(shí)別傳感器的實(shí)施例的制備方法形成的結(jié)構(gòu)示意圖，如圖4所示，本發(fā)明指紋識(shí)別傳感器的制備方法可以包括：

以sputter技術(shù)連續(xù)沉積ito、金屬薄膜如mo，經(jīng)過(guò)半色調(diào)掩膜(halftonemask)工藝，wetetch得到所需圖形；其中，mo圖形作為igzo薄膜晶體管(tft)gate圖形，而ito圖形作為pin的下部電極。其中，ito的厚度可以為400a，mo的厚度可以為2200a。

以pecvd技術(shù)沉積出二氧化硅(sio2)作為tft的gi層，經(jīng)過(guò)photo，dryetch得到所需的圖形；其中，gi層的厚度可以為4000a。

以sputter技術(shù)沉積氧化物半導(dǎo)體層如igzo，經(jīng)過(guò)photo、wetetch工藝得到所需圖形，其中，一部分圖形作為tft有源(tftactive)層，另一部分圖形作為pin的n+層；其中，igzo層的厚度可以為500a。

以sputter技術(shù)沉積三層金屬monb/cu/monb作為sd，經(jīng)過(guò)photo、wetetch得到所需圖形。

以pecvd技術(shù)沉積sio2作為tft鈍化層(pvx)，經(jīng)過(guò)photo、dryetch得到所需圖形；其中，tftpvx層的厚度可以為3000a。

以pecvd技術(shù)沉積ip層，沉積之前對(duì)igzo進(jìn)行h2、plasma處理，使igzo的電阻率達(dá)到10000以下；其中，p層的厚度可以為500a，i層的厚度可以為9000a。

以sputter技術(shù)沉積mo，經(jīng)過(guò)photo、wetetch后，得到所需的圖形，其中，一部分圖形作為tft遮光層，另一部分圖形作為pin的上部電極；其中，mo的厚度可以為2200a。

如圖4所示，本發(fā)明中的pin單元器件與氧化物薄膜晶體管(oxidetft)一同制備，這樣，相比于現(xiàn)有技術(shù)中的先制備oxidetft再制備pin器件單元的方法，大大提高了生產(chǎn)效率。

可選地，在沉積ip層之前還包括：

對(duì)igzo進(jìn)行h2plasma處理。使igzo的電阻率達(dá)到10000以下，提高了pin單元器件的光響應(yīng)特性。

本發(fā)明實(shí)施例還提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于執(zhí)行上述任一項(xiàng)的pin單元器件的制備方法，和/或指紋識(shí)別傳感器的制備方法。

本發(fā)明還提供一種用于實(shí)現(xiàn)pin單元器件的制備方法的裝置，至少包括存儲(chǔ)器和處理器，其中，

存儲(chǔ)器中存儲(chǔ)有以下可執(zhí)行指令：在pin單元器件制備過(guò)程中，以sputer技術(shù)沉積出氧化物半導(dǎo)體層如igzo作為n+層。

顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計(jì)算裝置來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來(lái)實(shí)現(xiàn)，從而，可以將它們存儲(chǔ)在存儲(chǔ)裝置中由計(jì)算裝置來(lái)執(zhí)行，并且在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。

以上所述，僅為本發(fā)明的較佳實(shí)例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。