技術領域

本發(fā)明是有關于一種半導體封裝件及其制造方法，且特別是有關于一種晶圓級半導體封裝件(wafer level semiconductor package)及其制造方法。

背景技術：

半導體裝置日漸復雜，且半導體裝置被要求有更小尺寸及更快的處理速度。為了支持增加的功能，包括此些組件的半導體封裝件具有大量的接觸墊以作為對外電性連接之用，例如作為輸入或輸出之用。此些接觸墊將占據(jù)一半導體封裝件的大量的表面積。

在過去，晶圓級封裝可能受限于扇入型(fan-in)結構，其中，最終半導體裝置封裝件的電性觸點及其它組件被限制于由半導體裝置的周緣所定義的一面積。為了滿足接觸墊的增加，晶圓級封裝不再限制于扇入型結構，而是支持一扇出型(fan-out)結構。例如，在一扇出型結構，此些接觸墊可至少部分地位于由半導體裝置的周緣所定義的一面積之外。此些接觸墊位于一半導體封裝件的多面，例如是半導體封裝件的頂面及底面。

然而，形成及改善一半導體裝置的電性連接方式以增加大量的接觸墊可能導致更復雜的工藝。以下描述改善傳統(tǒng)技術以發(fā)展晶圓級封裝件及其制造方法。

技術實現(xiàn)要素：

根據(jù)本發(fā)明的第一方面，提出一種半導體封裝件。半導體封裝件包括半導體芯片、導通元件、封裝體以及上重布層。半導體芯片具有主動面。導通元件位于該半導體芯片周圍，且該導通元件具有第一表面及相對于該第一表面的第二表面。封裝體包覆部分的該半導體芯片及部分的該導通元件，該封裝體具有第三表面及相對該第三表面的第四表面，其中該導通元件突出于該第四表面。上重布層形成于該第一表面及該第三表面，且電性連接該導通元件與該半導體芯片。

根據(jù)本發(fā)明的第二方面，提出一種形成方法。形成方法包括以下步驟。提供半導體芯片，該半導體芯片具有主動面及相對于該主動面的背面；形成導通元件鄰近于該半導體芯片；以封裝體包覆部分的該半導體芯片及部分的該導通元件，其中該導通元件突出于該封裝體；以及形成重布層于該封裝體上以電性連接該半導體芯片及該導通元件。

為了對本發(fā)明的上述及其它方面有更佳的了解，下文特舉至少一實施例，并配合附圖，作詳細說明如下：

附圖說明

圖1繪示依照本發(fā)明的堆棧半導體組件的剖視圖。

圖2繪示依照本發(fā)明一實施例的圖1的半導體封裝件中A-A面的剖視圖。

圖3繪示中介層的多種導通孔實施例的剖視圖。

圖4A至4B繪示依照本發(fā)明的一實施例的包括中介層的半導體封裝件的局部的剖視圖。

圖5繪示依照本發(fā)明的一實施例的中介層的一底面的示意圖。

圖6繪示依照本發(fā)明一實施例的包括鄰近半導體裝置的背面的數(shù)個導通孔的半導體裝置的剖視圖。

圖7繪示依照本發(fā)明的實施例的半導體封裝件的上視剖面圖。

圖8A至圖8G繪示依照本發(fā)明一實施例的形成半導體封裝件的一方法。

主要組件符號說明：

100：堆棧封裝組件

102、402、602、702：半導體裝置

104：主動面

116、172、472、872：下表面

106、118、173：上表面

108：側面

111：芯片接合墊

114、714：封裝體

130、132、133：介電層

136、137、138、139、146、171：開孔

150、152：圖案化導電層

151、153：重布層

170、470、770、870：中介層

174、174A、174B、608、774、874、874A、874B：導通孔

175：封裝接合墊

176：上接觸墊

190、193、193A、193B：導電凸塊

192、194：半導體封裝件

202：芯片

275、275A、275B、275C、275D：內導電機制

282：外介電層

440、610：導電機制

500：電阻

502：電感

504：電感

606：背面

800：中介層晶圓

810、820、830：封膠結構

814：黏貼層

832：實質上共面

890：虛線

具體實施方式

請參照圖1，其繪示依照本發(fā)明的堆棧半導體組件100的剖視圖。堆棧半導體組件100包括一半導體封裝件192及一半導體封裝件194，半導體封裝件194位于半導體封裝件192之上。半導體封裝件194通過數(shù)個導電凸塊(conductive bump)193電性連接于半導體封裝件192。半導體封裝件194也可以半導體封裝件的任一型式，例如是晶圓級封裝件、一BGA封裝件及一基板級封裝件(substrate-level package)。半導體封裝件194可包括一或更多半導體封裝件與/或一或更多被動電性組件(passive electrical component)的組合。半導體封裝件192包括一半導體裝置102，半導體裝置102包括一下表面104、一上表面106及側面108，下表面104于本實施例中一主動面，例如是具有多個接合墊(bond pad)的主動面。側面108鄰近半導體裝置102的一周緣(periphery)且延伸于下表面104與上表面106之間。在本實施例中，表面104、106及108中至少一者實質上平面(planar)，側面108具有相對于下表面104或上表面106實質上垂直的方位，然而表面104、106及108亦可變化成其它實施方面。在一實施例中，上表面106半導體裝置102的一背面，而下表面104半導體裝置102的一主動面。下表面104包括數(shù)個芯片接合墊111，其提供半導體裝置102與半導體封裝件192的導電結構電性輸入及輸出之用，導電結構例如是一圖案化導電層150(于后續(xù)說明)。本實施例中，半導體裝置102整合電路(integrated circuit)，然而，一般而言，半導體裝置102亦可為任何主動裝置(active device)、任何被動裝置(passive device)或其組合，主動裝置例如是一光學或其它種類的感知器、一微機電系統(tǒng)(MEMS)。半導體裝置102可以是主動芯片。即使半導體裝置繪示如半導體封裝件192，然而其它實施方面中的半導體封裝件192可包括超過一個半導體裝置。

如圖1所示，半導體封裝件192亦可包括一封裝體114，其鄰近半導體裝置102設置。本實施例中，封裝體114覆蓋或包覆部分的半導體裝置102及一個或更多之中介層170(于后續(xù)說明)的一部分，中介層170例如是數(shù)個中介層組件170。封裝體114可提供機械穩(wěn)定性(mechanical stability)及抵抗氧化、濕度及其它環(huán)境條件的保護。本實施例中，封裝體114實質上覆蓋上表面106及半導體裝置102的側面108，且半導體裝置102的下表面104實質上曝露出來或未被封裝體114覆蓋。封裝體114包括一下表面116及一上表面118。本實施例中，下表面116與上表面118中每一者實質上平面，然而下表面116與上表面118亦可變化為其它實施方面。

在一實施例中，封裝體114可由一封裝材料(molding material)形成。該封裝材料可包括酚醛基樹脂(Novolac-based resin)、環(huán)氧基樹脂(epoxy-based resin)、硅基樹脂(silicone-based resin)或其它適當?shù)陌矂?。該封裝材料亦可包括適當?shù)奶畛鋭?filler)，例如是粉狀的二氧化硅。該封裝材料可以是預浸漬材料(pre-impregnated(prepreg)material)，例如是預浸漬介電材料。

半導體封裝件192更包括一個或更多中介層170。中介層170可鄰近半導體裝置102的一周緣177(例如是側周緣，如圖2所示)。中介層170可以是接觸式中介層(contiguous interposer)，其環(huán)繞半導體芯片(如圖7所示)的周緣177延伸或如圖2所示的非接觸式分離之中介層組件。每個中介層170包含一基板材料，例如是玻璃、硅(silicon)、金屬、金屬合金、聚合物(polymer)或另一適當結構材料所形成。半導體封裝件192之中介層170可由相同材質或不同材質所形成。在一實施例中，每個中介層170可定義一個或更多開孔171，其從中介層170的下表面172伸至中介層170的上表面173。一導通孔174形成于每個開孔171。

如第1及2圖所示，中介層170可包括數(shù)個導通孔174。在一實施例中，導通孔174A形成于每個開孔171且可從下表面172及上表面173露出。在另一實施例中，導通孔174B可突出超過下表面172及上表面173。導通孔的其它實施例繪示于圖3。導通孔174可直接地連接于圖案化導電層150。導通孔174可包括一內導電機制(inner conductive interconnect)275。內導電機制275一電性組件，其可由金屬材料形成，傳統(tǒng)上以電鍍、電性貼附(conductive paste)或其它本技術領域熟知此技藝者所知道的方法完成。視中介層170的介電層282的基板材料而定，導通孔174可包括介電材料的一外介電層282，其形成于內導電機制275與基板271(如第2及3圖所示)之間。外介電層282可以是環(huán)狀介電質的形式。

在一實施例中，導通孔174的直徑可以介于10微米(μm)與50μm之間，例如是從約10μm至約20μm之間及從約20μm至約50μm之間。對于直徑介于約10μm至約20μm的導通孔174，導通孔174B的結構可被使用。對于直徑介于約20μm至約50μm的導通孔174，導通孔174A的結構可被使用。

封裝件192可包括一或更多重布層(RDL)151，每個RDL包括圖案化導電層150及一介電層(或保護層)130。圖案化導電層可由銅、銅合金或其它金屬形成。重布層151可鄰近(例如是設于、接近于或連接于)半導體裝置102的主動面104及封裝體114的下表面116設置。重布層151可僅包括圖案化導電層150或可以是多層(multi-layered)結構。例如，除了介電層130及圖案化導電層150外，重布層151可包括一介電層130，使圖案化導電層150設于介電層130與131之間。然于其它實施例中，可使用更多或更少的介電層。介電層130與131中每一者可由介電材料所形成，該介電材料聚合體或非聚合體。例如，介電層130與131中至少一者可由聚亞酰胺(polyimide)、聚苯惡唑(polybenzoxazole，PBO)、苯環(huán)丁烯(benzocyclobutene)或其組合所形成。介電層130與131可由相同或不同介電材質所形成。于一實施例中，介電層130與131中至少一者可由介電材料所形成，該介電材料光成像性(photoimageable)或感旋光性(photoactive)。當圖案化使用微影工藝(photolithography)。

圖案化導電層150可經(jīng)由介電層130的開孔136延伸至電性連接于導通孔174，且經(jīng)由介電層130的開孔146電性連接于接合墊111。用以電性連接堆棧封裝組件100的外部的封裝接合墊175可由部分的圖案化導電層150所形成，部分的圖案化導電層150從介電層130的開孔137露出。

在一實施例中，半導體封裝件192可提供一二維扇出型結構，其圖案化導電層150實質上側向地延伸至半導體裝置102的一周緣177(如圖2所示)之外。例如，圖1繪示電性觸點(electrical contact)，其包括導電凸塊190，至少部分地半導體裝置102的側周緣(lateral periphery)177(如圖2所示)之外。導電凸塊190可從封裝件192的一下周緣195露出。此允許半導體封裝件192通過重布層151及導電凸塊190電性連接至半導體封裝件192的外部的裝置。導電凸塊190可通過圖案化導電層150電性連接于半導體裝置102且鄰近封裝接觸墊175設置。導電凸塊190通過圖案化導電層150可電性連接于中介層170。

中介層層170包含導通孔174，經(jīng)由提供從半導體裝置102到包括導電凸塊193的電性觸點之間的電性路徑，導通孔174容易地從二維扇出結構延伸至三維扇出及/或扇入結構。導電凸塊193可從封裝件192的上周緣196延伸。此允許半導體封裝件192通過重布層153及導電凸塊193電性連接至半導體封裝件192的外部的裝置。導電凸塊193可電性連接至上接觸墊176。上接觸墊176由圖案化導電層152的一部分所構成，重布層153包括圖案化導電層152且鄰近封裝體114的上表面設置。圖案化導電層152可設于介電層(或保護層)132與介電層133之間。圖案化導電層152可經(jīng)過介電層132的開孔139延伸至電性連接于導通孔174。上接觸墊176由圖案化導電層152中從介電層133的開孔138曝露出的部分所構成。重布層153可具有與前面描述的重布層152相似的結構特征。

在一實施例中，重布層153可不包括介電層132，使圖案化導電層152及介電層133可鄰近封裝體114的上表面118設置。本實施例中，圖案化導電層152亦可鄰近中介層170，如此，在此實施例中，中介層170應由非導電材料制成，例如是玻璃。有利地，只要圖案化導電層152鄰近中介層170的非導電部分，中介層170可包括第一部分及第二部分，第一部份由例如是硅(silicon)的材質所形成，而第二部分由例如是玻璃或其它介電材料的非導電材料所形成。

在一實施例中，經(jīng)由通過圖案化導電層152、導通孔174及圖案化導電層150電性連接導電凸塊193A與半導體裝置102，可制出三維扇出結構。有利地或此外，一三維扇入結構過導電凸塊193B經(jīng)由圖案化導電層152、導通孔174及圖案化導電層150電性連接于半導體裝置102而建立。此些三維扇入及/或扇出。相較于二維扇出結構，三維扇出及/或扇入結構大幅地增加對封裝體114的上表面的上以及封裝體114的下表面116之下的電性觸點在配置及分隔上的靈活性。如此可降低對半導體裝置102的接觸墊在配置與分隔上的依賴性。依照具有一扇出結構，導電凸塊193A側向地設于半導體裝置102的周緣之外的至少一部分，依照一扇入結構，導電凸塊193A側向地至少設于半導體封裝件102的周緣。一般來講導電凸塊190及193亦可設于周緣以內、周緣以外側或周緣的內外，使封裝件100可具有一扇出結構、一扇入結構或一扇出結構與一扇入結構的組合。本實施例中，導電凸塊190及193可以是錫凸塊(solder bump)，例如是回焊后的焊球(solder ball)。

圖案化導電層150、導通孔174及圖案化導電層152可由例如是金屬合金、具有金屬或散布的金屬合金的基體(matrix)或適當?shù)膶щ姴牧?。例如，圖案化導電層150、導通孔174與圖案化導電層152中至少一者可由鋁、銅、鈦或其組合所形成。圖案化導電層150、導通孔174與圖案化導電層152可由相同或不同的導電材質形成。

圖2繪示圖1半導體封裝件192的A-A面的剖視圖。根據(jù)本發(fā)明一實施例，剖視圖繪示分離之中介層組件170，其設于半導體芯片102及封裝體114的四側的每者。分離之中介層組件170可從封裝體114的一側周緣115往內設置。封裝體114可環(huán)繞每個中介層170的一側周緣178延伸，以使每個中介層170的一側周緣178埋入封裝體114。此外，內導電機制275及外介電層282鄰近同一實施例的內導電機制275設置。外介電層282可環(huán)狀介電質的形式。內導電機制275可由類似于形成部分的導通孔174的導電材料所形成，如描述圖1時所述。外介電層282可由類似于形成介電層130及131的材料所形成，如描述圖1時所述。剖視圖亦顯示芯片102的上表面106。在此實施例中，不使用的導通孔174可保留不電性連接。

分離之中介層組件170可以切割自中介晶圓(interposer wafer)，依據(jù)任一半導體封裝件(如圖8B所示)所需的貫孔連接(through via connection)的數(shù)量及位置，使中介層組件170具有多種尺寸及外形。此提供了從同一中介晶圓中取得具有不同貫孔連接的數(shù)量及位置的多種封裝件的制造彈性。此外，中介層組件170可形成對應每種封裝類型的尺寸，使得未使用的貫孔連接減少或消除。因為沒有需求，例如，形成每一封裝類型的一客制化基板去降低未使用的基板面積，故此方法可降低制造成本及復雜度。

此外，因為分離之中介層組件170相對封裝體114可以是小的，因此分離之中介層組件170對封裝件192的熱膨脹系數(shù)(CTE)小的或不影響。反而，封裝體114的熱膨脹系數(shù)可調整與半導體裝置102的熱膨脹系數(shù)較佳配合，以增加可靠度。例如，用以形成封裝體114的封膠的填入物(filler content)可被調整至使封裝體114的熱膨脹系數(shù)更接近半導體裝置102的熱膨脹系數(shù)。

圖3繪示中介層組件170內的多種導通孔實施例的剖視圖。在一實施例中，中介層組件170定義開孔171且包括導通孔174A，導通孔174A至少部分地設于開孔171內，其中導通孔174A包括內導電機制275A。導通孔174A可以是硅穿孔(through silicon via,TSV)。導通孔174A包括內導電機制275A及外介電層282，導電機制275A從中介層組件170的上表面173及下表面172露出，外介電層282環(huán)繞內導電機制275A。外介電層282可鄰近開孔171的一側面381設置。在此實施例中，外介電層282及內導電機制275A可實質上填滿開孔171。

在另一實施例中，導通孔174B包括一內導電機制275B，其突出超過中介層170的上表面173及下表面172。在此實施例中，外介電層282亦可突出超過上表面173及下表面172。一導通層(conductive layer)383可鄰近內導電機制275B及外介電層282的突出部分設置。

在其它實施例中，一導通孔174C包括一內導電機制275C及外介電層282，內導電機制275C環(huán)狀電鍍層。內導電機制275C可定義一開孔384。此外，內導電機制275C可被一內介電層(未繪示)填滿。

在其它實施例中，一導通孔174D包括一內導電機制275D。內導電機制275D直接地鄰近中介層組件170的基板271設置。在此實施例中，中介層組件170由非導電材料制成，非導電材料例如是玻璃。內導電機制275D可定義相似于開孔384的一開孔(未繪示)。

在其它實施例中，導通孔174A、174B、174C及174D相似于導通孔174且執(zhí)行相似的從頂部封裝件194至底部封裝件192及至導電凸塊190以分配封裝件100的外部的I/O至其它裝置(如圖1所示)的繞線I/O功能。

中介層170的實施例提供鄰近于半導體封裝件的上表面的重布層(例如是圖1的重布層153)與鄰近于半導體封裝件的下表面的重布層(例如是圖1的重布層151)之間的電性連接性的優(yōu)點，可導致導通孔直徑的降低。例如，導通孔174可具有一介于約10微米(μm)與50μm之間的直徑，例如是從約10μm至約20μm之間、從約20μm至約30μm之間，或從約30μm至約50μm之間。此直徑小于傳統(tǒng)的硅穿孔的直徑(大于75μm)，其可以激光鉆孔穿過封膠而形成。因為導通孔174的直徑降低，對應的擷取焊墊(capture pad)，例如是圖1的圖案化導電層150及152的一部分可降低尺寸及間距。如此導致較高密度的重布繞線(redistribution routing traces)的空間，例如是芯片102與中介層170之間的空間，且于執(zhí)行繞線(routing)時不用增加額外的重布層。相較于以激光穿過封膠而鉆出尺寸較大的導通孔，每個導通孔174的較小直徑可允許較高的連接密度。此外，由于較小直徑，導通孔280可更快地被導電及/或非導電材質填滿，以避免例如是處理器的問題(processor solution)、聚合物泄漏及誘捕(entrapment)等不受歡迎的問題。

圖4A至4B繪示依照本發(fā)明的一實施例的包括中介層470的半導體封裝件400的局部的剖視圖。半導體封裝件400及中介層470相似于圖1的半導體封裝件192及中介層170，除了中介層470包括一導電機制440之外。如圖4A所示，在半導體封裝件400A的一實施例中，導電機制440可設置于且沿中介層470A的下表面472A實質上側向地延伸。在此實施例中，一介電層441設于導電機制440與中介層470A的基板271之間。如圖4A所示，在半導體封裝件400A的一實施例中，導電機制440可設于且沿中介層470B的一下表面472B實質上側向地延伸。在此實施例中，導電機制440鄰近于中介層470B的基板271，如此中介層470B應由非導電材料制成，例如是玻璃。有利地，只要導電機制440鄰近中介層470B的非導電部分，中介層470B可包括一第一部分及一第二部分，第一部份由例如是硅(silicon)的材質所形成，而第二部分由例如是玻璃或其它介電材料的非導電材料所形成。

導電機制440的一優(yōu)點導電機制440可做為重布繞線的額外走線層，其可降低半導體封裝件400的重布層的數(shù)量。半導體封裝件400的重布層的數(shù)量的降低，可降低制造復雜性及制造成本。此外，由于導電機制440可被重布層埋入，因此不會占用半導體封裝件402的一外表面的空間。

在圖4A及4B的實施例中，一半導體裝置(例如是圖1的半導體裝置102)通過圖案化導電層150電性連接于上重布層153，圖案化導電層150包括一下重布層151、導電機制440及中介層組件470的導通孔174。下重布層151可覆蓋導電機制440。另外，一保護層(未繪示)可設于導電機制440與下重布層151之間。在一實施例中，導電機制440可電性連接半導體裝置102至一被動電性組件(如圖5所示)。

如圖4B所示，在一實施例中，介電層132(如圖1所示)可省略上重布層153，使圖案化導電層152鄰近中介層470B的基板271設置。在本實施例中，中介層470B由非導電材料制成，非導電材料例如是玻璃。

圖5繪示。圖5繪示依照本發(fā)明的一實施例的中介層470的底面的示意圖。中介層470包括數(shù)個導通孔174(例如是導通孔174A及174E)及數(shù)個導電機制440。導電機制440可形成一繞線層。在一實施例中，繞線層在中介層470的下表面。導電機制440可連接導通孔174D至導通孔174E。在一實施例中，盡管導通孔174B可提供電性連接于圖案化導電層，例如是圖案化導電層150，導通孔174D可通過一半導體封裝件提供電性連接，該半導體封裝件例如是圖4A及4B的半導體封裝件400。在經(jīng)由繞線橫跨中介層470至中介層470的一表面的過程中，重布層繞線，導通孔440可允許橫跨導體上方。

在一實施例中，導電機制440可電性連接于導通孔174至一或多個本技術領域中習知技藝的一已知的被動電性組件，例如是電阻500、電感502及電容504。此些被動電性組件設于中介層470的下表面472，如同導電機制440。

圖6繪示依照本發(fā)明一實施例的包括鄰近半導體裝置602的背面606露出的數(shù)個導通孔608的半導體裝置602的剖視圖。半導體裝置602大部分相似于圖1的半導體裝置102，除了導通孔608之外。導通孔608相似于導通孔174。導通孔608的一優(yōu)點導通孔608形成于半導體裝置602。如此可降低或消除分離之中介層的需求，其可節(jié)省半導體封裝件的空間，例如是節(jié)省圖1的半導體封裝件192的空間。在一實施例中，導通孔608可電性連接于半導體裝置602與重布層，例如是圖1的重布層153。導通孔608可電性連接一芯片接合墊611至半導體裝置602的外部的電路，例如重布層153的導電層152(如圖1所示)。此外，導通孔608可電性連接半導體裝置602內的電路610至導體裝置602外的電路，例如是重布層153的導電層152。

圖7繪示依照本發(fā)明的實施例的半導體封裝件700的上視剖面圖。該剖視圖繪示中介層770環(huán)繞封裝體714，封裝體714包覆半導體裝置102。該剖視圖繪示中介層770的導通孔774。半導體封裝件700大部分相似于如描述圖1時所述的半導體封裝件192，除了中介層770的外形。在本實施例中，中介層770接觸中介層，其環(huán)繞半導體芯片102的側周緣177延伸。特別地，導通孔774及封裝體714相似于如圖1所示的導通孔174及封裝體114。

中介層770定義一開孔772，開孔772實質上被封裝體714填滿。封裝體714可減低或吸收(decouple)中介層770對半導體封裝件700作用的應力。在此實施例，未使用的導通孔774可維持未電性連接。

圖8A至圖8G繪示依照本發(fā)明一實施例的形成一半導體封裝件的一制造方法。為不使說明清楚，以下以圖1的封裝件192描述制造過程。然而，制造方法亦可應用于與封裝件192不同的半導體封裝件。此外，制造方法可應用于連接數(shù)個半導體封裝件的一數(shù)組，可應用例如是切割(singulation)以形成多個分離的半導體封裝件。

圖8A繪示一中介層晶圓(或中介層面板(interposer panel))800。中介層晶圓800可由玻璃、硅、金屬、金屬合金、聚合物或另一適當?shù)慕Y構材料所形成。中介層晶圓800包括導通孔804，其相似于圖1至3的導通孔174及導通孔280。在一實施例中，導通孔804可整個延伸經(jīng)過中介層晶圓800，且可突出超過一中介層870。中介層870可以是一分離、非接觸之中介層組件。有利地，導通孔804可曝露于中介層晶圓800的下表面806，但僅部分地延伸經(jīng)過中介層晶圓800。中介層晶圓800的外形可以是圓形、矩形、正方形或任何本技術領域熟知此技藝者以可行制造方法所決定的外形。

接著，圖8B繪示中介層870。中介層870可例如經(jīng)由包含本技術領域熟知此技藝者所知曉的切割方法，例如是鋸切割(saw singulation)，與中介層晶圓800隔離。分離中介層870與中介層晶圓800的一優(yōu)點，可使用一標準尺寸之中介層晶圓或面板800?？梢罁?jù)任何已知半導體封裝件對導通孔的數(shù)量及位置的需求，切割中介層晶圓800成為多種尺寸及外形的數(shù)個中介層。導通孔804可整個延伸經(jīng)過中介層870，且可突出超過中介層870。有利地，如圖8A所述之中介層晶圓800及導通孔804可僅部分地延伸經(jīng)過中介層870。

然后，圖8C繪示封膠結構810。在一實施例中，芯片102及一或多個中介層870，該些中介層870鄰近載板812設置。有利地，使用商業(yè)上可利用的拿取(pick)及放置(place)及/或芯片設置設備，芯片102及中介層870放置或定位于在載板上。芯片102及中介層870可經(jīng)由黏貼層814設置于載板812。在一實施例中，中介層870包括一導通孔874A，其從中介層870的下表面872露出。在另一實施例中，中介層870包括一導通孔874B，其突出超過下表面872至黏貼層814。然后，芯片102及中介層870被封膠材料(molding material)包覆以形成封膠結構810。封裝材料可環(huán)繞中介層870的一側周緣878。封膠結構810由相似于形成圖1的封裝114的材料所形成。封膠結構810可經(jīng)由使用數(shù)種封裝方法中任一種形成，例如是轉注成型(transfer molding)、注射成型(injection molding)?；驂嚎s成型(compression molding)。為了使封膠結構810在后續(xù)的切割步驟中在定位上更適當，可通過多種方法，例如是激光標記形成定位標記(fiducial mark)于封膠結構810。

接著，圖8D繪示封膠結構820。封膠結構820以下步驟形成：首先，從圖8C的載板820上移除封膠結構810；然后，鄰近芯片102的主動面104、封裝體817的下表面816及每個中介層870的下表面872形成一重布層包括重布層151(如圖1所示)?？山?jīng)由數(shù)種技術形成一介電材料，該些技術例如是印刷(printing)、旋涂(spinning)或噴涂(spraying)，然后圖案化形成一介電層130(如圖1所示)。圖案化后，形成具有數(shù)個開孔的介電層130，該些開孔包括對齊主動面104及形成至少部分地曝露半導體封裝件102的芯片接合墊111的尺寸的開孔。在一實施例中，介電層更更包括數(shù)個開孔，其對齊且形成至少部分地曝露導通孔874A的尺寸。在另一實施例中，介電層包括數(shù)個開孔，導通孔874B延伸通過該開孔。形成介電層130而對介電材料的圖案化可應用數(shù)種方法的任一種完成，例如微影工藝(photolithography)、化學蝕刻(chemical etching)、激光鉆孔(laser drilling)或機械鉆孔(mechanical drilling)。且形成的開口可具有數(shù)種外形的任一種，例如是柱形或非柱形，柱形例如是圓形柱(circular cylindrical shape)、橢圓形柱(elliptic cylindrical shape)、方形柱(square cylindrical shape)或矩形柱(rectangular cylindrical shape)，而非柱形例如是錐形(cone)、漏斗(funnel)或另一錐形。開口的側面邊界亦可考慮呈曲形(curved)或粗糙結構(roughly textured)。

接著使用數(shù)種技術的任一種涂布一電性導電材料于介電層130且到達被介電層130定義的該些開孔，該些技術例如是化學氣相沈積、無電鍍法(electroless plating)、電解電鍍(electrolytic plating)、印刷、旋涂、噴涂、濺鍍(sputtering)或真空沈積法(vacuum deposition)。接著，圖案化電性導電材料以形成包括圖案化導電層150(如圖1所示)的電性導電層。圖案化之后，圖案化導電層150、沿介電層130的特定方向側向地延伸的電性機制與曝露出介電層130的其它部分的數(shù)個電性機制之間的間距(gap)一起形成。包含于重布層151的圖案化導電層150可電性連接至芯片接合墊111及導通孔874。電性導電層150的圖案化可由數(shù)種方法的任一種完成，該些方法包括微影工藝(photolithography)、化學蝕刻(chemical etching)、激光鉆孔(laser drilling)或機械鉆孔(mechanical drilling)。

接著使用數(shù)種技術的任一種涂布介電材料于圖案化導電層150上，該些技術例如是印刷、旋涂或噴涂。然后，圖案化介電材料以形成包括介電層131(如圖1所示)的介電層。圖案化后，形成具有數(shù)個開孔的介電層130，該些開孔對齊電性導電層150且包括對齊以至少部分地曝露出電性導電層150且形成以容納錫焊凸塊(solder bump)的尺寸的開孔。介電層131的圖案化可應用數(shù)種方法的任一種完成，例如微影工藝、化學蝕刻、激光鉆孔或機械鉆孔。且形成的開口可具有數(shù)種外形的任一種，例如是柱形或非柱形，柱形例如是圓形柱、橢圓形柱、方形柱或矩形柱，而非柱形例如是錐形、漏斗或另一錐形。開口的側面邊界亦可考慮呈曲形或粗糙結構。

然后，圖8E繪示封膠結構830。在一實施例中，移除中介層870的一部分以形成中介層170及封膠結構的一部分。傳統(tǒng)上經(jīng)由背面磨削(backgrinding)、化學平面研磨(CMP)或其它產生一實質上共面832的技術。

在圖8E、8F的另一實施例中繪示一封裝結構840。除了執(zhí)行額外的背面磨削或其它移除技術以露出半導體芯片602的背面606而導致芯片602、封裝體114及中介層170之間的一實質上共面836外，封裝結構840相似于圖8E的封裝結構830。在一實施例中，若芯片對應于圖6的芯片602，足夠的封膠結構被移除以曝露芯片602的背面606及導電機制610(如圖6所示)。

然后，圖8G繪示圖2的半導體封裝件192。為了形成半導體封裝件192，鄰近封膠結構830(如圖8E所示)的上表面832形成重布層153。重布層153的形成相似于重布層151，且重布層153電性連接于導電機制174。在一實施例中，接著沿虛線890執(zhí)行切割，以分離該些半導體封裝件192。

綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權利要求書所界定者為準。