本發(fā)明實(shí)施例涉及用于集成電路圖案化的方法。

背景技術(shù)：

半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了指數(shù)式的增長(zhǎng)。IC材料和設(shè)計(jì)中的技術(shù)進(jìn)步已經(jīng)產(chǎn)生了幾代IC，其中每代都比前一代具有更小且更為復(fù)雜的電路。在IC的發(fā)展過(guò)程中，通常功能密度(即，每個(gè)芯片區(qū)域的互連器件的數(shù)量)增加而幾何尺寸(即，使用制造工藝可以產(chǎn)生的最小部件(或線))減小。通常，這種按比例縮小工藝提供的優(yōu)勢(shì)包括增加生產(chǎn)效率和降低相關(guān)成本。但是這種按比例縮小工藝還增加了處理和制造IC的復(fù)雜性，為了實(shí)現(xiàn)這些進(jìn)步，需要在IC處理和制造中的類似發(fā)展。

例如，光刻是經(jīng)常用于IC工業(yè)中的技術(shù)以用于將IC設(shè)計(jì)轉(zhuǎn)移至半導(dǎo)體襯底。通常的光刻工藝包括在襯底上形成硬掩模層，圖案化硬掩模層以形成硬掩模，以及使用硬掩模作為蝕刻掩模蝕刻襯底。圖案化硬掩模層通常包括在硬掩模層上方涂覆抗蝕劑(或者光刻膠)，將抗蝕劑暴露于諸如深紫外(DUV)線或遠(yuǎn)紫外(EUV)線的輻射中，以及顯影光刻膠和部分地剝離光刻膠以在硬掩模層上方保留圖案化的光刻膠。然后，將圖案化的光刻膠用于硬掩模層的隨后的蝕刻以形成硬掩模。隨著器件的持續(xù)小型化，經(jīng)常需要生產(chǎn)島型(island type)小硬掩模。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種圖案化襯底的方法，所述方法包括：在所述襯底上方形成硬掩模層；在所述硬掩模層上方形成第一材料層；在所述第一材料層中形成溝槽；利用離子束穿過(guò)所述溝槽處理所述硬掩模層，其中，對(duì)于蝕刻工藝而言所述硬掩模層的被處理的部分的蝕刻速率降低，同時(shí)對(duì)于所述蝕刻工藝而言所述硬掩模層的未被處理的部分的蝕刻速率保持大致不變；在處理所述硬掩模層之后，去除所述第一材料層；利用所述蝕刻工藝去除所述硬掩模層的所述未被處理的部分，從而在所述襯底上方形成硬掩模；以及利用所述硬掩模作為蝕刻掩模來(lái)蝕刻所述襯底。

根據(jù)本發(fā)明的另一個(gè)實(shí)施例，還提供了一種圖案化襯底的方法，所述方法包括：在所述襯底上方形成硬掩模層，其中，所述硬掩模層包括非晶硅；在所述硬掩模層上方形成第一材料層；在所述第一材料層中形成溝槽，所述溝槽暴露所述硬掩模層的第一部分；利用離子束處理所述第一部分，使得對(duì)于蝕刻劑而言所述第一部分的蝕刻速率降低，同時(shí)對(duì)于所述蝕刻劑而言所述硬掩模層的未被處理的部分的蝕刻速率保持大致不變，其中，所述離子束是B離子束和BF₂離子束中的一種；在處理所述第一部分之后，去除所述第一材料層；利用所述蝕刻劑去除所述硬掩模層的所述未被處理的部分，從而在所述襯底上方形成硬掩模；以及利用所述硬掩模作為蝕刻掩模來(lái)蝕刻所述襯底。

根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種圖案化襯底的方法，所述方法包括：在所述襯底上方形成硬掩模層，其中，所述硬掩模層包括非晶硅；在所述硬掩模層上方形成第一材料層；在所述第一材料層中形成溝槽，所述溝槽暴露所述硬掩模層的第一部分；利用離子束處理所述第一部分，使得對(duì)于蝕刻劑而言所述第一部分的蝕刻速率降低，同時(shí)對(duì)于所述蝕刻劑而言所述硬掩模層的未被處理的部分的蝕刻速率保持大致不變，其中，所述離子束是B離子束和BF₂離子束中的一種；以及其中，所述蝕刻劑包括氫氧化銨和四甲基氫氧化銨中的一種；在處理所述第一部分之后，去除所述第一材料層；利用所述蝕刻劑去除所述硬掩模層的所述未被處理的部分，從而在所述襯底上方形成硬掩模；利用所述硬掩模作為蝕刻掩模來(lái)蝕刻所述襯底。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1是用于實(shí)施本發(fā)明的一個(gè)或多個(gè)實(shí)施例的在襯底上形成目標(biāo)圖案或器件的方法的流程圖。

圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I和圖2J是根據(jù)實(shí)施例的根據(jù)圖1的方法形成目標(biāo)器件的截面圖。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對(duì)術(shù)語(yǔ)以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且在此使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。

本發(fā)明通常涉及使用光刻工藝形成用于集成電路(IC)的圖案或器件。尤其是，本發(fā)明涉及創(chuàng)建用于先進(jìn)的IC制造工藝的島型小硬掩模。

圖1示出了根據(jù)本發(fā)明的各個(gè)方面的用于形成目標(biāo)圖案或器件的方法100的流程圖?？梢栽诜椒?00之前、之中或之后提供額外的操作，并且對(duì)于方法的其他實(shí)施例，可替換、省略或者移動(dòng)所描述的一些操作。方法100僅僅是實(shí)例，并且除了權(quán)利要求中的明確表述之外，方法100不旨在限制本發(fā)明。以下結(jié)合圖2A至圖2J描述方法100，圖2A至圖2J示出了器件200在制造工藝中的各個(gè)階段的截面示意圖。器件200可以IC或者IC的一部分，IC可以包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和/或其它邏輯回路，諸如電阻器、電容器和電感器的無(wú)源元件，以及諸如P型場(chǎng)效應(yīng)晶體管(PFET)或n型FET(NFET)、金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極晶體管、高壓晶體管、高頻晶體管的有源組件，其他存儲(chǔ)單元以及它們的組合。器件200可以包括三維器件和多柵極器件，諸如雙柵極FET的、FinFET、三柵極FET、omegaFET以及全環(huán)柵器件，全環(huán)柵器件包括垂直的GAA器件和水平的GAA器件。

在操作102中，如圖2A所示，方法100(圖1)提供襯底202。參照?qǐng)D2A，在各個(gè)實(shí)施例中，襯底202包括一個(gè)或多個(gè)材料層。在實(shí)施例中，襯底202是半導(dǎo)體襯底(例如，晶圓)。在實(shí)施例中，襯底202包括晶體結(jié)構(gòu)的硅。在可選的實(shí)施例中，襯底202包括諸如鍺的其它元素半導(dǎo)體；諸如碳化硅、砷化鎵、砷化銦和磷化銦的化合物半導(dǎo)體；以及諸如碳化硅鍺、磷化鎵砷或磷化鎵銦的合金半導(dǎo)體。襯底202可以包括應(yīng)變或應(yīng)力的(以用于用于性能改進(jìn))絕緣體上硅(SOI)襯底，包括外延區(qū)，包括隔離區(qū)，包括摻雜區(qū)，包括一個(gè)或多個(gè)半導(dǎo)體器件或一個(gè)或多個(gè)半導(dǎo)體器件的部分，包括導(dǎo)電層和/或非導(dǎo)電層和/或包括其他合適的部件和層。例如，襯底202可以包括鰭式場(chǎng)效應(yīng)晶體管(FinFET)。

在操作104中，方法100(圖1)在襯底202上方形成硬掩模層204。參照?qǐng)D2B，在本實(shí)施例中，硬掩模層204使用非晶硅(a-Si)。在可選的實(shí)施例中，硬掩模層204可以使用二氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)、碳化硅(SiC)、其他合適的材料或它們的組合。進(jìn)一步地在本實(shí)施例中，硬掩模層204使用具有從約10埃到約范圍的厚度的非晶硅。硬掩模層204可以通過(guò)化學(xué)汽相沉積(CVD)、低壓化學(xué)汽相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)、物理汽相沉積(PVD)、原子層沉積(ALD)或其他合適的沉積方法來(lái)形成。例如，硬掩模層204可以通過(guò)CVD使用包括六氯乙硅烷(HCD或Si₂Cl₆)、二氯甲硅烷(DCS或SiH₂Cl₂)、雙叔丁基氨基硅烷(BTBAS或C₈H₂₂N₂Si)和乙硅烷(DS或Si₂H₆)的化學(xué)品來(lái)形成。

在操作106中，方法100(圖1)在硬掩模層204上方形成第一材料層206。參照?qǐng)D2C，第一材料層206使用不同于硬掩模層204的材料。在各個(gè)實(shí)施例中，第一材料層206和硬掩模層204具有高度蝕刻選擇性。第一材料層206可以包含硅、氫、氧和/或碳，諸如旋涂玻璃(SOG)。在實(shí)施例中，第一材料層206是三層光刻中的下層。第一材料層206可以使用CVD、PVD、旋涂或其他合適的工藝來(lái)形成。

在操作108中，方法100(圖1)在第一材料層上方形成光刻膠層210。參照?qǐng)D2D，在本實(shí)施例中，在形成光刻膠層210之前，方法100在第一材料層206上形成中間層208。中間層208可以是包括聚合物材料層或含硅材料層(諸如氧化硅、碳氧化硅和等離子體增強(qiáng)化學(xué)汽相沉積的氧化硅)的抗反射涂(ARC)層。在可選的實(shí)施例中，中間層208包含碳、氫和/或氧。中間層208可以通過(guò)CVD、PVD、ALD或其他合適的方法來(lái)形成。光刻膠層210形成于中間層208上。在可選的實(shí)施例中，在沒(méi)有中間層208的情況下，光刻膠層210可以直接形成在第一材料層206上方。在各個(gè)實(shí)施例中，光刻膠層210通過(guò)旋涂工藝及隨后的軟烘烤工藝來(lái)形成。

光刻膠層210可能是正性光刻膠或負(fù)性光刻膠。正性光刻膠通常不能溶解于光刻膠顯影液中，但是，可以通過(guò)將正性光刻膠暴露在諸如深紫外(DUV)線、遠(yuǎn)紫外(EUV)線、電子束(e-束)、X射線或其他合適的輻射的輻射來(lái)使正性光刻膠是可溶的。一個(gè)示例性正性光刻膠材料是包含由酸不穩(wěn)定基團(tuán)(ALG)保護(hù)的主鏈聚合物的化學(xué)放大光刻膠(CAR)。負(fù)性光刻膠通常具有相反的性能-通常溶于光刻膠顯影液中，通過(guò)將負(fù)性光刻膠暴露于諸如DUV線、EUV線、e-束、X射線或其他合適的輻射的輻射而將負(fù)性光刻膠中來(lái)使負(fù)性光刻膠是不可溶的。一個(gè)示例性負(fù)性光刻膠是當(dāng)受到輻射時(shí)形成分子內(nèi)和/或分子間交聯(lián)的聚合物，諸如乙基(α-羥基)丙烯酸酯(EHMA)和甲基丙烯酸(MAA)的聚合作用。

在操作110中，方法100(圖1)圖案化光刻膠層210從而形成光刻膠圖案210'。參照?qǐng)D2E，在本實(shí)施例中，光刻膠圖案210'包括溝槽212，也被稱為光刻膠溝槽212。在進(jìn)一步的實(shí)施例中，光刻膠溝槽212具有小的外形尺寸以用于在硬掩模層204中形成島型小硬掩模。

島型硬掩模(即與硬掩模部件的其余部分隔離的硬掩模部件)常用于IC制造。例如，當(dāng)形成用于SRAM單元的接觸層時(shí)，線端切割掩模(line-end cut mask)用于限定最終部件。線端切割掩模是島型掩模。然而，隨著半導(dǎo)體工藝持續(xù)向著更小的節(jié)點(diǎn)(諸如22nm、10nm或更小)發(fā)展，形成用于光刻的島型小硬掩模始終是一項(xiàng)挑戰(zhàn)。一個(gè)原因是小的光刻膠圖案遭受光刻膠剝落的問(wèn)題。如果圖案化光刻膠層210以形成島型小光刻膠圖案，像在傳統(tǒng)的光刻工藝中，島型小光刻膠圖案不能跟很好地附著于下層(例如，中間層208)以及在光刻工藝中能夠容易地脫落。這是所不期望的。一個(gè)抵抗光刻膠層剝落的方法是使用反向(reverse)圖案化方法。反向圖案化方法中，首先，圖案化光刻膠以具有小的光刻膠溝槽(諸如光刻膠溝槽212)。然后，通過(guò)蝕刻硬掩模層和在硬掩模層和光刻膠之間的任何中間層來(lái)將光刻膠溝槽轉(zhuǎn)印到硬掩模層(諸如硬掩模層204)以形成硬掩模溝槽。接下來(lái)，用介電材料過(guò)填充硬掩模溝槽以及實(shí)施化學(xué)機(jī)械平坦化(CMP)工藝以去除過(guò)量的介電材料。最后，通過(guò)可選的蝕刻工藝去除硬掩模層，留下介電材料作為島型小掩模。反向圖案化方法解決了光刻膠剝落的問(wèn)題。然而，它有自己的缺點(diǎn)。第一，由于使用了額外的介電材料以及相關(guān)的沉積、CMP和蝕刻工藝，引發(fā)額外的成本。第二，由于在襯底上方額外的工藝(例如，硬掩模層被兩次蝕刻)，可以在制造的器件中誘發(fā)更多的缺陷。如下所述，所提供的主題(subject matter)優(yōu)于傳統(tǒng)島型光刻膠圖案化方法和反向圖案化方法。

仍然參照?qǐng)D2E，在實(shí)施例中，操作110(圖1)使用光掩模(或掩?；驑?biāo)線)圖案化光刻膠層?？蛇x的，操作110可以使用諸如電子束直寫入(EBDW)的無(wú)掩模圖案化技術(shù)。在實(shí)施例中，圖案化光刻膠層210包括將光刻膠層210暴露于輻射、曝光后烘烤、在光刻膠顯影液中對(duì)光刻膠層210顯影和硬烘烤從而去除光刻膠層210曝光的部分(或在負(fù)性光刻膠的情況下未曝光的部分)以及在中間層208上留下光刻膠層210未曝光的部分作為光刻膠圖案210'。輻射可以是DUV線、EUV線、電子束、x-射線、離子束或其他合適的輻射。在使用光掩模圖案化光刻膠層201的實(shí)施例中，光掩?？梢允侵T如穿透掩模(transmissive mask)或反射掩模的不同類型，以及可以在諸如二元掩?；蛳辔灰蒲谀?PSM)的各種工藝中形成。在實(shí)施例中，二元掩模包括透明襯底(例如，石英玻璃)和涂覆在不透明區(qū)中的不透明材料(例如，鉻)。在另一個(gè)實(shí)施例中，PSM包括配置為具有合適的相位差以增強(qiáng)分辨率和成像質(zhì)量的各種部件。在各種實(shí)施例中，可以對(duì)光刻膠層210圖案化以包括任何數(shù)量的溝槽圖案，以及溝槽圖案可以具有任何形狀和尺寸。

在操作112中，方法100(圖1)將光刻膠溝槽212轉(zhuǎn)印至第一材料層206，從而形成圖案化的第一材料層206'。在本實(shí)施例中，操作112包括通過(guò)光刻膠溝槽212蝕刻中間層208和第一材料層206。蝕刻工藝可以包括干(等離子體)蝕刻、濕蝕刻和/或其他蝕刻方法。例如，干蝕刻工藝可以采用含氧氣體、含氟氣體(例如，CF₄、SF₆、CH₂F₂、CHF₃和/或C₂F₆)、含氯氣體(例如，Cl₂、CHCl₃、CCl₄和/或BCl₃)、含溴氣體(如,HBr和/或CHBR₃)、含碘氣體、其他合適的氣體和/或等離子體以及/或它們的組合。例如，濕蝕刻工藝可以使用稀釋的氫氟酸(DHF)、氫氧化鉀(KOH)溶液、氨的蝕刻劑或其他合適的濕蝕刻劑。一個(gè)或多個(gè)蝕刻工藝在第一材料層206中形成溝槽214。蝕刻第一材料層206之后，去除光刻膠圖案210'和中間層208。例如，可以通過(guò)使用光刻剝離液(photoresist stripper)、堿性水溶液、胺混合溶劑或有機(jī)溶劑的濕蝕刻工藝去除光刻膠圖案210'?？梢酝ㄟ^(guò)可選地調(diào)整以去除中間層208同時(shí)保持圖案化的第一材料層206'大致不變的干蝕刻、濕蝕刻和/或其它蝕刻方法來(lái)去除中間層208。

在本實(shí)施例中，第一材料層206和硬掩模層204具有高蝕刻選擇性。也就是說(shuō)，當(dāng)在形成溝槽214的蝕刻工藝(例如，干蝕刻工藝)中蝕刻第一材料層206時(shí)，在蝕刻工藝中硬掩模層204保持大致不變。操作112的結(jié)果是，如圖2F所示，溝槽214形成在第一材料層206中以及暴露硬掩模層204的一部分。

在操作114中，方法100(圖1)用離子束216處理硬掩模層204。參照?qǐng)D2G，離子束216朝向器件200的頂面。由于圖案化的第一材料層206'部分地覆蓋硬掩模層204，只能用離子束216處理硬掩模層204的與溝槽214對(duì)應(yīng)的或被溝槽214暴露的部分。在本實(shí)施例中，將硬掩模層204被被處理的部分標(biāo)記為204A而硬掩模層204未被被處理的部分標(biāo)記為204B。在本實(shí)施例中，結(jié)合目標(biāo)蝕刻劑，離子束216降低被被處理的部分204A的蝕刻速率。具體地，結(jié)合目標(biāo)蝕刻劑，被處理的部分204A比未被處理的部分204B獲得更低的蝕刻速率(或更高的蝕刻抗性)。在實(shí)施例中，硬掩模層204包括非晶硅，離子束216包括B離子或BF₂離子，以及目標(biāo)蝕刻劑包括氫氧化銨或四甲基氫氧化銨。實(shí)驗(yàn)表明，在經(jīng)過(guò)B離子束或BF₂離子束處理后，非晶硅在氫氧化銨或四甲基氫氧化銨中的蝕刻速率顯著下降。在一個(gè)例子中，蝕刻速率從大約每分鐘(/分鐘)下降到大約/分鐘。

在實(shí)施例中，通過(guò)離子注入機(jī)生成作為聚焦離子束的離子束216。在實(shí)施例中，離子束216是B離子束或BF₂離子束以及提供為具有從約1.0kV到約50kV的離子能量和從約1×e¹³離子/cm²到約1×e¹⁶離子/cm²的離子劑量。在可選的實(shí)施例中，離子束216可以包括以下離子種類的一個(gè)：C,P,In,Ge,As,Si和Yb。進(jìn)一步地，離子束216可以以從0度(著器件200的頂面的法線)到約45度(在法線的兩邊)的范圍的傾斜角以及以合適的扭角朝向硬掩模層204。在實(shí)施例中，可以使用離子束在從-100攝氏度到約100攝氏度的范圍的溫度中實(shí)施硬掩模層204的離子束處理大約3秒到大約600秒。

除了通過(guò)溝槽214，圖案化的第一材料層206'有效地阻擋了離子束216到達(dá)硬掩模層204。在實(shí)施例中，第一材料層206'的蝕刻速率保持大致不受離子束216的影響。進(jìn)一步地，在蝕刻工藝中圖案化的第一材料層206'和硬掩模層204(包括被處理的和未被處理的部分)仍然具有足夠的蝕刻選擇性。

在實(shí)施例中，期望保持襯底202大致不受離子束216的影響。在進(jìn)一步的本實(shí)施例中，仔細(xì)地設(shè)計(jì)了硬掩模層204的厚度和離子束216的特性(諸如離子能量、離子劑量、束傾斜角和扭角)，使得離子束216徹底處理硬掩模層部分204A但是不(或稍微)穿透襯底202。

在實(shí)施例中，操作114進(jìn)一步包括在使用離子束216處理硬掩模層204之后的退火工藝。例如，退火工藝可以包括微秒退火(μSSA)工藝、微波退火(MWA)工藝、快速退火(RTA)工藝和/或其他合適的退火工藝。退火工藝可以改進(jìn)被處理的部分204的臨界尺寸和輪廓，以及相應(yīng)的改進(jìn)最終的島型小硬掩模的臨界尺寸和輪廓。

在操作116中，方法100(圖1)使用可以包括干(等離子體)蝕刻、濕蝕刻和/或其他蝕刻方法的蝕刻工藝去除圖案化的第一材料層206'。例如，干蝕刻可以采用含氧氣體、含氟氣體、含氯氣體、含溴氣體、含碘氣體、其他合適的氣體和/或等離子體和/或它們的組合。例如，濕蝕刻工藝可以使用具有稀釋的氫氟酸(DHF)、氫氧化鉀(KOH)溶液、氨的蝕刻劑或其他合適的濕蝕刻劑。如圖2所示，在本實(shí)施例中，調(diào)整蝕刻工藝以可選地去除圖案化的第一材料層206'同時(shí)保持包括被處理的部分204A和未被處理的部分204B的硬掩模層204大致不改變。

在操作118中，方法100(圖1)去除硬掩模層204的未處理部分204B。蝕刻工藝可以包括干(等離子體)蝕刻、濕蝕刻和/或其他蝕刻方法。在本實(shí)施例中，硬掩模層204包括非晶硅以及蝕刻工藝使用氫氧化銨或四甲基氫氧化銨作為蝕刻劑。在操作114中，由于離子束的處理，被處理的部分204A和未被處理的部分204B在蝕刻工藝中具有高度蝕刻選擇性。結(jié)果，通過(guò)蝕刻工藝去除未被處理的部分204B，同時(shí)被處理的部分204A保持大致未改變并在襯底202上方成為硬掩模204A'。根據(jù)被處理的和未被處理的部分204A和204B之間的蝕刻選擇性，硬掩模204A'可以與被處理的部分204A相同或大致相同。參照?qǐng)D2I，示出了在襯底202上方具有硬掩模204A'的器件200。在本實(shí)施例中，硬掩模204A'是用于蝕刻襯底202的島型小硬掩模。與傳統(tǒng)的形成島型小硬掩模的方法相比，所提供的主題具有許多優(yōu)點(diǎn)。第一，由于掩模部件形成為光刻膠溝槽(例如，光刻膠溝槽212)，因此所提供的主題克服了光刻膠剝落的問(wèn)題。第二，所提供的主題直接在硬掩模層中形成島型小硬掩模(例如，硬掩模層204)以及不需要反向(reverse)材料和相關(guān)的工藝。因此，除了其他的好處之外，所提供的主題更經(jīng)濟(jì)劃算。

在操作120中，方法100(圖1)用硬掩模204A'作為蝕刻掩模來(lái)蝕刻襯底202。參照?qǐng)D2J，示出了具有蝕刻過(guò)的襯底202的器件200。硬掩模204A'用作蝕刻掩模以及使襯底202的部分202A免受蝕刻。在本實(shí)施例中，部分202A在襯底202上形成島型小部件?？梢允褂酶晌g刻、濕蝕刻、反應(yīng)離子蝕刻和/或其他蝕刻方法蝕刻襯底202。在另一個(gè)實(shí)施例中，硬掩模204A'在芯軸切割工藝中作為切割掩模。在芯軸切割工藝中，在第一曝光中芯軸掩模限定芯軸圖案以及第二曝光中切割掩模(諸如硬掩模204A')限定切割圖案。例如，芯軸圖案可以是用于FinFET的鰭、SRAM單元中的接觸線(contact lines)等。切割圖案限定了從芯軸圖案或它的衍生產(chǎn)品中將被去除的區(qū)域。最終圖案包括芯軸圖案加衍生產(chǎn)品，但不包括切割圖案。應(yīng)該注意，所提供的主題可以用于形成任何類型的硬掩模，不限于島型小硬掩模。在這方面，硬掩模204A'可以具有任何形狀和尺寸以及通過(guò)方法100可以用于形成諸如隔離部件、源極/漏極部件、柵極堆疊件、接觸件(contacts)、通孔和金屬互連器的各種IC部件。例如，可以在蝕刻襯底202之后通過(guò)干蝕刻、濕蝕刻或其他蝕刻方法去除硬掩模204A'。

在操作122中，方法100(圖1)實(shí)施進(jìn)一步步驟以完成器件200的制造。例如，方法100可以在襯底202中或上形成諸如晶體管的有源元件；形成高k金屬柵極堆疊件；形成多層互連結(jié)構(gòu)；和形成具有各種有源和無(wú)源器件的邏輯電路和/或存儲(chǔ)單元。

盡管不旨在限制，本發(fā)明為制造IC提供了很多好處。例如，本發(fā)明的實(shí)施例可以有利地用于形成島型小硬掩模。與傳統(tǒng)的形成島型小硬掩模的方法相比，由于硬掩模首先形成為光刻膠溝槽，因此所提供的主題克服了光刻膠剝落的問(wèn)題。進(jìn)一步地，所提供的主題直接在硬掩模層中形成島型小硬掩模而不需要反向材料填充和關(guān)聯(lián)工藝(諸如沉積、CMP和蝕刻)。因此，所提供的主題節(jié)約了材料和處理的費(fèi)用以及幫助減少IC器件中的缺陷。所提供的主題可以容易地集成至現(xiàn)有的IC制造流程內(nèi)以及用于形成各種蝕刻掩模，不限于島型小硬掩模。事實(shí)上，目前所討論的具體實(shí)施例僅僅是實(shí)例，本發(fā)明所要求的范圍不限制于這個(gè)方面。

在一個(gè)示例性方面，本發(fā)明涉及一種圖案化襯底的方法。方法包括在襯底上方形成硬掩模層；在硬掩模層上方形成第一材料層；以及在第一材料層中形成溝槽。方法進(jìn)一步包括穿過(guò)溝槽用離子束處理硬掩模層，其中，對(duì)于蝕刻工藝而言硬掩模層的被處理的部分的蝕刻速率降低，同時(shí)對(duì)于蝕刻工藝而言硬掩模層的未被處理的部分的蝕刻速率保持大致不改變。方法進(jìn)一步包括在處理硬掩模層之后去除第一材料層。方法進(jìn)一步包括用蝕刻工藝去除硬掩模層的未被處理的部分，從而在襯底上方形成硬掩模。方法進(jìn)一步包括用硬掩模作為蝕刻掩模來(lái)蝕刻襯底。

在另一示例性方面，本發(fā)明涉及一種圖案化襯底的方法。方法包括在襯底上方形成硬掩模層，其中，硬掩模層包括非晶硅。方法進(jìn)一步包括在硬掩模層上方形成第一材料層以及在第一材料層中形成溝槽，溝槽暴露硬掩模層的第一部分。方法進(jìn)一步包括用離子束處理第一部分，因此，對(duì)于蝕刻劑而言減小第一部分的蝕刻速率，同時(shí)對(duì)于蝕刻劑而言硬掩模層未處理的部分的蝕刻速率保持大致不改變。離子束是B離子束和BF₂離子束的一種。方法進(jìn)一步包括處理第一部分之后去除第一材料層。方法進(jìn)一步包括用蝕刻劑去除硬掩模層的未被處理的部分，從而在襯底上方形成硬掩模，以及用硬掩模作為蝕刻掩模來(lái)蝕刻襯底。

在又另一示例性方面，本發(fā)明涉及一種圖案化襯底的方法。方法包括在襯底上方形成硬掩模層，其中，硬掩模層包括非晶硅；以及在硬掩模層上方形成第一材料層。方法進(jìn)一步包括在第一材料層中形成溝槽，溝槽暴露硬掩模層的第一部分。方法進(jìn)一步包括用離子束處理第一部分，因此，對(duì)于蝕刻劑而言減小第一部分的蝕刻速率，同時(shí)對(duì)于蝕刻劑而言硬掩模層的未處理的部分的蝕刻速率保持大致不改變。離子束是B離子束和BF₂離子束的一種。蝕刻劑包括氫氧化銨和四甲基氫氧化銨的一種。方法進(jìn)一步包括處理第一部分之后去除第一材料層。方法進(jìn)一步包括用蝕刻劑去除硬掩模層的未被處理的部分，從而在襯底上方形成硬掩模，以及使用硬掩模作為蝕刻掩模來(lái)蝕刻襯底。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種圖案化襯底的方法，所述方法包括：在所述襯底上方形成硬掩模層；在所述硬掩模層上方形成第一材料層；在所述第一材料層中形成溝槽；利用離子束穿過(guò)所述溝槽處理所述硬掩模層，其中，對(duì)于蝕刻工藝而言所述硬掩模層的被處理的部分的蝕刻速率降低，同時(shí)對(duì)于所述蝕刻工藝而言所述硬掩模層的未被處理的部分的蝕刻速率保持大致不變；在處理所述硬掩模層之后，去除所述第一材料層；利用所述蝕刻工藝去除所述硬掩模層的所述未被處理的部分，從而在所述襯底上方形成硬掩模；以及利用所述硬掩模作為蝕刻掩模來(lái)蝕刻所述襯底。

在上述方法中，所述離子束是具有從約1.0kV到約50kV的離子能量和從約1×e¹³離子/cm²到約1×e¹⁶離子/cm²的離子劑量的B離子束或BF₂離子束。

在上述方法中，以從約0度到約45度的范圍的傾斜角來(lái)提供所述離子束。

在上述方法中，所述離子束是B、BF₂、C、P、In、Ge、As、Si和Yb中的一種。

在上述方法中，所述硬掩模層包括非晶硅(a-Si)以及所述離子束是B和BF₂中的一種。

在上述方法中，所述蝕刻工藝使用氫氧化銨和四甲基氫氧化銨中的一種。

在上述方法中，所述第一材料層包括硅、氫、氧和碳。

在上述方法中，所述硬掩模層包括氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、碳化硅(SiC)或它們的組合。

在上述方法中，去除所述第一材料層使用另一蝕刻工藝，所述另一蝕刻工藝在所述硬掩模層保持大致不變的同時(shí)選擇性地去除所述第一材料層。

在上述方法中，形成所述溝槽進(jìn)一步包括：在所述第一材料層上方形成光刻膠層；圖案化所述光刻膠層以形成光刻膠溝槽；以及將所述光刻膠溝槽轉(zhuǎn)印至所述第一材料層。

在上述方法中，形成所述溝槽進(jìn)一步包括：在形成所述光刻膠層之前，在所述第一材料層上方形成抗反射涂層。

在上述方法中，在所述第一材料層中形成所述溝槽包括另一個(gè)蝕刻工藝，所述另一個(gè)蝕刻工藝在所述硬掩模層保持大致不變的同時(shí)選擇性地去除所述第一材料層。

在上述方法中，所述襯底保持大致不受所述離子束的影響。

在上述方法中，所述第一材料層的蝕刻速率保持大致不受所述離子束的影響。

根據(jù)本發(fā)明的另一個(gè)實(shí)施例，還提供了一種圖案化襯底的方法，所述方法包括：在所述襯底上方形成硬掩模層，其中，所述硬掩模層包括非晶硅；在所述硬掩模層上方形成第一材料層；在所述第一材料層中形成溝槽，所述溝槽暴露所述硬掩模層的第一部分；利用離子束處理所述第一部分，使得對(duì)于蝕刻劑而言所述第一部分的蝕刻速率降低，同時(shí)對(duì)于所述蝕刻劑而言所述硬掩模層的未被處理的部分的蝕刻速率保持大致不變，其中，所述離子束是B離子束和BF₂離子束中的一種；在處理所述第一部分之后，去除所述第一材料層；利用所述蝕刻劑去除所述硬掩模層的所述未被處理的部分，從而在所述襯底上方形成硬掩模；以及利用所述硬掩模作為蝕刻掩模來(lái)蝕刻所述襯底。

在上述方法中，所述蝕刻劑是氫氧化銨和四甲基氫氧化銨中的一種。

在上述方法中，所述襯底保持大致不受所述離子束的影響。

在上述方法中，去除所述第一材料層和在所述第一材料層中形成所述溝槽均包括蝕刻工藝，所述蝕刻工藝在所述硬掩模層保持大致不變的同時(shí)選擇性地去除所述第一材料層。

根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種圖案化襯底的方法，所述方法包括：在所述襯底上方形成硬掩模層，其中，所述硬掩模層包括非晶硅；在所述硬掩模層上方形成第一材料層；在所述第一材料層中形成溝槽，所述溝槽暴露所述硬掩模層的第一部分；利用離子束處理所述第一部分，使得對(duì)于蝕刻劑而言所述第一部分的蝕刻速率降低，同時(shí)對(duì)于所述蝕刻劑而言所述硬掩模層的未被處理的部分的蝕刻速率保持大致不變，其中，所述離子束是B離子束和BF₂離子束中的一種；以及其中，所述蝕刻劑包括氫氧化銨和四甲基氫氧化銨中的一種；在處理所述第一部分之后，去除所述第一材料層；利用所述蝕刻劑去除所述硬掩模層的所述未被處理的部分，從而在所述襯底上方形成硬掩模；利用所述硬掩模作為蝕刻掩模來(lái)蝕刻所述襯底。

在上述方法中，去除所述第一材料層和在所述第一材料層中形成所述溝槽均包括蝕刻工藝，所述蝕刻工藝在所述硬掩模層保持大致不變的同時(shí)選擇性地去除所述第一材料層。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，它們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，在此它們可以做出多種變化、替換以及改變。