本公開的實(shí)施方式涉及半導(dǎo)體封裝，并且更具體地，涉及包括側(cè)屏蔽部件的半導(dǎo)體封裝及其制造方法。

背景技術(shù)：

必須保護(hù)包括集成電路的半導(dǎo)體芯片(也被稱為“半導(dǎo)體晶片”)不受電磁波的影響，所述電磁波可能影響集成電路的操作。另外，當(dāng)半導(dǎo)體芯片操作時(shí)，集成電路會產(chǎn)生電磁波。電磁波也會影響人體。也就是說，從半導(dǎo)體芯片的集成電路生成的電磁波會影響其它半導(dǎo)體芯片、其它電子系統(tǒng)、或人體而引起其它半導(dǎo)體芯片或其它電子系統(tǒng)的故障或使人生病。因此，有必要屏蔽半導(dǎo)體芯片(或電子系統(tǒng))，使得從半導(dǎo)體芯片(或電子系統(tǒng))生成的電磁波或高頻噪聲不從半導(dǎo)體芯片傳播出來。

近來，隨著更輕、更小、更快、多功能和更高性能的電子系統(tǒng)的發(fā)展，對可穿戴電子設(shè)備和移動(dòng)設(shè)備的需求日益增長。因此，對電子產(chǎn)品(諸如，半導(dǎo)體封裝)屏蔽電磁干擾(下文中，被稱為“EMI”)變得越來越重要。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)實(shí)施方式，提供了一種制造半導(dǎo)體封裝的方法。該方法包括以下步驟：提供封裝基板條(package substrate strip)，所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫(through slit)。利用導(dǎo)電材料填充通縫以形成第一側(cè)屏蔽部件。將第二側(cè)屏蔽部件形成為與第一側(cè)屏蔽部件垂直對齊。將第二側(cè)屏蔽部件形成為從封裝基板條向上伸出。將多個(gè)半導(dǎo)體芯片安裝在多個(gè)芯片安裝區(qū)域上。將模制圖案形成在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且使第二側(cè)屏蔽部件的頂表面暴露。將頂屏蔽部件形成在模制圖案上以連接至第二側(cè)屏蔽部件。將包括頂屏蔽部件的封裝基板條沿著第一側(cè)屏蔽部件和第二側(cè)屏蔽部件的中心區(qū)域切割以提供彼此分開的多個(gè)單位半導(dǎo)體封裝。

根據(jù)另一實(shí)施方式，提供了一種制造半導(dǎo)體封裝的方法。該方法包括以下步驟：提供封裝基板條，所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫。形成包括下側(cè)屏蔽部件和上側(cè)屏蔽部件的側(cè)屏蔽部件。將下側(cè)屏蔽部件形成為填充所述通縫，并且將上側(cè)屏蔽部件形成為從下側(cè)屏蔽部件向上延伸并且從封裝基板條伸出。將多個(gè)半導(dǎo)體芯片安裝在多個(gè)芯片安裝區(qū)域上。將模制圖案形成在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且以使側(cè)屏蔽部件的頂表面暴露。將頂屏蔽部件形成在模制圖案上以連接至側(cè)屏蔽部件。沿著側(cè)屏蔽部件的中心區(qū)域切割包括頂屏蔽部件的封裝基板條以提供彼此分開的多個(gè)單位半導(dǎo)體封裝。

根據(jù)另一實(shí)施方式，一種半導(dǎo)體封裝包括封裝基板條。所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫。包括導(dǎo)電材料的第一側(cè)屏蔽部件被設(shè)置成填充所述通縫。第二側(cè)屏蔽部件被設(shè)置成與第一側(cè)屏蔽部件垂直交疊并且從所述封裝基板條向上伸出。多個(gè)半導(dǎo)體芯片被安裝在多個(gè)芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且使第二側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置成覆蓋模制圖案并且與第二側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種半導(dǎo)體封裝包括封裝基板，所述封裝基板包括芯片安裝區(qū)域、限定芯片安裝區(qū)域的多個(gè)通縫以及沿著芯片安裝區(qū)域的外周設(shè)置在通縫之間的多個(gè)橋接區(qū)域。由導(dǎo)電材料構(gòu)成的第一側(cè)屏蔽部件填充所述通縫以水平地對所述芯片安裝區(qū)域進(jìn)行屏蔽。第二側(cè)屏蔽部件與第一側(cè)屏蔽部件垂直交疊以從所述封裝基板向上伸出。半導(dǎo)體芯片被安裝在芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板上以覆蓋半導(dǎo)體芯片并且使第二側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件覆蓋模制圖案并且與第二側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種半導(dǎo)體封裝包括封裝基板條，所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫。側(cè)屏蔽部件包括下側(cè)屏蔽部件和上側(cè)屏蔽部件。下側(cè)屏蔽部件填充所述通縫，并且上側(cè)屏蔽部件從下側(cè)屏蔽部件向上延伸以從封裝基板條伸出。多個(gè)半導(dǎo)體芯片被安裝在多個(gè)芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且使側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置在模制圖案上以與側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種半導(dǎo)體封裝包括封裝基板，所述封裝基板包括芯片安裝區(qū)域、限定芯片安裝區(qū)域的多個(gè)通縫、設(shè)置在通縫之間的多個(gè)橋接區(qū)域以及穿透橋接區(qū)域中的每一個(gè)的邊緣屏蔽柱。提供了包括下側(cè)屏蔽部件和上側(cè)屏蔽部件的側(cè)屏蔽部件。下側(cè)屏蔽部件填充所述通縫，并且上側(cè)屏蔽部件從下側(cè)屏蔽部件向上延伸以從封裝基板伸出。半導(dǎo)體芯片被安裝在芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板上以覆蓋半導(dǎo)體芯片并且使側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置在模制圖案上以與側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種存儲卡包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板條。所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫。由導(dǎo)電材料構(gòu)成的第一側(cè)屏蔽部件被設(shè)置成填充所述通縫。第二側(cè)屏蔽部件被設(shè)置成與第一側(cè)屏蔽部件垂直交疊并且從所述封裝基板條向上伸出。多個(gè)半導(dǎo)體芯片被安裝在多個(gè)芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且使第二側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置成覆蓋模制圖案并且與第二側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種存儲卡包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板，所述封裝基板包括芯片安裝區(qū)域、限定芯片安裝區(qū)域的多個(gè)通縫以及沿著芯片安裝區(qū)域的外周設(shè)置在通縫之間的多個(gè)橋接區(qū)域。由導(dǎo)電材料構(gòu)成的第一側(cè)屏蔽部件填充所述通縫以水平地對所述芯片安裝區(qū)域進(jìn)行屏蔽。第二側(cè)屏蔽部件與第一側(cè)屏蔽部件垂直交疊以從所述封裝基板向上伸出。半導(dǎo)體芯片被安裝在芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板上以覆蓋半導(dǎo)體芯片并且使第二側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件覆蓋模制圖案并且與第二側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種存儲卡包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板條，所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫。側(cè)屏蔽部件包括下側(cè)屏蔽部件和上側(cè)屏蔽部件。下側(cè)屏蔽部件填充所述通縫，并且上側(cè)屏蔽部件從下側(cè)屏蔽部件向上延伸以從封裝基板條伸出。多個(gè)半導(dǎo)體芯片被安裝在多個(gè)芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且使側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置在模制圖案上以與側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種存儲卡包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板，所述封裝基板包括芯片安裝區(qū)域、限定芯片安裝區(qū)域的多個(gè)通縫、設(shè)置在通縫之間的多個(gè)橋接區(qū)域以及穿透橋接區(qū)域中的每一個(gè)的邊緣屏蔽柱。提供了包括下側(cè)屏蔽部件和上側(cè)屏蔽部件的側(cè)屏蔽部件。下側(cè)屏蔽部件填充所述通縫，并且上側(cè)屏蔽部件從下側(cè)屏蔽部件向上延伸以從封裝基板伸出。半導(dǎo)體芯片被安裝在芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板上以覆蓋半導(dǎo)體芯片并且使側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置在模制圖案上以與側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種電子系統(tǒng)包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板條。所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫。第一側(cè)屏蔽部件被設(shè)置成填充所述通縫。第二側(cè)屏蔽部件被設(shè)置成與第一側(cè)屏蔽部件垂直交疊并且從所述封裝基板條向上伸出。多個(gè)半導(dǎo)體芯片被安裝在多個(gè)芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且使第二側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置成覆蓋模制圖案并且與第二側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種電子系統(tǒng)包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板，所述封裝基板包括芯片安裝區(qū)域、限定芯片安裝區(qū)域的多個(gè)通縫以及沿著芯片安裝區(qū)域的外周設(shè)置在通縫之間的多個(gè)橋接區(qū)域。由導(dǎo)電材料構(gòu)成的第一側(cè)屏蔽部件填充所述通縫以水平地對所述芯片安裝區(qū)域進(jìn)行屏蔽。第二側(cè)屏蔽部件與第一側(cè)屏蔽部件垂直交疊以從所述封裝基板向上伸出。半導(dǎo)體芯片被安裝在芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板上以覆蓋半導(dǎo)體芯片并且使第二側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件覆蓋模制圖案并且與第二側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種電子系統(tǒng)包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板條，所述封裝基板條包括多個(gè)芯片安裝區(qū)域、將多個(gè)芯片安裝區(qū)域彼此連接的多個(gè)橋接區(qū)域以及設(shè)置在所述多個(gè)芯片安裝區(qū)域之間的多個(gè)通縫。側(cè)屏蔽部件包括下側(cè)屏蔽部件和上側(cè)屏蔽部件。下側(cè)屏蔽部件填充所述通縫，并且上側(cè)屏蔽部件從下側(cè)屏蔽部件向上延伸以從封裝基板條伸出。多個(gè)半導(dǎo)體芯片被安裝在多個(gè)芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板條上以覆蓋所述多個(gè)半導(dǎo)體芯片并且使側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置在模制圖案上以與側(cè)屏蔽部件的頂表面接觸。

根據(jù)另一實(shí)施方式，一種電子系統(tǒng)包括半導(dǎo)體封裝。該半導(dǎo)體封裝包括封裝基板，所述封裝基板包括芯片安裝區(qū)域、限定芯片安裝區(qū)域的多個(gè)通縫、設(shè)置在通縫之間的多個(gè)橋接區(qū)域以及穿透橋接區(qū)域中的每一個(gè)的邊緣屏蔽柱。提供了包括下側(cè)屏蔽部件和上側(cè)屏蔽部件的側(cè)屏蔽部件。下側(cè)屏蔽部件填充所述通縫，并且上側(cè)屏蔽部件從下側(cè)屏蔽部件向上延伸以從封裝基板伸出。半導(dǎo)體芯片被安裝在芯片安裝區(qū)域上。模制圖案被設(shè)置在封裝基板上以覆蓋半導(dǎo)體芯片并且使側(cè)屏蔽部件的頂表面暴露。頂屏蔽部件被設(shè)置在模制圖案上以與側(cè)屏蔽部件的頂表面接觸。

附圖說明

圖1至圖7示出了根據(jù)實(shí)施方式的半導(dǎo)體封裝的封裝基板條。

圖8至圖31D示出了根據(jù)實(shí)施方式制造半導(dǎo)體封裝的方法以及由此制造的半導(dǎo)體封裝。

圖32是示出根據(jù)實(shí)施方式的半導(dǎo)體封裝的截面圖。

圖33至圖48是示出根據(jù)另一實(shí)施方式制造半導(dǎo)體封裝的方法以及由此制造的半導(dǎo)體封裝的截面圖。

圖49是示出根據(jù)另一實(shí)施方式的半導(dǎo)體封裝的截面圖。

圖50是示出采用包括根據(jù)實(shí)施方式的封裝的存儲卡的電子系統(tǒng)的框圖。

圖51是示出包括根據(jù)實(shí)施方式的封裝的電子系統(tǒng)的框圖。

具體實(shí)施方式

本文使用的術(shù)語可以與考慮到它們在實(shí)施方式中的功能而選擇的詞語對應(yīng)，并且術(shù)語的含義可以根據(jù)實(shí)施方式所屬的技術(shù)領(lǐng)域的普通技術(shù)而不同地解釋。如果進(jìn)行了詳細(xì)的定義，則術(shù)語可以根據(jù)定義來解釋。除非另有定義，否則本文使用的術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與這些實(shí)施方式所屬領(lǐng)域的普通技術(shù)人員所通常理解的相同含義。

將理解的是，盡管本文可以使用術(shù)語第一、第二、第三等來描述各種元件，但是這些元件不應(yīng)該受到這些術(shù)語的限制。使用這些術(shù)語僅是為了將一個(gè)元件與另一個(gè)元件區(qū)分開。因而，在不脫離發(fā)明構(gòu)思教導(dǎo)的情況下，在一些實(shí)施方式中的第一元件在其它實(shí)施方式中可以被稱為第二元件。

例如可以使用諸如“在……下面”、“在……下方”、“下”、“在……上方”、“上”、“頂”、“底”等空間關(guān)系術(shù)語將元件和/特征與另一個(gè)元件和/或特征的關(guān)系描述為如圖中所示。將理解，除了在附圖中所描繪的方向之外，這些空間關(guān)系術(shù)語還意在涵蓋使用和/或操作中的裝置的不同方向。例如，當(dāng)將圖中的裝置翻過來時(shí)，被描述為在其它元件或特征下方和/或下面的元件將被定向?yàn)樵诹硪粋€(gè)元件或特征上方。裝置可以另外定向(旋轉(zhuǎn)90度或者位于其它方向)并且相應(yīng)地解釋本文使用的空間關(guān)系描述語。

半導(dǎo)體封裝可以包括諸如半導(dǎo)體芯片或半導(dǎo)體晶片的電子設(shè)備。可以通過使用晶片鋸切工藝將諸如晶圓的半導(dǎo)體基板分成多件來獲得半導(dǎo)體芯片或半導(dǎo)體晶片。半導(dǎo)體芯片或半導(dǎo)體晶片可以對應(yīng)于存儲器芯片或邏輯芯片(包括專用集成電路(ASIC)芯片)。存儲器芯片可以包括集成在半導(dǎo)體基板上的動(dòng)態(tài)隨機(jī)訪問存儲器(DRAM)電路、靜態(tài)隨機(jī)訪問存儲器(SRAM)電路、閃速電路、磁性隨機(jī)訪問存儲器(MRAM)電路、電阻式隨機(jī)訪問存儲器(ReRAM)電路、鐵電隨機(jī)訪問存儲器(FeRAM)電路或相變隨機(jī)訪問存儲器(PcRAM)電路。邏輯芯片可以包括集成在半導(dǎo)體基板上的邏輯電路。封裝基板可以是用于將半導(dǎo)體芯片電連接至外部設(shè)備的基板。因此，封裝基板可以包括設(shè)置在由介電材料構(gòu)成的基板主體上和/或由介電材料構(gòu)成的基板主體中的多個(gè)電路跡線?？梢栽谥T如移動(dòng)電話的通信系統(tǒng)、與生物技術(shù)或醫(yī)療保健相關(guān)的電子系統(tǒng)、或可穿戴電子系統(tǒng)中采用半導(dǎo)體封裝。

在整個(gè)說明書中，相同的附圖標(biāo)記表示相同的元件。因而，即使沒有參照附圖提及或描述某一附圖標(biāo)記，也可以參照另一附圖提及或描述該附圖標(biāo)記。另外，即使在附圖中沒有示出某一附圖標(biāo)記，也可以參照另一附圖提及或描述該附圖標(biāo)記。

圖1是示出用于實(shí)現(xiàn)根據(jù)實(shí)施方式的半導(dǎo)體封裝的封裝基板條100S的平面圖。圖2是沿圖1的線X-X’截取的截面圖，圖3是沿圖1的線Y-Y’截取的截面圖，以及圖4是沿圖1的線Z-Z’截取的截面圖。圖1的線X-X’與圖1的線Y-Y’以直角相交，并且圖1的線Z-Z’是在圖1的線X-X’與線Y-Y’之間的對角線方向延伸的線。圖5至圖7是示出在圖1的封裝基板條100S中包括的邊緣屏蔽柱150的平面圖，所述邊緣屏蔽柱150可以是導(dǎo)電的。

參照圖1，封裝基板條100S可以被制備成提供多個(gè)單位封裝基板100，在半導(dǎo)體封裝中采用每個(gè)單位封裝基板100。單位封裝基板100可以彼此分開并且可以被用作半導(dǎo)體封裝的封裝基板。也就是說，半導(dǎo)體芯片可以被安裝在單位封裝基板100上以構(gòu)成半導(dǎo)體封裝。多個(gè)單位封裝基板100可以彼此連接以構(gòu)成封裝基板條100S。

封裝基板條100S可以包括多個(gè)芯片安裝區(qū)域110。芯片安裝區(qū)域110可以在封裝基板條100S上按行和列排列以具有矩形形式。也就是說，芯片安裝區(qū)域110可以被設(shè)置成具有鑲嵌陣列(mosaic array)。在平面圖中，多個(gè)芯片安裝區(qū)域110中的每一個(gè)可以具有矩形形狀。通縫130可以被設(shè)置在芯片安裝區(qū)域110之間以限定芯片安裝區(qū)域110。通縫130中的每一個(gè)可以垂直穿透芯片安裝區(qū)域110的兩個(gè)相鄰芯片安裝區(qū)域110A和110B之間的封裝基板條100S，如圖2所示。芯片安裝區(qū)域110中的每一個(gè)(例如，芯片安裝區(qū)域110A)可以被一些通縫130圍繞。通縫130可以被設(shè)置在芯片安裝區(qū)域110之間的邊界區(qū)域中。因此，芯片安裝區(qū)域110可以由通縫130限定。因此，芯片安裝區(qū)域110中的每一個(gè)可以設(shè)置成被一些通縫130圍繞。

如果通縫130被形成為完全圍繞芯片安裝區(qū)域110，則芯片安裝區(qū)域110可以與封裝基板條100S分開并且從封裝基板條100S移除。然而，封裝基板條100S可以被用作用于承載并固定芯片安裝區(qū)域110以在封裝工藝期間將半導(dǎo)體芯片同時(shí)安裝在芯片安裝區(qū)域110上的工具。因此，在封裝工藝期間，芯片安裝區(qū)域110可以通過封裝基板條100S彼此連接。因此，封裝基板條100S可以被設(shè)計(jì)為使得芯片安裝區(qū)域110中的每一個(gè)被一些分開的通縫130和設(shè)置在分開的通縫130之間的橋接區(qū)域120圍繞以將每個(gè)芯片安裝區(qū)域110物理連接至封裝基板條100S。

橋接區(qū)域120可以構(gòu)成將芯片安裝區(qū)域110彼此連接的網(wǎng)絡(luò)。如圖3所示，橋接區(qū)域120可以與單位封裝基板100的位于彼此相鄰的通縫130之間的部分對應(yīng)。如圖1所示，橋接區(qū)域120可以與單位封裝基板100的位于每個(gè)芯片安裝區(qū)域110中的四個(gè)拐角邊緣處的部分對應(yīng)。由于橋接區(qū)域120位于每個(gè)芯片安裝區(qū)域110中的四個(gè)拐角邊緣處，所以橋接區(qū)域120可以被設(shè)置成關(guān)于每個(gè)芯片安裝區(qū)域110的中心點(diǎn)點(diǎn)對稱。因此，橋接區(qū)域120可以防止芯片安裝區(qū)域110被扭轉(zhuǎn)或扭曲。也就是說，橋接區(qū)域120充當(dāng)固定芯片安裝區(qū)域110的位置的框架。另選地，橋接區(qū)域120可以被設(shè)置成位于芯片安裝區(qū)域110的側(cè)邊緣處。由于兩個(gè)相鄰芯片安裝區(qū)域110(例如，芯片安裝區(qū)域110A和110B)通過橋接區(qū)域120彼此連接，所以兩個(gè)相鄰芯片安裝區(qū)域110中的任一個(gè)可以位于封裝基板條100S的特定位置處。

構(gòu)成封裝基板條100S的單位封裝基板100中的每一個(gè)可以被設(shè)置為包括芯片安裝區(qū)域110中的一個(gè)、通縫130的圍繞芯片安裝區(qū)域110的部分以及橋接區(qū)域120的連接至芯片安裝區(qū)域110中的至少一個(gè)的部分。在一些實(shí)施方式中，單位封裝基板100中的每一個(gè)可以被設(shè)置為包括芯片安裝區(qū)域110中的兩個(gè)相鄰的芯片安裝區(qū)域110(例如，芯片安裝區(qū)域110A和110B)、芯片安裝區(qū)域110A與110B之間的通縫130A、圍繞芯片安裝區(qū)域110A與110B的外周的通縫130B、以及通縫130B之間的橋接區(qū)域120的部分。在這種情況下，通縫130A可以位于單位封裝基板100的內(nèi)側(cè)區(qū)域處。可以利用導(dǎo)電材料填充通縫130(包括通縫130A和130B)以提供對芯片安裝區(qū)域110屏蔽EMI的側(cè)屏蔽部件。

再來參照圖1，邊緣屏蔽柱150的陣列可以被設(shè)置在芯片安裝區(qū)域110和與該芯片安裝區(qū)域110相鄰的橋接區(qū)域120之間的邊界部分112處。邊界部分112可以包括芯片安裝區(qū)域110的與橋接區(qū)域120相鄰的部分。邊界部分112可以包括橋接區(qū)域120的與芯片安裝區(qū)域110相鄰的部分。邊界部分112可以是包括芯片安裝區(qū)域110的與橋接區(qū)域120相鄰的部分和橋接區(qū)域120的與芯片安裝區(qū)域110相鄰的部分的擴(kuò)展部分。邊緣屏蔽柱150中的每一個(gè)可以具有通孔的形狀，該通孔基本上穿透芯片安裝區(qū)域110的邊界部分112，如圖4所示。在一些實(shí)施方式中，每個(gè)邊界部分112中的邊緣屏蔽柱150可以被排列成直線。另選地，每個(gè)邊界部分112中的邊緣屏蔽柱150可以被排列成兩條或更多條直線以至少在水平方向上至少部分地對芯片安裝區(qū)域110屏蔽EMI。填充通縫130的側(cè)屏蔽部件和邊緣屏蔽柱150可以對芯片安裝區(qū)域110屏蔽EMI。因此，構(gòu)成封裝基板條100S的單位封裝基板100中的每一個(gè)單位封裝基板可以包括芯片安裝區(qū)域110芯片安裝區(qū)域、通縫130的圍繞芯片安裝區(qū)域110中的一個(gè)芯片安裝區(qū)域的部分、橋接區(qū)域120的連接至芯片安裝區(qū)域110中的一個(gè)芯片安裝區(qū)域的部分、以及穿透芯片安裝區(qū)域110中的一個(gè)芯片安裝區(qū)域的拐角邊緣的邊緣屏蔽柱150中的一個(gè)。

參照圖1和圖2，構(gòu)成封裝基板條100S的單位封裝基板100中的每一個(gè)單位封裝基板可以包括電路互連結(jié)構(gòu)140，該電路互連結(jié)構(gòu)140電連接至要安裝在單位封裝基板100上的外部設(shè)備或半導(dǎo)體芯片。芯片安裝區(qū)域110中的每一個(gè)芯片安裝區(qū)域可以包括基本上用作封裝基板的主體層111。構(gòu)成電路互連結(jié)構(gòu)140的電路跡線圖案141、143和145可以被設(shè)置在主體層111中以及主體層111上。主體層111可以包括介電材料。例如，主體層111可以包括由含有織物材料的樹脂材料構(gòu)成的芯層。

電路互連結(jié)構(gòu)140可以包括第一跡線圖案141、第二跡線圖案145以及內(nèi)部跡線圖案143，所述第一跡線圖案141電連接至將被安裝在芯片安裝區(qū)域110中的半導(dǎo)體芯片，所述第二跡線圖案145電連接至外部設(shè)備，所述內(nèi)部跡線圖案143被設(shè)置在主體層111中。內(nèi)部跡線圖案143可以被設(shè)置成穿透主體層111。內(nèi)部跡線圖案143中的一些可以具有通孔的形狀，該通孔將所述第一跡線圖案141電連接至第二跡線圖案145。雖然圖2示出了第一跡線圖案141被設(shè)置在主體層111的一個(gè)表面上并且第二跡線圖案145被設(shè)置在主體層111的與第一跡線圖案141相反的另一表面上的示例，但是本公開不限于此。例如，在一些實(shí)施方式中，主體層111可以包括堆疊的多個(gè)介電層，并且第一跡線圖案141和第二跡線圖案145可以被附加地設(shè)置在構(gòu)成主體層111的多個(gè)介電層之間。第一跡線圖案141和第二跡線圖案145可以被布線(route)成具有各種互連布局。

第一跡線圖案141可以被設(shè)置在主體層111的第一表面111A上，并且第一介電層113可以被設(shè)置在主體層111的第一表面111A上以使第一跡線圖案141的部分暴露。第一介電層113可以包括阻焊材料。第一介電層113可以具有使第一跡線圖案141的部分141A暴露的開口，其中，第一跡線圖案141的暴露的部分可以被用作連接至半導(dǎo)體芯片的接合指狀物或接合焊盤。第二跡線圖案145可以被設(shè)置在主體層111的與第一跡線圖案141相反的第二表面111B上，并且第二介電層115可以被設(shè)置在主體層111的第二表面111B上以使第二跡線圖案145的部分暴露。第二介電層115可以包括阻焊材料。第二介電層115可以具有使第二跡線圖案145的部分暴露的開口，其中，第二跡線圖案145的暴露的部分可以被用作連接至外部端子(諸如，焊料球)的焊盤。通縫130可以被設(shè)置成基本上穿透主體層111以及第一介電層113和第二介電層115。

參照圖1、圖2和圖3，將兩個(gè)相鄰的芯片安裝區(qū)域110(例如，芯片安裝區(qū)域110A和110B)彼此連接的橋接區(qū)域120可以位于兩個(gè)相鄰的通縫130之間。橋接區(qū)域120的截面圖可以與封裝基板條100S的截面圖基本相同。橋接區(qū)域120可以與從芯片安裝區(qū)域110延伸的部分對應(yīng)。因此，橋接區(qū)域120也可以具有與芯片安裝區(qū)域110的截面圖基本相同的截面圖。例如，主體層111可以延伸以提供構(gòu)成橋接區(qū)域120的橋接主體層121，其中，橋接主體層121可以由介電材料構(gòu)成。第一橋接跡線圖案124可以形成在橋接主體層121的第一表面121A上，并且第二橋接跡線圖案125可以被設(shè)置在橋接主體層121的第二表面121B上。

第一橋接跡線圖案124可以與第一跡線圖案141中的一個(gè)的延伸對應(yīng)。第一跡線圖案141可以包括用于傳輸信號的信號線、用于供應(yīng)電源電壓的電力線以及用于供應(yīng)地電壓的地線。第一橋接跡線圖案124可以被連接至地線或可以是從地線延伸的接地圖案。第一橋接跡線圖案124可以包括與第一跡線圖案141基本相同的金屬材料。例如，包括第一橋接跡線圖案124的第一跡線圖案141中的每一個(gè)可以包括銅材料。第一介電層113可以具有使橋接區(qū)域120中的第一橋接跡線圖案124暴露的開口。

第二橋接跡線圖案125可以被連接至地線或可以是從地線延伸的接地圖案。分別設(shè)置在橋接主體層121的第一表面121A和第二表面121B上的第一橋接跡線圖案124和第二橋接跡線圖案125可以用作增強(qiáng)橋接主體層121的強(qiáng)度的加強(qiáng)構(gòu)件。如果減小橋接主體層121的寬度，則通縫130的長度可以增加。在這種情況下，因?yàn)闃蚪又黧w層121的強(qiáng)度降低，所以橋接主體層121用作用于固定并支承芯片安裝區(qū)域110的框架可能不太有效。然而，根據(jù)實(shí)施方式，第一橋接跡線圖案124和第二橋接跡線圖案125可以被設(shè)置成增強(qiáng)橋接主體層121的強(qiáng)度，使得橋接主體層121更有效地用作用于固定并支承芯片安裝區(qū)域110的框架。第一橋接跡線圖案124和第二橋接跡線圖案125可以被電連接至填充通縫130的側(cè)屏蔽部件。因此，第一橋接跡線圖案124和第二橋接跡線圖案125可以被用作用于將包括通縫130中的側(cè)屏蔽部件的EMI屏蔽籠接地的接地路徑。

參照圖1、圖3和圖4，橋接區(qū)域120中將芯片安裝區(qū)域110彼此連接的橋接主體層121不由導(dǎo)電材料構(gòu)成。因此，電磁波或高頻噪聲可以經(jīng)由橋接區(qū)域120傳播。因此，穿透橋接主體層121的邊緣屏蔽柱150的陣列可以被設(shè)置在芯片安裝區(qū)域110和與該芯片安裝區(qū)域110相鄰的橋接區(qū)域120之間的每個(gè)邊界部分112中，以便至少在水平方向上對芯片安裝區(qū)域110至少部分屏蔽EMI。如圖4所示，邊緣屏蔽柱150中的每一個(gè)邊緣屏蔽柱可以具有通孔形狀，該通孔基本上穿透位于邊界部分112中的封裝基板主體122。

參照圖1和圖4，邊緣屏蔽柱150可以排列成兩條直線，例如，兩列。如圖5所示，排列在兩個(gè)相鄰列中的邊緣屏蔽柱150也可以在與兩個(gè)列平行的方向上按鋸齒形方式排列。圖5是示出圖1的橋接區(qū)域120的放大圖。由于邊緣屏蔽柱150以鋸齒形方式排列成兩列，所以芯片安裝區(qū)域110可以通過邊緣屏蔽柱150有效地屏蔽EMI。邊緣屏蔽柱150可以包括第一邊緣屏蔽柱151以及第二邊緣屏蔽柱153，所述第一邊緣屏蔽柱151被排列在相對地更靠近橋接區(qū)域120的第一列中，所述第二邊緣屏蔽柱153被排列在比第一邊緣屏蔽柱151相對更遠(yuǎn)離橋接區(qū)域120的第二列中?？梢愿鶕?jù)朝向邊界部分112行進(jìn)的電磁波的波長適當(dāng)?shù)卮_定第一邊緣屏蔽柱151之間的距離、第二邊緣屏蔽柱153之間的距離以及第一邊緣屏蔽柱151與第二邊緣屏蔽柱153之間的距離。包括第一邊緣屏蔽柱151和第二邊緣屏蔽柱153的邊緣屏蔽柱150可以被設(shè)置在位于與橋接區(qū)域120相鄰的芯片安裝區(qū)域110的邊緣的邊界部分112A中。如圖4所示，邊緣屏蔽柱150可以具有通孔的形狀，所述通孔將封裝基板主體122的頂表面上的第一跡線圖案141S連接至封裝基板主體122的底表面上的第二跡線圖案145S。第一跡線圖案141S可以是從第一橋接跡線圖案124延伸的圖案，并且第二跡線圖案145S可以是從第二橋接跡線圖案125延伸的圖案。第二跡線圖案145S可以被電連接至接地端子。

參照圖6，代替圖5所示的邊緣屏蔽柱150的邊緣屏蔽壁150A可以被設(shè)置在邊界部分112中。邊緣屏蔽壁150A可以包括在一列中交替排列以彼此接觸的第一邊緣屏蔽柱151A和第二邊緣屏蔽柱153A。當(dāng)圖5所示的邊緣屏蔽柱150可以被設(shè)置成彼此間隔開特定距離時(shí)，構(gòu)成邊緣屏蔽壁150A的第一邊緣屏蔽柱151A和第二邊緣屏蔽柱153A可以在一列中彼此接觸以提供單個(gè)壁。因此，邊緣屏蔽壁150A可以至少在水平方向上對芯片安裝區(qū)域110至少部分屏蔽EMI。邊緣屏蔽壁150A可以被設(shè)置在位于芯片安裝區(qū)域110的與橋接區(qū)域120相鄰的邊緣中的邊界部分112B中。

參照圖7，圖7示出了被設(shè)置在邊界部分112C中的邊緣屏蔽柱150B代替圖5所示的邊緣屏蔽柱150。邊緣屏蔽柱150B當(dāng)中的第一邊緣屏蔽柱151B可以被設(shè)置在位于橋接區(qū)域120中的第一邊界部分112C1中，并且邊緣屏蔽柱150B當(dāng)中的第二邊緣屏蔽柱153B可以被設(shè)置在位于芯片安裝區(qū)域110的與橋接區(qū)域120相鄰的第二邊界部分112C2中。另選地，所有的邊緣屏蔽柱150B可以被設(shè)置在橋接區(qū)域120中。第一邊界部分112C1和第二邊界部分112C2可以構(gòu)成邊界部分112C。

可以使用封裝基板條100S同時(shí)制造多個(gè)半導(dǎo)體封裝，所述封裝基板條100S包括設(shè)置成圍繞芯片安裝區(qū)域110的通縫130。

圖8至圖31示出了制造半導(dǎo)體封裝的方法以及由此制造的半導(dǎo)體封裝。

圖8和圖9示出了將參照圖1至圖7描述的封裝基板條100S附接至載體200的步驟。圖8是沿圖1的線X-X’截取的截面圖，并且圖9是沿圖1的線Y-Y’截取的截面圖。

參照圖8和圖9，封裝基板條100S可以位于載體200上方，并且可以使用層壓工藝被附接至載體200。在利用導(dǎo)電材料填充通縫130之前，封裝基板條100S可以被附接至載體200的封裝。載體200可以具有帶狀。雖然沒有在附圖中示出，但是粘合層或粘性層可以被設(shè)置在封裝基板100S與載體200之間，以將封裝基板條100S固定至載體200。載體200的部分可以通過封裝基板條100S的通縫130而暴露。

圖10和圖11示出了形成填充通縫130的第一側(cè)屏蔽部件或下側(cè)屏蔽部件310的步驟。圖10是沿圖1的線X-X’截取的截面圖，并且圖11是沿圖1的線Y-Y’截取的截面圖。

參照圖10和圖11，填充通縫130的第一側(cè)屏蔽部件310可以由導(dǎo)電材料形成。具體地，第一導(dǎo)電粘合劑可以被涂覆在封裝基板條100S上以形成填充通縫130的第一側(cè)屏蔽部件310。第一導(dǎo)電粘合劑可以被涂覆有具有相對低的粘性的膏狀材料。在這種情況下，可以在沒有任何孔隙的情況下由于通縫130的形狀通過毛細(xì)現(xiàn)象來用導(dǎo)電粘合劑完全填充通縫130。第一導(dǎo)電粘合劑可以是通過將導(dǎo)電顆粒(諸如，焊料顆粒)分散在樹脂材料中來獲得的膏狀材料。銀顆粒可以用作導(dǎo)電顆粒，并且環(huán)氧樹脂材料可以被用作樹脂材料的基體材料(matrix material)。第一導(dǎo)電粘合劑的粘性可以通過控制環(huán)氧樹脂材料的構(gòu)成比以及導(dǎo)電顆粒的尺寸和含量來調(diào)整?？梢愿鶕?jù)通縫130的尺寸和長徑比適當(dāng)?shù)卣{(diào)整第一導(dǎo)電粘合劑的粘性。也就是說，可以適當(dāng)?shù)卣{(diào)整第一導(dǎo)電粘合劑的粘性從而在沒有任何孔隙的情況下用第一導(dǎo)電粘合劑填充通縫130。在涂覆第一導(dǎo)電粘合劑之后，第一導(dǎo)電粘合劑可以被固化以形成具有固相的第一側(cè)屏蔽部件310。第一側(cè)屏蔽部件310可以被形成為覆蓋芯片安裝區(qū)域110的通過通縫130暴露的側(cè)壁。

由于芯片安裝區(qū)域110通過橋接區(qū)域120被連接并固定至彼此，所以橋接區(qū)域120可以防止芯片安裝區(qū)域110被扭轉(zhuǎn)或扭曲。如果芯片安裝區(qū)域110中的至少一個(gè)被扭轉(zhuǎn)或扭曲使得芯片安裝區(qū)域110的位置改變，則通縫130的寬度可以改變。在這種情況下，填充通縫130的第一側(cè)屏蔽部件310可以具有不均勻?qū)挾龋摬痪鶆驅(qū)挾瓤赡芤鹛幚硎?。然而，根?jù)實(shí)施方式，芯片安裝區(qū)域110可以通過橋接區(qū)域120被連接并固定至彼此。因此，即使在形成第一側(cè)屏蔽部件310之后，也可以不出現(xiàn)處理失敗。

如圖11所示，如果第一橋接跡線圖案124的頂表面可能不被第一介電層(圖10的113)覆蓋，則第一橋接跡線圖案124的頂表面可以被第一側(cè)屏蔽部件310的延伸311覆蓋。也就是說，第一側(cè)屏蔽部件310可以被形成為使得第一側(cè)屏蔽部件310的頂表面位于比第一橋接跡線圖案124的頂表面的水平更高的水平。第一側(cè)屏蔽部件310可以被形成為使得第一側(cè)屏蔽部件310的頂表面位于與第一介電層113的頂表面的水平共面的水平或比第一介電層113的頂表面的水平更高的水平。由于第一橋接跡線圖案124的頂表面與第一側(cè)屏蔽部件310的延伸311交疊，所以第一側(cè)屏蔽部件310與第一橋接跡線圖案124之間的接觸面積可以增大。在這種情況下，因?yàn)榈谝粯蚪盂E線圖案124被用作接地路徑，所以第一側(cè)屏蔽部件310可以更可靠地接地。

圖12、圖13和圖14示出了形成從封裝基板條100S的頂表面伸出的第二側(cè)屏蔽部件或上側(cè)屏蔽部件320的步驟。圖12是沿圖1的線X-X’截取的截面圖，并且圖13是沿圖1的線Y-Y’截取的截面圖。另外，圖14是示出第二側(cè)屏蔽部件320的部分的立體圖。

如圖12、圖13和圖14所示，第二側(cè)屏蔽部件320可以被形成為從第一側(cè)屏蔽部件310向上延伸以從所述封裝基板條100S伸出。第二側(cè)屏蔽部件320可以由具有EMI屏蔽功能的導(dǎo)電材料形成。第二側(cè)屏蔽部件320可以被形成為使芯片安裝區(qū)域110暴露并且被形成為具有從封裝基板條100S伸出的壁的形狀。當(dāng)從平面圖觀看時(shí)，第二側(cè)屏蔽部件320可以被形成為沿芯片安裝區(qū)域110的邊界延伸。也就是說，第二側(cè)屏蔽部件320可以具有網(wǎng)格形狀以使芯片安裝區(qū)域110暴露，如圖14所示。因此，第二側(cè)屏蔽部件320可以被形成為在芯片安裝區(qū)域110上提供和限定腔320C。因此，芯片安裝區(qū)域110可以分別通過腔320C保持暴露。

如圖13所示，第二側(cè)屏蔽部件320可以被形成為與第一側(cè)屏蔽部件310垂直交疊，并且與封裝基板條100S的橋接區(qū)域120至少部分地交疊。也就是說，第二側(cè)屏蔽部件320可以被形成為覆蓋橋接區(qū)域120。由于橋接區(qū)域120被設(shè)置成水平穿入第一側(cè)屏蔽部件310，所以由于橋接區(qū)域120的存在，在水平方向上不能對芯片安裝區(qū)域110進(jìn)行完全屏蔽。相反，第二側(cè)屏蔽部件320可以被形成為完全圍繞腔(圖14的320C)的邊緣。因此，腔320C中的每一個(gè)可以在水平方向上被第二側(cè)屏蔽部件320完全屏蔽。

在一些實(shí)施方式中，如圖12所示，可以使用鏤空掩模320M將第二導(dǎo)電粘合劑涂覆在封裝基板條100S上，該鏤空掩模320M使得第一側(cè)屏蔽部件310選擇性地暴露。因此，可以將第二導(dǎo)電粘合劑選擇性地涂覆在鏤空掩模320M上以涂覆第一側(cè)屏蔽部件310。因此，所涂覆的第二導(dǎo)電粘合劑可以與第一側(cè)屏蔽部件310垂直交疊以從所述封裝基板條100S向上伸出。所涂覆的第二導(dǎo)電粘合劑然后可以被固化以形成具有固相的第二側(cè)屏蔽部件320。因而，第二側(cè)屏蔽部件320可以被形成為與第一側(cè)屏蔽部件310垂直對齊。第二導(dǎo)電粘合劑可以是具有比第一導(dǎo)電粘合劑的粘性更高的粘性的膏狀材料。因此，即使在沒有支承所涂覆的第二導(dǎo)電粘合劑的任何模制圖案的情況下，所涂覆的第二導(dǎo)電粘合劑也可以不掉落。第二導(dǎo)電粘合劑可以是通過將導(dǎo)電顆粒分散在樹脂材料中而獲得的膏狀材料。銀顆?？梢员挥米鲗?dǎo)電顆粒，并且環(huán)氧樹脂材料可以被用作樹脂材料的基體材料。第二導(dǎo)電粘合劑的粘性可以通過控制環(huán)氧樹脂材料的構(gòu)成比以及導(dǎo)電顆粒的尺寸和含量來適當(dāng)?shù)卣{(diào)整。

圖15和圖16示出了將半導(dǎo)體芯片400安裝在芯片安裝區(qū)域110上的步驟。圖15是沿圖1的線X-X’截取的截面圖，并且圖16是沿圖1的線Y-Y’截取的截面圖。

如圖15和圖16所示，半導(dǎo)體芯片400可以被分別安裝在由第二側(cè)屏蔽部件320提供的腔320C暴露的芯片安裝區(qū)域110上。半導(dǎo)體芯片400可以被分別電連接至芯片安裝區(qū)域110。具體地，諸如接合線的連接構(gòu)件410可以被形成為將半導(dǎo)體芯片400電連接至第一跡線圖案141的剩余暴露部分141A(與著陸焊盤(landing pad)相對應(yīng))?？梢允褂谜澈蠈?90將半導(dǎo)體芯片400附接至芯片安裝區(qū)域110的第一介電層113。在一些實(shí)施方式中，可以使用凸塊代替接合線410將半導(dǎo)體芯片400電連接至芯片安裝區(qū)域110。

第二側(cè)屏蔽部件320的頂表面321可以位于高于半導(dǎo)體芯片400的頂表面401的水平。第二側(cè)屏蔽部件320的頂表面321可以位于高于接合線410的最高部分411的水平。因此，設(shè)置在每個(gè)腔320C中的半導(dǎo)體芯片400和接合線410可以完全被第二側(cè)屏蔽部件320圍繞。因此，可以由第二側(cè)屏蔽部件320對設(shè)置在每個(gè)腔320C中的半導(dǎo)體芯片400和接合線410進(jìn)行完全屏蔽并且與其它半導(dǎo)體芯片400絕緣。雖然圖15示出了只有一個(gè)半導(dǎo)體芯片400位于每個(gè)腔320C中的示例，但是本公開不限于此。例如，在一些實(shí)施方式中，兩個(gè)或更多個(gè)半導(dǎo)體芯片可以布置在每個(gè)腔320C中的每一個(gè)半導(dǎo)體芯片400上。

圖17和圖18示出了形成模制層500的步驟。圖17是沿圖1的線X-X’截取的截面圖，并且圖18是沿圖1的線Y-Y’截取的截面圖。

如圖17和圖18所示，模制層500可以被形成為覆蓋第二側(cè)屏蔽部件320、半導(dǎo)體芯片400、接合線410和芯片安裝區(qū)域110?？梢允褂媚Ｖ乒に囉森h(huán)氧樹脂模制化合物(EMC)材料形成模制層500。模制層500可以由介電層形成以隔離并保護(hù)半導(dǎo)體芯片400和接合線410。模制層500可以被形成為完全填充腔(圖15的320C)，該腔由具有網(wǎng)格形狀的第二側(cè)屏蔽部件320提供。模制層500可以被形成為具有足夠的厚度以完全覆蓋第二側(cè)屏蔽部件320的頂表面321。模制層500可以被形成為完全覆蓋封裝基板條100S的整個(gè)頂表面?？梢允褂脝蝹€(gè)模制工藝一次形成覆蓋所有半導(dǎo)體芯片400和封裝基板條100S的整個(gè)頂表面的模制層500。因此，該實(shí)施方式可以適合于半導(dǎo)體封裝的大量生產(chǎn)。

圖19和圖20示出了形成使第二側(cè)屏蔽部件320的一部分暴露的模制圖案501的步驟。圖19是沿圖1的線X-X’截取的截面圖，并且圖20是沿圖1的線Y-Y’截取的截面圖。

如圖19和圖20所示，可以使模制層(圖17和圖18的500)凹進(jìn)以減小模制層500的厚度并且在封裝基板條100s上形成具有凹進(jìn)表面502的模制圖案501。可以使模制層500凹進(jìn)以使第二側(cè)屏蔽部件320的一部分(例如，第二側(cè)屏蔽部件320的頂表面321)暴露?？梢酝ㄟ^將磨削工藝應(yīng)用于模制層500的頂表面來形成模制圖案501?？梢酝ㄟ^使模制層500凹進(jìn)直到暴露第二側(cè)屏蔽部件320的頂表面321來將模制層500分成模制圖案501。也就是說，模制圖案501可以被形成為填充腔320C，該腔由具有網(wǎng)格形狀的第二側(cè)屏蔽部件320提供。模制圖案501的凹進(jìn)表面502可以基本上彼此共面以具有平坦輪廓。

圖21和圖22示出了形成頂屏蔽部件350的步驟。圖21是沿圖1的線X-X’截取的截面圖，并且圖22是沿圖1的線Y-Y’截取的截面圖。

如圖21和圖22所示，頂屏蔽部件350可以被形成為覆蓋模制圖案501。頂屏蔽部件350可以被形成為與第二側(cè)屏蔽部件320的通過模制圖案501暴露的頂表面321接觸。因此，頂屏蔽部件350可以被電連接至第二側(cè)屏蔽部件320。第一側(cè)屏蔽部件310和第二側(cè)屏蔽部件320以及頂屏蔽部件350可以構(gòu)成EMI屏蔽籠。EMI屏蔽籠還可以包括圖4所示的邊緣屏蔽柱150的陣列。EMI屏蔽籠可以對芯片安裝區(qū)域110上的半導(dǎo)體芯片400屏蔽EMI。

可以使用濺射工藝或化學(xué)氣相沉積(CVD)工藝通過沉積覆蓋模制圖案501和第二側(cè)屏蔽部件320的導(dǎo)電層來形成頂屏蔽部件350。另選地，可以使用噴涂工藝或電鍍工藝來形成頂屏蔽部件350。可以使用單個(gè)工藝將頂屏蔽部件350同時(shí)形成在模制圖案501和第二側(cè)屏蔽部件320的頂表面上。因此，與在芯片安裝區(qū)域110彼此分離之后在模制圖案501的每個(gè)上單獨(dú)地形成頂屏蔽部件350的情況相比，可以提高制造工藝的生產(chǎn)量。另外，頂屏蔽部件350可以被形成為在芯片安裝區(qū)域110彼此分離之前覆蓋模制圖案501的平坦的頂表面。因此，與在芯片安裝區(qū)域110彼此分離之后針對單獨(dú)形成以覆蓋每個(gè)半導(dǎo)體封裝的頂表面和側(cè)壁的EMI屏蔽籠的導(dǎo)電層相比，可以可靠且快速地形成頂屏蔽部件350。

圖23和圖24示出了將載體200從封裝基板條100S分離的步驟。圖23是沿圖1的線X-X’截取的截面圖，并且圖24是沿圖1的線Y-Y’截取的截面圖。

如圖23和圖24所示，可以將載體200從封裝基板條100S分離并移除。形成第一側(cè)屏蔽部件310和第二側(cè)屏蔽部件320、安裝半導(dǎo)體芯片400、形成模制圖案501和形成頂屏蔽部件350的工藝可以被應(yīng)用于由載體200支承的封裝基板條100S。在包括頂屏蔽部件350的封裝基板條100S被切斷之前以及在用作連接端子的焊料球被附接至封裝基板條100S之前，可以將載體200從封裝基板條100S分離。

圖25和圖26示出了將外部連接端子600附接至封裝基板條100S的步驟。圖25是沿圖1的線X-X’截取的截面圖，并且圖26是沿圖1的線Y-Y’截取的截面圖。

如圖25和圖26所示，外部連接端子600可以分別被附接至第二跡線圖案145的暴露的部分。外部連接端子600可以是焊料球。外部連接端子600可以使用球安裝工藝的單個(gè)步驟被同時(shí)附接至封裝基板條100S的第二跡線圖案145的暴露的部分。由于形成外部連接端子600，因此半導(dǎo)體封裝結(jié)構(gòu)10S可以被形成在封裝基板條100S上。半導(dǎo)體封裝結(jié)構(gòu)10S可以包括：第一側(cè)屏蔽部件310，其沿著芯片安裝區(qū)域110的外周穿透封裝基板條100S以對芯片安裝區(qū)域110進(jìn)行屏蔽；第二側(cè)屏蔽部件320，其被堆疊在所述第一側(cè)屏蔽部件310上以對安裝在芯片安裝區(qū)域110上的半導(dǎo)體芯片400進(jìn)行屏蔽；模制圖案501，其填充由第二側(cè)屏蔽部件320提供的腔320C以保護(hù)半導(dǎo)體芯片400；以及頂屏蔽部件350，其覆蓋模制圖案501的頂表面并且被電連接至第二側(cè)屏蔽部件320。半導(dǎo)體封裝結(jié)構(gòu)10S可以被形成為包括多個(gè)單位半導(dǎo)體封裝。

由于芯片安裝區(qū)域110通過橋接區(qū)域120被連接并固定至彼此，所以橋接區(qū)域120可以防止芯片安裝區(qū)域110被扭轉(zhuǎn)或扭曲。如果芯片安裝區(qū)域110中的至少一個(gè)被扭轉(zhuǎn)或扭曲使得芯片安裝區(qū)域110的位置改變，則難以將外部端子600精確地附接至第二跡線圖案145的暴露的部分。然而，根據(jù)實(shí)施方式，即使當(dāng)外部連接端子600被附接至第二跡線圖案145的所暴露的部分時(shí)，芯片安裝區(qū)域110仍可以通過橋接區(qū)域120被連接并固定至彼此。因此，在用于將外部連接端子600附接至第二跡線圖案145的暴露的部分的工藝期間，不會出現(xiàn)處理失敗。

圖27和圖28示出了將多個(gè)半導(dǎo)體封裝彼此分開的步驟。圖27是沿圖1的線X-X’截取的截面圖，并且圖28是沿圖1的線Y-Y’截取的截面圖。

如圖27和圖28所示，可以使用分離工藝將所述多個(gè)半導(dǎo)體封裝彼此分開。例如，可以利用沿第一側(cè)屏蔽部件310和第二側(cè)屏蔽部件320的中心區(qū)域移動(dòng)的鋸條700對包括多個(gè)半導(dǎo)體封裝的封裝基板條100S進(jìn)行切割以將多個(gè)半導(dǎo)體封裝彼此分開，使得單位半導(dǎo)體封裝中的每一個(gè)包括芯片安裝區(qū)域110中的任一個(gè)。此外，單位半導(dǎo)體封裝中的每一個(gè)包括構(gòu)成每個(gè)單位半導(dǎo)體封裝的至少兩個(gè)相鄰的芯片安裝區(qū)域110和設(shè)置在至少兩個(gè)相鄰的芯片安裝區(qū)域110之間的第二側(cè)屏蔽部件320的至少一部分?？梢允褂眉す馐驿彈l700執(zhí)行用于將多個(gè)半導(dǎo)體封裝彼此分開的分離工藝。

鋸條700可以被設(shè)置在頂屏蔽部件350上并且切割頂屏蔽部件350，并且可以與第二側(cè)屏蔽部件320的中心區(qū)域?qū)R。鋸條700可以將第二側(cè)屏蔽部件320切割成兩部分，以提供彼此分開的第二側(cè)屏蔽部件的第一半320A和第二側(cè)屏蔽部件的第二半320B。隨后，鋸條700可以將第一側(cè)屏蔽部件310切割成兩部分，以提供彼此分開的第一側(cè)屏蔽部件的第一半310A和第一側(cè)屏蔽部件的第二半310B。當(dāng)由鋸條700對第一側(cè)屏蔽部件310進(jìn)行切割時(shí)，橋接區(qū)域120中的每一個(gè)也可以被分為兩個(gè)部分，以提供彼此分離的第一半橋接區(qū)域120A和第二半橋接區(qū)域120B。因此，多個(gè)半導(dǎo)體封裝可以彼此分離。

圖29和圖30示出了與彼此分離的多個(gè)半導(dǎo)體封裝中的任一個(gè)半導(dǎo)體封裝對應(yīng)的單位半導(dǎo)體封裝10。圖29是沿與圖1的線X-X’相同的切割線截取的單位半導(dǎo)體封裝10的截面圖，并且圖30是沿與圖1的線Y-Y’相同的切割線截取的單位半導(dǎo)體封裝10的截面圖。圖31A、圖31B、圖31C和圖31D是沿圖29的線H-H'截取的單位封裝基板100U的各種平面圖。

如圖29和圖30所示，單位半導(dǎo)體封裝10可以被配置成使得第一側(cè)屏蔽部件的第一半310A對單位封裝基板100U進(jìn)行屏蔽。第二側(cè)屏蔽部件的第一半320A可以圍繞模制圖案501的側(cè)壁以對安裝在單位封裝基板100U上的半導(dǎo)體芯片400屏蔽EMI。頂屏蔽部件350可以覆蓋模制圖案501的頂表面以附加地屏蔽半導(dǎo)體芯片400。

如圖31A所示，單位封裝基板100U可以具有平面圖中的矩形形狀，并且第一側(cè)屏蔽部件的第一半310A可以被設(shè)置在單位封裝基板100U的四個(gè)邊緣中以限定芯片安裝區(qū)域110。第一側(cè)屏蔽部件的第一半310A可以被設(shè)置成圍繞芯片安裝區(qū)域110，并且第一半橋接區(qū)域120A可以位于單位封裝基板100U的四個(gè)角落處?？梢员┞兜谝话霕蚪訁^(qū)域120A的外側(cè)壁。因此，由于在水平方向上行進(jìn)的電磁波或高頻噪聲可以經(jīng)由第一半橋接區(qū)域120A來傳播，所以可能不對芯片安裝區(qū)域110屏蔽EMI現(xiàn)象。然而，根據(jù)實(shí)施方式，邊緣屏蔽柱150可以被垂直地設(shè)置成穿透包括第一半橋接區(qū)域120A的每個(gè)橋接區(qū)域120，以便防止經(jīng)由第一半橋接區(qū)域120A傳播在水平方向上行進(jìn)的電磁波或高頻噪聲。

如圖4所示，邊緣屏蔽柱150可以穿透第一半橋接區(qū)域120A，以將封裝基板主體122的頂表面上的第一跡線圖案141S(對應(yīng)于第一半橋接區(qū)域120A)連接至封裝基板主體122的底表面上的第二跡線圖案145S。如圖30所示，第一半橋接區(qū)域120A中的第一橋接跡線圖案124可以與第一側(cè)屏蔽部件的第一半310A的延伸311接觸并連接至第一側(cè)屏蔽部件的第一半310A的延伸311，并且第一橋接跡線圖案124可以經(jīng)由第一跡線圖案(圖4的141S)、邊緣屏蔽柱(圖4的150)和第二跡線圖案(圖4的145S)電連接至接地端子。

圖31A所示的邊緣屏蔽柱150可以包括第一邊緣屏蔽柱151和第二邊緣屏蔽柱153，所述第一邊緣屏蔽柱151和第二邊緣屏蔽柱153被設(shè)置在芯片安裝區(qū)域110的與橋接區(qū)域120A相鄰的每個(gè)邊緣角落中，如參照圖5所述。

參照圖31B，第一邊緣屏蔽柱151A和第二邊緣屏蔽柱153A可以被交替地排列為一列以在芯片安裝區(qū)域110的每個(gè)邊緣角落中彼此接觸從而構(gòu)成邊緣屏蔽壁150A，如參照圖6所述。邊緣屏蔽壁150A可以在水平方向上連接至第一側(cè)屏蔽部件310A。

參照圖31C，邊緣屏蔽柱150B當(dāng)中的第一邊緣屏蔽柱151B可以被設(shè)置在橋接區(qū)域120A中，并且邊緣屏蔽柱150B當(dāng)中的第二邊緣屏蔽柱153B可以被設(shè)置在與橋接區(qū)域120A相鄰的芯片安裝區(qū)域110中。

參照圖31D，所有的邊緣屏蔽柱150D可以被設(shè)置在橋接區(qū)域120A中。邊緣屏蔽柱150D可以包括第一邊緣屏蔽柱151D和第二邊緣屏蔽柱153D。第二邊緣屏蔽柱153D可以被設(shè)置成與邊界部分112相鄰，并且第一邊緣屏蔽柱151D可以被設(shè)置成比第二邊緣屏蔽柱153D更遠(yuǎn)離邊界部分112。在這種情況下，在參照圖27和圖28描述的分離工藝期間可以切割第一邊緣屏蔽柱151D中的一些。因此，可以在橋接區(qū)域120A的側(cè)壁處暴露第一邊緣屏蔽柱151D中的一些。

圖32是示出根據(jù)實(shí)施方式的半導(dǎo)體封裝11的截面圖。圖32是沿著圖1的線X-X’截取的截面圖。

如圖32所示，單位半導(dǎo)體封裝11可以包括彼此相鄰的第一芯片安裝區(qū)域110A和第二芯片安裝區(qū)域110B。單位半導(dǎo)體封裝11可以被分離成包括具有外側(cè)屏蔽部件310D的結(jié)構(gòu)，所述外側(cè)屏蔽部件310D圍繞單位封裝基板110N的外側(cè)壁以水平地對所述單位封裝基板110N的第一芯片安裝區(qū)域110A和第二芯片安裝區(qū)域110B進(jìn)行屏蔽。第一半導(dǎo)體芯片400A可以被安裝在第一芯片安裝區(qū)域110A上，并且第二半導(dǎo)體芯片400B可以被安裝在第二芯片安裝區(qū)域110B上。第二外側(cè)屏蔽部件320D可以圍繞第一模制圖案的外側(cè)壁501A和第二模制圖案的外側(cè)壁501B，以水平地對第一半導(dǎo)體芯片400A和第二半導(dǎo)體芯片400B進(jìn)行屏蔽。第二內(nèi)側(cè)屏蔽部件320I可以被設(shè)置在第一模制圖案501A與第二模制圖案501B之間，以防止第一半導(dǎo)體芯片400A與第二半導(dǎo)體芯片400B之間的EMI現(xiàn)象。頂屏蔽部件350可以被設(shè)置成覆蓋第二側(cè)屏蔽部件320D和320I以及模制圖案501A和501B的頂表面。第一內(nèi)側(cè)屏蔽部件310C可以被設(shè)置在第一芯片安裝區(qū)域110A與第二芯片安裝區(qū)域110B之間，以防止第一芯片安裝區(qū)域110A與第二芯片安裝區(qū)域110B之間的EMI現(xiàn)象。在一些實(shí)施方式中，在第一芯片安裝區(qū)域110A與第二芯片安裝區(qū)域110B之間可以不存在第一內(nèi)側(cè)屏蔽部件310C。

圖33至圖48是示出根據(jù)另一實(shí)施方式制造半導(dǎo)體封裝的方法以及由此制造的半導(dǎo)體封裝的截面圖。

圖33和圖34示出了形成第一掩模2810的步驟。圖33是沿圖1的線X-X’截取的截面圖，并且圖34是沿圖1的線Y-Y’截取的截面圖。

如圖33和圖34所示，封裝基板條2100S可以位于載體2200上方，并且可以使用層壓工藝被附接至載體2200并被固定至載體2200。封裝基板條2100S可以具有與參照圖1和圖2描述的封裝基板條100S基本上相同的構(gòu)造。也就是說，封裝基板條2100S可以包括設(shè)置在芯片安裝區(qū)域2110(例如，第一芯片安裝區(qū)域2110A和第二芯片安裝區(qū)域2110B)之間并且限定芯片安裝區(qū)域2110的通縫2130，并且還可以包括將所述芯片安裝區(qū)域2110連接并固定至彼此的橋接區(qū)域2120。每個(gè)芯片安裝區(qū)域2110可以包括基板主體層2111和可以被設(shè)置在主體層2111上和主體層2111中的電路互連結(jié)構(gòu)2140。電路互連結(jié)構(gòu)2140可以包括第一跡線圖案2141、第二跡線圖案2145和內(nèi)部跡線圖案2143。第一介電層2113可以被設(shè)置在基板主體層2111的第一表面2111A上，并且第二介電層2115可以被設(shè)置在基板主體層2111的第二表面2111B上。橋接區(qū)域2120中的每一個(gè)可以包括橋接主體層2121、設(shè)置在橋接主體層2121的第一表面2121A上的第一橋接跡線圖案2124以及設(shè)置在橋接主體層2121的第二表面2121B上的與第一橋接跡線圖案2124相反的第二橋接跡線圖案2125。第一橋接跡線圖案2124和第二橋接跡線圖案2125可以被接地。

第一掩模2810可以形成在基板主體層2111的第一表面2111A上，以保持通縫2130打開并且使得橋接區(qū)域2120暴露。第一掩模2810可以被形成為覆蓋芯片安裝區(qū)域2110。可以通過使用層壓工藝將干模附接至第一介電層2113、通過將干模的預(yù)定區(qū)域選擇性地暴露于紫外(UV)線以及通過將暴露的干模顯影來形成第一掩模2810。

圖35和圖36示出了形成晶種金屬層2310的步驟。圖35是沿圖1的線X-X’截取的截面圖，并且圖36是沿圖1的線Y-Y’截取的截面圖。

如圖35和圖36所示，晶種金屬層2310可以被形成在第一掩模2810上以及通縫2130中。因此，晶種金屬層2310可以被形成為覆蓋通縫2130的側(cè)壁以及載體2200的通過通縫2130暴露的部分。晶種金屬層2310可以被形成為具有與通縫2130相同的輪廓。因此，晶種金屬層2310在通縫2130中可以具有凹進(jìn)的表面。晶種金屬層2310可以被形成為覆蓋橋接區(qū)域2120的第一橋接跡線圖案2124。可以使用無電鍍工藝或沉積工藝(諸如，濺射工藝)來形成晶種金屬層2310。晶種金屬層2310可以被形成為包括銅材料。

圖37和圖38示出了形成晶種金屬圖案2311的步驟。圖37是沿圖1的線X-X’截取的截面圖，并且圖38是沿圖1的線Y-Y’截取的截面圖。

如圖37和圖38所示，可以選擇性地將第一掩模2810從封裝基板條2100S移除。當(dāng)?shù)谝谎谀?810被移除時(shí)，也可以移除晶種金屬層2310的被設(shè)置在第一掩模2810上的部分以選擇性地使晶種金屬圖案2311至少在通縫2130的內(nèi)壁上以及在橋接區(qū)域2120上。

圖39和圖40示出了形成第二掩模2830的步驟。圖39是沿圖1的線X-X’截取的截面圖，并且圖40是沿圖1的線Y-Y’截取的截面圖。

如圖39和圖40所示，第二掩模2830可以被形成在基板主體層2111的第一表面2111A上并且使晶種金屬圖案2311暴露。第二掩模2830可以被形成為覆蓋芯片安裝區(qū)域2110?？梢酝ㄟ^使用層壓工藝將干模附接至第一介電層2113、通過將干模的預(yù)定區(qū)域選擇性地暴露于紫外(UV)線以及通過將暴露的干模顯影來形成第二掩模2830。

圖41和圖42示出了形成側(cè)屏蔽部件2312的步驟。圖41是沿圖1的線X-X’截取的截面圖，并且圖42是沿圖1的線Y-Y’截取的截面圖。

如圖41和圖42所示，電鍍工藝可以通過將電解液提供到通過第二掩模2830暴露的晶種金屬圖案2311上以形成側(cè)屏蔽部件2312以及通過將晶種金屬圖案2311用作陰極將電流強(qiáng)加到電解液中來執(zhí)行。通縫2130中的晶種金屬圖案2311可以經(jīng)由橋接區(qū)域2120上剩余的晶種金屬圖案2311的交疊部分(圖41的2111A)而彼此連接，如圖42所示。因此，即使位于封裝基板條2100S上的晶種金屬圖案2311中只有一個(gè)晶種金屬圖案被連接至陰極端子，所有晶種金屬圖案2311也可以被電連接至陰極端子以充當(dāng)陰極。因此，可以使用電鍍工藝使電鍍層在晶種金屬層2311上生長。如果電鍍工藝的處理時(shí)間增加，則電鍍層可以生長為形成從封裝基板條2100S伸出的側(cè)屏蔽部件2312和第二掩模2830。

當(dāng)執(zhí)行電鍍工藝時(shí)，可以省略形成晶種金屬圖案2311的步驟。例如，在形成晶種金屬層2310(參見圖35和圖36)之后，可以省略將圖37和圖38中所示的晶種金屬層2310圖案化的步驟。在形成晶種金屬層2310之后，圖39和圖40所示的第二掩模2830可以被形成在晶種金屬層2310上而無需移除第一掩模2810。在這種情況下，即使晶種金屬層2310部分地被第二掩模2830覆蓋，也可以通過第二掩模2830使得晶種金屬層2310的與晶種金屬圖案2311對應(yīng)的部分暴露。隨后，可以執(zhí)行電鍍工藝以形成側(cè)屏蔽部件2312，如圖41和圖42所示。然后可以順序地移除第二掩模2830和第一掩模2810，以選擇性地移除晶種金屬層2310的通過側(cè)屏蔽部件2312暴露的部分。

側(cè)屏蔽部件2312可以被形成為包括填充通縫2130的第一側(cè)屏蔽部件或下側(cè)屏蔽部件2312A以及從芯片安裝區(qū)域2110伸出的第二屏蔽部件或上側(cè)屏蔽部件2312B。第一側(cè)屏蔽部件2312A可以與圖12的第一側(cè)屏蔽部件310對應(yīng)，并且第二側(cè)屏蔽部件2312B可以與圖12的第二側(cè)屏蔽部件320對應(yīng)。第一側(cè)屏蔽部件2312A可以如第一側(cè)屏蔽部件310被形成為覆蓋芯片安裝區(qū)域2110的側(cè)壁，并且第二側(cè)屏蔽部件2312B可以被形成為具有如第二側(cè)屏蔽部件320的網(wǎng)格形狀(參見圖14)。因此，第二側(cè)屏蔽部件2312B可以被形成為在芯片安裝區(qū)域2110上提供腔2320C。

圖43和圖44示出了形成模制層2500的步驟。圖43是沿圖1的線X-X’截取的截面圖，并且圖44是沿圖1的線Y-Y’截取的截面圖。

如圖43和圖44所示，半導(dǎo)體芯片2400可以被設(shè)置在由側(cè)屏蔽部件2312提供的腔2320C中。半導(dǎo)體芯片2400可以經(jīng)由諸如接合線2410的連接構(gòu)件被電連接至芯片安裝區(qū)域2110中的第一跡線圖案2141的著陸焊盤2141A?？梢允褂谜澈蠈?490將半導(dǎo)體芯片2400附接至芯片安裝區(qū)域2110上的第一介電層2113。

側(cè)屏蔽部件2312的頂表面2321可以位于高于半導(dǎo)體芯片2400的頂表面2401的水平。側(cè)屏蔽部件2312的頂表面2321可以位于高于接合線2410的最高部分2411的水平。因此，設(shè)置在每個(gè)腔2320C中的半導(dǎo)體芯片2400和接合線2410可以被第二側(cè)屏蔽部件2312B完全圍繞。因此，可以通過第二側(cè)屏蔽部件2312B在水平方向上對設(shè)置在每個(gè)腔2320C(見圖41)中的半導(dǎo)體芯片2400和接合線2410完全進(jìn)行屏蔽并且與其它半導(dǎo)體芯片2400絕緣。模制層2500可以被形成為覆蓋側(cè)屏蔽部件2312、半導(dǎo)體芯片2400、接合線2410和芯片安裝區(qū)域2110。模制層2500可以被形成為完全填充腔，該腔由具有網(wǎng)格形狀的側(cè)屏蔽部件2312提供。

圖45和圖46示出了形成頂屏蔽部件2350的步驟。圖45是沿圖1的線X-X’截取的截面圖，并且圖46是沿圖1的線Y-Y’截取的截面圖。

如圖45和圖46所示，可以使模制層2500凹進(jìn)以形成具有凹進(jìn)表面2502的模制圖案2501。可以使模制層2500凹進(jìn)以使側(cè)屏蔽部件2312的一部分(例如，側(cè)屏蔽部件2312的頂表面2321)暴露?？梢酝ㄟ^使模制層2500凹進(jìn)直到側(cè)屏蔽部件2312的頂表面2321暴露來將模制層2500分成模制圖案2501。也就是說，模制圖案2501可以被形成為填充由具有網(wǎng)格形狀的側(cè)屏蔽部件2312提供的腔2320C。頂屏蔽部件2350可以被形成為覆蓋模制圖案2501。頂屏蔽部件2350可以被形成為與側(cè)屏蔽部件2312的通過模制圖案2501暴露的頂表面2321接觸。因此，頂屏蔽部件2350可以被電連接至側(cè)屏蔽部件2312。側(cè)屏蔽部件2312和頂屏蔽部件2350可以構(gòu)成EMI屏蔽籠。EMI屏蔽籠還可以包括圖4所示的邊緣屏蔽柱150的陣列。EMI屏蔽籠可以對芯片安裝區(qū)域2110中的半導(dǎo)體芯片2400屏蔽EMI。

圖47示出了附接外部連接端子2600的步驟。圖47是沿著圖1的線X-X’截取的截面圖。

如圖47所示，可以將載體2200從封裝基板條2100S分離并移除。可以分別將外部連接端子2600附接至封裝基板條2100S的第二跡線圖案2145的暴露的部分。外部連接端子2600可以是焊料球?？梢允褂们虬惭b工藝的單個(gè)步驟將外部連接端子2600同時(shí)附接至封裝基板條2100S的第二跡線圖案2145的暴露的部分。由于形成外部連接端子2600，多個(gè)半導(dǎo)體封裝可以被形成在封裝基板條2100S上?？梢允褂梅蛛x工藝將多個(gè)半導(dǎo)體封裝彼此分開。可以將多個(gè)半導(dǎo)體封裝彼此分開使得每個(gè)半導(dǎo)體封裝包括芯片安裝區(qū)域2110中的一個(gè)。

圖48示出了根據(jù)實(shí)施方式的單位半導(dǎo)體封裝13。圖48是沿著圖1的線X-X’截取的截面圖。

如圖48所示，單位半導(dǎo)體封裝13可以被分離成包括彼此相鄰的第一芯片安裝區(qū)域2110A和第二芯片安裝區(qū)域2110B。單位半導(dǎo)體封裝13可以被分離成包括具有外側(cè)屏蔽部件2312D的結(jié)構(gòu)，所述外側(cè)屏蔽部件2312D圍繞單位封裝基板2100N的外側(cè)壁以水平地對所述單位封裝基板2100N進(jìn)行屏蔽。第一半導(dǎo)體芯片2400A可以被安裝在第一芯片安裝區(qū)域2110A上，并且第二半導(dǎo)體芯片2400B可以被安裝在第二芯片安裝區(qū)域2110B上。外側(cè)屏蔽部件2312D可以圍繞第一模制圖案的外側(cè)壁2501A的外側(cè)壁和第二模制圖案的外側(cè)壁2501B的外側(cè)壁，以水平地對第一半導(dǎo)體芯片2400A和第二半導(dǎo)體芯片2400B進(jìn)行屏蔽。內(nèi)側(cè)屏蔽部件2312C可以被設(shè)置在第一模制圖案2501A與第二模制圖案2501B之間，以防止第一半導(dǎo)體芯片2400A與第二半導(dǎo)體芯片2400B之間的EMI現(xiàn)象。頂屏蔽部件2350可以被設(shè)置成覆蓋側(cè)屏蔽部件2312D和2312C以及模制圖案2501A和2501B的頂表面。內(nèi)側(cè)屏蔽部件2312C可以延伸到第一芯片安裝區(qū)域2110A與第二芯片安裝區(qū)域2110B之間的界面中，以防止第一芯片安裝區(qū)域2110A與第二芯片安裝區(qū)域2110B之間的EMI現(xiàn)象。在一些實(shí)施方式中，單位半導(dǎo)體封裝13可以根據(jù)分離工藝被分離成包括單個(gè)芯片安裝區(qū)域。

圖49是示出根據(jù)另一實(shí)施方式的半導(dǎo)體封裝13D的截面圖。圖49是沿著圖1的線X-X’截取的截面圖。

如圖49所示，單位半導(dǎo)體封裝13D可以被分離成包括一個(gè)芯片安裝區(qū)域2110。單位半導(dǎo)體封裝13D可以被分離成包括具有側(cè)屏蔽部件2312D的結(jié)構(gòu)，所述側(cè)屏蔽部件2312D圍繞單位封裝基板2100N的側(cè)壁以水平地對單位封裝基板2100N進(jìn)行屏蔽。半導(dǎo)體芯片2400可以安裝在芯片安裝區(qū)域2110上。側(cè)屏蔽部件2312D可以圍繞模制圖案2501的側(cè)壁以水平地對半導(dǎo)體芯片2400進(jìn)行屏蔽。頂屏蔽部件2350可以被設(shè)置成覆蓋側(cè)屏蔽部件2312D和模制圖案2501的頂表面。

圖50是示出包括包含根據(jù)實(shí)施方式的至少一個(gè)半導(dǎo)體封裝的存儲卡7800的電子系統(tǒng)的框圖。存儲卡7800包括諸如非易失性存儲設(shè)備的存儲器7810和存儲控制器7820。存儲器7810和存儲控制器7820可以存儲數(shù)據(jù)或讀取存儲的數(shù)據(jù)。存儲器7810和/或存儲控制器7820可以包括設(shè)置在根據(jù)實(shí)施方式的半導(dǎo)體封裝中的一個(gè)或更多個(gè)半導(dǎo)體芯片。

存儲器7810可以包括應(yīng)用本公開的實(shí)施方式的技術(shù)的非易失性存儲設(shè)備。存儲控制器7820可以控制存儲器7810從而響應(yīng)于來自主機(jī)7830的讀/寫請求來讀出存儲的數(shù)據(jù)或存儲數(shù)據(jù)。

圖51是示出包括根據(jù)實(shí)施方式的至少一個(gè)封裝的電子系統(tǒng)8710的框圖。電子系統(tǒng)8710可以包括控制器8711、輸入/輸出設(shè)備8712和存儲器8713?？刂破?711、輸入/輸出設(shè)備8712和存儲器8713可以經(jīng)由總線8715彼此聯(lián)接，總線8715提供數(shù)據(jù)移動(dòng)所通過的路徑。

在實(shí)施方式中，控制器8711可以包括一個(gè)或更多個(gè)微處理器、數(shù)字信號處理器、微控制器和/或能夠執(zhí)行與這些部件相同功能的邏輯器件?？刂破?711或存儲器8713可以包括根據(jù)本公開的實(shí)施方式的半導(dǎo)體封裝中的一個(gè)或更多個(gè)。輸入/輸出設(shè)備8712可以包括選自小鍵盤、鍵盤、顯示設(shè)備、觸摸屏等中的至少一種。存儲器8713是用于存儲數(shù)據(jù)的設(shè)備。存儲器8713可以存儲要由控制器8711執(zhí)行的數(shù)據(jù)和/或命令等。

存儲器8713可以包括諸如DRAM的易失性存儲裝置和/或諸如閃速存儲器的非易失性存儲裝置。例如，閃速存儲器可以安裝至諸如移動(dòng)終端或臺式計(jì)算機(jī)的信息處理系統(tǒng)。閃速存儲器可以構(gòu)成固態(tài)硬盤(SSD)。在這種情況下，電子系統(tǒng)8710可以在閃速存儲系統(tǒng)中穩(wěn)定地存儲大量數(shù)據(jù)。

電子系統(tǒng)8710還可以包括配置成向通信網(wǎng)絡(luò)發(fā)送數(shù)據(jù)以及從通信網(wǎng)絡(luò)接收數(shù)據(jù)的接口8714。接口8714可以是有線型或無線型。例如，接口8714可以包括天線或有線收發(fā)器或無線收發(fā)器。

電子系統(tǒng)8710可以被實(shí)現(xiàn)為移動(dòng)系統(tǒng)、個(gè)人計(jì)算機(jī)、工業(yè)用計(jì)算機(jī)或執(zhí)行各種功能的邏輯系統(tǒng)。例如，移動(dòng)系統(tǒng)可以是個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、平板計(jì)算機(jī)、移動(dòng)電話、智能電話、無線電話、膝上型計(jì)算機(jī)、存儲卡、數(shù)字音樂系統(tǒng)和信息發(fā)送/接收系統(tǒng)中的任一種。

如果電子系統(tǒng)8710是能夠進(jìn)行無線通信的設(shè)備，則電子系統(tǒng)8710可以在通信系統(tǒng)中使用，該通信系統(tǒng)諸如為：CDMA(碼分多址)、GSM(全球移動(dòng)通信系統(tǒng))、NADC(北美數(shù)字蜂窩)、E-TDMA(增強(qiáng)時(shí)分多址)、WCDMA(寬帶碼分多址)、CDMA2000、LTE(長期演進(jìn))和Wibro(無線寬帶網(wǎng)絡(luò))。

出于示例性目的公開了本公開的實(shí)施方式。本領(lǐng)域技術(shù)人員將理解，在不脫離本公開以及所附權(quán)利要求的范圍和精神的情況下，可以進(jìn)行各種修改、添加和替換。

相關(guān)申請的交叉引用

本申請要求于2015年12月8日提交的韓國專利申請No.10-2015-0174365的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。