本發(fā)明實(shí)施例涉及場效應(yīng)晶體管(FET)結(jié)構(gòu)的溝道注入輪廓和制造FET結(jié)構(gòu)的方法。

背景技術(shù)：

集成電路上兩個相同設(shè)計的器件在它們的性能上具有隨機(jī)差異并且在模擬它們的性能的參數(shù)中顯示一定水平的隨機(jī)失配。該失配是由于用于制造器件的物理工藝的隨機(jī)性質(zhì)產(chǎn)生的。

兩個CMOS相同的晶體管的失配的特征在于包括它們的閾值電壓Vt的差異的隨機(jī)變化。閾值電壓通常是指允許電流在絕緣柵極場效應(yīng)晶體管(FET)中從源極流至漏極所需的最低柵極電壓。因此，閾值電壓是導(dǎo)通晶體管所需的電壓水平。閾值電壓十分重要，因為如果閾值電壓太低，則可能遭受關(guān)態(tài)漏電流。

關(guān)態(tài)漏電流是當(dāng)晶體管截止時發(fā)生的電流泄漏。如果將零伏特置于晶體管的柵極，名義上，晶體管應(yīng)被截止并且零電流流動。如果柵極處于零伏特，則沒有逆變區(qū)并且應(yīng)該沒有電流。源極和漏極應(yīng)該像兩個背至背的二極管。當(dāng)然，可能有少量的二極管漏電流，特別是在源極和漏極靠近在一起的情況下?？赡苡幸欢康暮谋M區(qū)，所述耗盡區(qū)從彼此面對的源極和漏極延伸，因為晶體管的臨界尺寸，即柵極長度減小。如果這些耗盡區(qū)重疊，則它們可能產(chǎn)生源極至漏極的泄漏。這些耗盡區(qū)的合并可能由于在柵極之下的耗盡區(qū)的強(qiáng)化注入而失敗。這種注入的一個副作用是提高導(dǎo)通柵極所需的電壓，或者提高晶體管的閾值電壓。

摻雜源極和漏極之間的柵極下方的區(qū)域以廢除關(guān)態(tài)漏電流的方法之一稱為光暈注入。如本領(lǐng)域熟知的，光暈注入是通常以稍微偏離法線的角度下定向在集成電路表面的注入。在形成晶體管后，注入光暈注入的一個原因在于晶體管的臨界尺寸或柵極長度充當(dāng)建立閾值電壓所需的變量的控制。模擬電路上的FET的臨界尺寸或柵極長度可變化。然而，即使輕微變化可能影響注入所需的閾值電壓提高。較長臨界尺寸或柵極長度晶體管將需要較低的閾值電壓提高，因為柵極本身分隔源極與漏極，留下源極和漏極之間的較大區(qū)域，這降低了源極漏極重疊的可能性。較短臨界尺寸或柵極長度晶體管將需要較高的閾值電壓提高，因為柵極本身分隔源極與漏極，留下源極和漏極之間的較短區(qū)域，這增加了源極漏極重疊的可能性。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種FET結(jié)構(gòu)，包括：第一導(dǎo)電類型的襯底，具有頂面；第一柵極，在所述頂面上方；第二導(dǎo)電類型的源極和漏極，在所述襯底中；以及第一溝道，在所述第一柵極下方，其中，第一導(dǎo)電類型的摻雜劑濃度包括在所述頂面之下小于200nm處沿著所述第一溝道從所述第一柵極的一端至所述第一柵極的另一端測量的雙高斯峰。

根據(jù)本發(fā)明的另一些實(shí)施例，還提供了一種模擬FET結(jié)構(gòu)，包括：第一導(dǎo)電類型的襯底，具有頂面；較短柵極，在所述頂面上方；第二導(dǎo)電類型的源極和漏極，在所述襯底中；以及較短溝道，在所述第一柵極下方，其中，第一導(dǎo)電類型的摻雜劑濃度包括在所述頂面之下小于200nm處，沿著所述較短溝道從所述較短柵極的一端至所述較短柵極的另一端測量的單高斯峰。

根據(jù)本發(fā)明的又一些實(shí)施例，還提供了一種制造FET結(jié)構(gòu)的方法，包括：在第一導(dǎo)電類型的襯底的頂面上形成柵極；以從30度至45度的傾斜角實(shí)施溝道注入以形成所述第一導(dǎo)電類型的摻雜劑濃度輪廓，所述第一導(dǎo)電類型的摻雜劑濃度輪廓具有在所述頂面之下小于200nm處，沿著所述柵極下方的溝道從所述柵極的一端至所述柵極的另一端測量的至少一個單高斯峰；形成所述柵極的側(cè)壁間隔件；以及實(shí)施源極和漏極注入。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件未按比例繪制。實(shí)際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據(jù)本發(fā)明的一些實(shí)施例，具有第一柵極長度的FET結(jié)構(gòu)的截面圖；

圖2是根據(jù)本發(fā)明的一些實(shí)施例，具有第二柵極長度的FET結(jié)構(gòu)的截面圖；

圖3是根據(jù)本發(fā)明的一些實(shí)施例，沿著溝道方向(X方向)的歸一化的摻雜劑濃度輪廓；

圖4是根據(jù)本發(fā)明的一些實(shí)施例，沿著溝道方向(X方向)的歸一化的摻雜劑濃度輪廓；

圖5是根據(jù)本發(fā)明的一些實(shí)施例，垂直于溝道方向(Y方向)的歸一化的摻雜劑濃度輪廓；

圖6是根據(jù)本發(fā)明的一些實(shí)施例，具有第一柵極長度和第二柵極長度的FET結(jié)構(gòu)的截面圖；

圖7是根據(jù)本發(fā)明的一個實(shí)施例，比較在傳統(tǒng)的模擬FET中和在模擬FET中在100Hz下作為漏極電流的函數(shù)的漏極電流噪聲譜密度的圖表；

圖8是根據(jù)本發(fā)明的一個實(shí)施例，比較在傳統(tǒng)的模擬FET結(jié)構(gòu)中和在提出的模擬FET結(jié)構(gòu)中作為器件區(qū)的函數(shù)的閾值電壓失配性能的圖表；

圖9是根據(jù)本發(fā)明的一個實(shí)施例，比較在傳統(tǒng)模擬FET中和在模擬FET中作為溝道長度的函數(shù)的閾值電壓和關(guān)態(tài)電流的圖表；

圖10至圖15示出根據(jù)本發(fā)明的一些實(shí)施例，模擬FET結(jié)構(gòu)的形成的片段截面圖。

具體實(shí)施方式

對于示例性實(shí)施例的描述旨在接合附圖進(jìn)行閱讀，附圖被認(rèn)為是整個書面描述的一部分。在本文公開的實(shí)施例的描述中，對方向或方位的任何引用僅旨在為了便于描述并且不意圖以任何方式限制本發(fā)明的范圍。諸如“下部的”、“上部的”、“水平的”、“垂直的”、“在…之上”、“在…之下”、“在…上面”、“在…下面”、“在…頂部”、“在…底部”等空間關(guān)系術(shù)語以及它們的派生詞(例如，“水平地”，“垂直地”，“向上地”等)應(yīng)被理解為是指如同在下面討論的附圖中描述或示出的。這些空間關(guān)系術(shù)語僅為了便于描述并且不要求裝置按照特定方向建造或操作。諸如“附加”、“附于”、“連接”和“互連”的術(shù)語是指其中結(jié)構(gòu)通過中間結(jié)構(gòu)直接或間接彼此固定或連接的關(guān)系以及二者可移動或剛性連接或關(guān)系，除非另外清楚描述。而且，通過參考優(yōu)選實(shí)施例示出本發(fā)明的特征和益處。因此，清楚地，本發(fā)明不應(yīng)該局限于這種優(yōu)選實(shí)施例，所述實(shí)施例示出特征的一些可能的非限制性組合，所述特征可能單獨(dú)地或以特征的其他組合的形式存在；本發(fā)明的范圍由附加于此的權(quán)利要求限定。

在附圖中，貫穿各個視圖，相同參考符號用于代表相同或相似元件，并且示出和描述本發(fā)明的示例性實(shí)施例。附圖不必按比例繪制，并且在一些情況下，僅為了說明的目的，將幾處附圖增大和/或簡化。本領(lǐng)域一般技術(shù)人員理解，本發(fā)明的許多可能的應(yīng)用和變化基于本發(fā)明的下列示例性實(shí)施例。

在描述和聲明本發(fā)明中，根據(jù)下面闡述的定義使用下列術(shù)語。

如本文使用的，“高斯分布摻雜輪廓”是指要么沿著(1)垂直于遵循高斯分布輪廓的襯底表面的方向要么沿著(2)平行于遵循高斯分布輪廓的襯底表面的方向的摻雜濃度輪廓。在一些實(shí)施例中，摻雜濃度分布示出高斯分布曲線的部分。

如本文使用的，“單調(diào)下降摻雜輪廓”是指摻雜濃度從襯底的表面至摻雜區(qū)的底部單調(diào)下降。

如本文使用的，“二次離子質(zhì)譜分析(SIMS)”是指用于表面組成分析的技術(shù)。SIMS通過使用聚焦的一次離子束濺射樣品表面以及收集和分析噴射的二次離子來探測固體表面和薄膜。使用質(zhì)譜儀測量這些二次離子的質(zhì)量/電荷比以確定表面至幾百納米深度的元素、同位素或分子組成。SIMS是最靈敏的表面分析技術(shù)，具有從百萬分之一至十億分之一的范圍的元素檢測極限。在本發(fā)明的一些實(shí)施例中，在摻雜的襯底上實(shí)施SIMS分析以確定在垂直于襯底表面的方向上的摻雜輪廓。在一些實(shí)施例中，SIMS分析達(dá)到1000納米的深度的襯底表面并且使用原子每立方厘米的單位檢測摻雜濃度。

如本文使用的，“氣相沉積”是指使用將被沉積的材料或材料的前體的氣相在襯底上沉積材料的工藝。氣相沉積工藝包括任何工藝，諸如但不限于，化學(xué)氣相沉積(CVD)和物理氣相沉積(PVD)。氣相沉積方法的實(shí)例包括熱絲CVD、rf-CVD、激光CVD(LCVD)、共形金剛石涂覆工藝、金屬有機(jī)CVD(MOCVD)、濺射、熱蒸發(fā)PVD、離子化金屬PVD(IMPVD)、電子束PVD(EBPVD)、反應(yīng)PVD、原子層沉積(ALD)、等離子體增強(qiáng)CVD(PECVD)、高密度等離子體CVD(HDPCVD)、低壓CVD(LPCVD)等。

如本文使用的，“圖案化”或“圖案化的”在本發(fā)明中用于描述在表面上形成預(yù)定圖案的操作。圖案化操作包括各個步驟和工藝并且根據(jù)實(shí)施例的特征變化。在一些實(shí)施例中，圖案化操作圖案化現(xiàn)有膜或?qū)?。圖案化操作包括在現(xiàn)有膜或?qū)由闲纬裳谀Ｒ约笆褂梦g刻或其他去除工藝去除膜或?qū)拥奈囱诒尾糠帧Ｑ谀楣饪棠z或硬掩模。在一些實(shí)施例中，圖案化操作在表面上直接形成圖案化層。圖案化操作包括在表面上形成感光膜，實(shí)施光刻工藝和顯影工藝?？蓪⑹Ｓ嗟母泄饽とコ虮Ａ舨⒓芍练庋b件中。

如本文使用的，“光刻膠”是指包括正性光刻膠和負(fù)性光刻膠的一般術(shù)語。正性光刻膠的圖像與掩模或中間掩模上的圖像相同，并且負(fù)性光刻膠的圖像是掩模或中間掩模的顛倒圖像。在本發(fā)明的一些實(shí)施例中，正性光刻膠用于獲得亞微米部件尺寸所需的足夠的分辨率。

在所有失配品質(zhì)中，閾值電壓(Vt)失配指數(shù)與接近頂面(通常在襯底的頂面之下約1nm至200nm)的總摻雜原子成正比例。Vt失配受溝道區(qū)中活化的摻雜原子數(shù)量控制。為詳細(xì)描述，輕溝道摻雜濃度是實(shí)現(xiàn)良好失配的關(guān)鍵。此外，較少的摻雜原子涉及溝道區(qū)中的較少俘獲/去俘獲可能性，導(dǎo)致較低的噪聲。

然而，輕溝道摻雜遭受低閾值電壓，并且由此高關(guān)態(tài)漏電流，或所謂的短溝道效應(yīng)的缺點(diǎn)。隨著器件的尺寸收縮，短溝道效應(yīng)變得更嚴(yán)重。由于較短柵極長度晶體管將需要更高的閾值電壓提高，因此為了便于制造，需要相同襯底上的較長的柵極長度晶體管以適應(yīng)相同注入劑量的高閾值電壓提高，并且折衷上述失配品質(zhì)。通常，Vt注入是低能量、低劑量注入操作。Vt注入的摻雜劑輪廓在鄰近(或在之中)晶體管的溝道區(qū)以平面和不均勻方式分布。對于模擬電路，不同的配對和電流鏡包括各種長的柵極長度晶體管，而標(biāo)準(zhǔn)邏輯電路主要由短柵極長度晶體管組成。更具體地，當(dāng)將用于短柵極長度晶體管的Vt注入的劑量按比例縮小為一時，應(yīng)將用于長柵極長度晶體管的Vt注入的劑量按比例縮小為小于一。然而，在電流模擬電路制造方案下，在從用于Vt調(diào)整的正常方向同時注入短柵極長度晶體管和長柵極長度晶體管的情況下，長柵極長度晶體管的Vt注入的劑量適應(yīng)于與短柵極長度晶體管中的Vt注入的劑量相同。如上述提供的，閾值電壓(Vt)失配指數(shù)與接近頂面或溝道區(qū)周圍的總摻雜原子成正比例。長柵極長度晶體管中的溝道區(qū)中的過多摻雜劑并不有助于關(guān)態(tài)漏電流但產(chǎn)生長柵極長度晶體管之間的較高失配。

本發(fā)明提供了新型模擬FET以實(shí)現(xiàn)不同的摻雜輪廓，以及實(shí)現(xiàn)更好的失配、噪聲和電流泄漏性能，不同的摻雜輪廓取決于在單個制造操作下的各個溝道長度。

參考圖1，圖1是根據(jù)本發(fā)明的一些實(shí)施例，具有第一柵極長度Lg1的FET結(jié)構(gòu)10的截面圖。如圖1所示，將柵極101放置在第一導(dǎo)電類型的襯底100上。第一導(dǎo)電類型的襯底100具有支持柵極101的底部的頂面100A。在本發(fā)明中，根據(jù)它具有的“第一柵極長度Lg1”，柵極101還被稱為“第一柵極”。由摻雜劑濃度輪廓限定的源極S和漏極D位于襯底100的頂面100A下方。在一些實(shí)施例中，源極S和漏極D為第二導(dǎo)電類型，所述第二導(dǎo)電類型與襯底的第一導(dǎo)電類型相反。溝道103位于柵極101下方以及源極S和漏極D之間。在本發(fā)明中，根據(jù)溝道103位于“第一柵極”下方，溝道103還被稱為“第一溝道”。

在本實(shí)施例中，襯底100是包含硅的p-型半導(dǎo)體襯底(P-襯底)或n-型半導(dǎo)體襯底(N-襯底)?？蛇x地，襯底100包括諸如鍺的另外的元素半導(dǎo)體；包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導(dǎo)體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半導(dǎo)體；或其組合。仍在另一可選實(shí)施例中，襯底100為絕緣體上半導(dǎo)體(SOI)。在其他可選實(shí)施例中，半導(dǎo)體襯底100可包括摻雜的外延層、梯度半導(dǎo)體層和/或在不同類型的另一半導(dǎo)體層上方的半導(dǎo)體層，諸如硅鍺層上硅層。襯底100可包括或者可不包括諸如p-阱、n-阱或其組合的摻雜區(qū)。

本發(fā)明的溝道注入或Vt調(diào)節(jié)注入顯示如圖3所示的第一導(dǎo)電類型的雙高斯分布摻雜輪廓，并將在后面討論。在本發(fā)明中，將高斯分布摻雜輪廓稱為高斯峰，由于每個高斯分布摻雜輪廓可限定最大摻雜濃度的事實(shí)，所述最大摻雜濃度表現(xiàn)為在襯底中具有各種幾何形狀的表面。在一些實(shí)施例中，通過SIMS特征繪制出摻雜濃度輪廓。在一些實(shí)施例中，沿著平行于第一柵極長度Lg1的方向，在位于頂面100A下方的距離D處檢測雙高斯峰103A。可選地規(guī)定，可沿著從第一柵極101的一端101A開始至第一柵極101的另一端101A’的方向(即，在X方向上)，在第一溝道103中檢測雙高斯峰。在一些實(shí)施例中，距離D可為小于200nm的任何數(shù)。

圖1示出平面MOSFET幾何形狀。然而，本發(fā)明不局限于此。諸如FinFET的具有溝道注入(Vt調(diào)整注入)輪廓的任何FET幾何形狀可充分適應(yīng)于本文描述的提出的雙高斯注入輪廓并且在本發(fā)明預(yù)期的范圍內(nèi)。

參考圖2，圖2是根據(jù)本發(fā)明的一些實(shí)施例，具有第二柵極長度Lg2的FET結(jié)構(gòu)20的截面圖。如圖2所示，將柵極201放置在第一導(dǎo)電類型的襯底100上。第一導(dǎo)電類型的襯底100具有支持柵極201的底部的頂面100A。在本發(fā)明中，根據(jù)它具有的“第一柵極長度Lg2”，柵極201還被稱為“第二柵極”。由摻雜劑濃度輪廓限定的源極S和漏極D位于襯底100的頂面100A下方。在一些實(shí)施例中，源極S和漏極D為第二導(dǎo)電類型，所述第二導(dǎo)電類型與襯底的第一導(dǎo)電類型相反。溝道203位于柵極201下方以及源極S和漏極D之間。在本發(fā)明中，根據(jù)溝道203位于“第二柵極”下方，溝道203還被稱為“第二溝道”。

本發(fā)明的溝道注入或Vt調(diào)節(jié)注入顯示如圖4所示的第一導(dǎo)電類型的單高斯分布摻雜輪廓，并將在后面討論。在一些實(shí)施例中，沿著平行于第二柵極長度Lg2的方向，在位于頂面100A下方的距離D處檢測單高斯峰103A?？蛇x地規(guī)定，可沿著從第二柵極201的一端201A開始至第二柵極201的另一端201A’的方向(即，在X方向上)，在第二溝道203中檢測單高斯峰203A。在一些實(shí)施例中，距離D可為小于200nm的任何數(shù)。注意，將在第一柵極101和第二柵極201下方的襯底100標(biāo)記為100。在一些實(shí)施例中，在同一襯底上制造FET 10和FET 20。在一些實(shí)施例中，F(xiàn)ET 10和FET 20是模擬電路中的部件。FET 10位于微分對或電流鏡模塊中，并且FET 20位于邏輯模塊中。在一些實(shí)施例中，第一柵極長度Lg1大于第二柵極長度Lg2。

返回參考圖1，當(dāng)從頂面103向襯底100的底部開始的垂直于第一溝道103的方向(即，在Y方向上)檢測時，示出如圖5所示的第一導(dǎo)電類型的單高斯峰，并在后面討論。在一些實(shí)施例中，在Y方向上檢測的單高斯峰103A位于襯底100的頂面100A下方的t1距離處。在一些實(shí)施例中，根據(jù)適當(dāng)?shù)淖⑷霔l件，t1距離可為從約0.01μm至約1μm的范圍。而且，在圖1中示出，當(dāng)分別從源極S的邊界或漏極D的邊界至鄰近源極S或漏極D的雙高斯峰之一檢測時，可限定距離t2。類似地，可通過SIMS特征確定源極S的邊界或漏極D的邊界。在一些實(shí)施例中，將摻雜區(qū)的邊界稱為從標(biāo)準(zhǔn)摻雜劑濃度至基本上低于諸如1E16/cm³的預(yù)定值的摻雜劑濃度的過渡。

在一些實(shí)施例中，距離t1和距離t2的比值為從約0.5至約1.5的范圍。(t1/t2)的比值與采用的注入角度有關(guān)。例如，當(dāng)將45度注入角度應(yīng)用于溝道注入時，可獲得接近于一的比值。本文涉及的注入角度是頂面的法線至入射的摻雜劑離子的方向的之間的角度。另一方面，當(dāng)應(yīng)用30度注入角度時，可獲得接近0.5的比值。在一些實(shí)施例中，用于單一或雙溝道峰注入輪廓的注入角度在從約30度至約45度的范圍內(nèi)。

在一些實(shí)施例中，距離t2小于第一柵極長度Lg1或第二柵極長度Lg2的一半。例如，對于具有5V的操作電壓的FET，第二柵極長度Lg2可為0.5μm。取決于應(yīng)用的較短或較長的實(shí)際柵極長度，所述FET中的距離t2可小于0.25μm，或者可設(shè)計在從約0.2μm至約0.3μm的范圍內(nèi)。對于另一個實(shí)例，對于具有2.5V的操作電壓的FET，第二柵極長度Lg2可為0.25μm。取決于應(yīng)用的較短或較長的實(shí)際柵極長度，所述FET中的距離t2可小于0.125μm，或者可設(shè)計在從約0.1μm至約0.15μm的范圍內(nèi)。仍對于另一個實(shí)例，對于具有0.9V的操作電壓的FET，第二柵極長度Lg2可為0.05μm。取決于應(yīng)用的較短或較長的實(shí)際柵極長度，所述FET中的距離t2可小于0.025μm，或者可設(shè)計在從約0.02μm至約0.03μm的范圍內(nèi)。

參考圖3，圖3是根據(jù)本發(fā)明的一些實(shí)施例，沿著圖1的線AA’截取的歸一化摻雜劑濃度輪廓。在圖1和圖3中，第一高斯峰P1鄰近源極S，而第二高斯峰P2鄰近漏極D。如前所述，高斯峰P1和P2是指第一導(dǎo)電類型摻雜劑的濃度分布，第一導(dǎo)電類型與襯底100的導(dǎo)電類型相同。在圖1中，在高斯峰103A中示出有限寬度W1。在一些實(shí)施例中，將有限寬度W1定義為摻雜劑濃度從最大濃度至95％的最大濃度的狹窄分布，如由圖3所示的有限寬度W1表示的。相似的類推適用于圖1和圖3所示的有限寬度W2。

通過虛線301’示出雙高斯峰輪廓301的平均濃度。常規(guī)溝道注入的摻雜劑濃度顯示如由線302表示的均勻分布。如圖3所示，常規(guī)FET中的平均摻雜劑濃度大于本文公開的FET的平均摻雜劑濃度。在一些實(shí)施例中，對于具有約5V的操作電壓的FET，雙高斯峰輪廓中的最大摻雜劑濃度為約1E17/cm³。對于具有小于5V的操作電壓的FET，可設(shè)計稍微更大的峰濃度。在一些實(shí)施例中，雙高斯峰301中的局部最小M1摻雜劑濃度為約1E13/cm³至約1E16/cm³。換言之，在雙高斯峰(P1,P2)之間以及雙高斯峰(P1,P2)之間的局部最小M1存在一至兩個數(shù)量級的差異。

參考圖4，圖4是根據(jù)本發(fā)明的一些實(shí)施例，沿著圖2的線BB’截取的歸一化摻雜劑濃度輪廓。在圖2和圖4中，單高斯峰P3大約位于第二柵極201的中心位置下方。如前所述，單高斯峰P3是指第一導(dǎo)電類型摻雜劑的濃度輪廓，與襯底100的導(dǎo)電類型相同。在圖2中，在高斯峰203A中示出有限寬度W3。在一些實(shí)施例中，將有限寬度W3定義為摻雜劑濃度從最大濃度至95％的最大濃度的狹窄分布，如由圖3所示的有限寬度W3表示的。比較圖3和圖4，在一些實(shí)施例中，可將單高斯峰P3視為雙高斯峰(P1,P2)的重合。

通過虛線401’示出單高斯峰輪廓401的平均濃度。常規(guī)溝道注入的摻雜劑濃度顯示如由線402表示的均勻分布。如圖4所示，常規(guī)FET中的平均摻雜劑濃度大于本文公開的FET的平均摻雜劑濃度。在一些實(shí)施例中，對于具有約5V的操作電壓的FET，雙高斯峰輪廓中的最大摻雜劑濃度為約1E17/cm³。對于具有小于5V的操作電壓的FET，可設(shè)計稍微更大的峰濃度。

比較圖3和圖4，在一些實(shí)施例中，雙高斯峰輪廓301的平均摻雜劑濃度301’小于單高斯峰輪廓401的平均摻雜劑濃度401’。在一些實(shí)施例中，由于FET 10和FET 20的總注入劑量相同，并且第一柵極長度Lg1大于第二柵極長度Lg2，因此具有第二(更短)柵極長度Lg2的FET 20中的平均摻雜劑濃度更大。在一些實(shí)施例中，單高斯峰輪廓401的平均摻雜劑濃度401’大于雙高斯峰輪廓301的平均摻雜劑濃度301’一至四個數(shù)量級。

換言之，在較短柵極長度晶體管中，可將閾值電壓調(diào)整至足夠高的值以消除短溝道效應(yīng)；而在較長柵極長度晶體管中，其中閾值電壓并不如此敏感，可將閾值電壓調(diào)整至小于較短溝道晶體管中的閾值電壓的適當(dāng)值。

參考圖5，圖5是根據(jù)本發(fā)明的一些實(shí)施例，沿著圖1和圖2的線CC’截取的歸一化摻雜劑濃度輪廓。在圖1、圖2和圖5中，單高斯峰P4大約位于襯底100的頂面100A下方的距離t1處。如前所述，單高斯峰P4是指第一導(dǎo)電類型摻雜劑的濃度輪廓，與襯底100的導(dǎo)電類型相同。在圖5中，在高斯峰(103A,203A)中示出有限寬度W4。在一些實(shí)施例中，將有限寬度W4定義為摻雜劑濃度從最大濃度至95％的最大濃度的狹窄分布，如通過圖5所示的有限寬度W4表示的。

參考圖6，圖6是根據(jù)本發(fā)明的一些實(shí)施例，具有第一柵極長度Lg1和第二柵極長度Lg2的FET結(jié)構(gòu)30的截面圖。在一些實(shí)施例中，模擬電路包括具有多種柵極長度的FET。關(guān)于具有第一柵極長度Lg1的FET 10和具有第二柵極長度Lg2的FET 20的詳細(xì)說明在前面討論，并且為了簡潔此處省略。在圖6中，將第二導(dǎo)電類型的輕摻雜漏極(LDD)105設(shè)置在第一柵極101的側(cè)壁間隔件107以及第二柵極201的側(cè)壁間隔件107下方?？尚纬墒沟肍ET 10和FET 20的有源區(qū)絕緣的淺溝槽隔離600。盡管在襯底100的頂面100A下方的距離t1處以及分別從源極S的邊界或漏極D的邊界至鄰近源極S或漏極D的雙高斯峰之一的距離t2處雙高斯峰103A具有峰摻雜劑濃度，但圖6所示的LDD105具有從襯底100的頂面100A開始向LDD 105的底部的單調(diào)遞減的摻雜輪廓。單高斯峰203A和LDD 105之間的摻雜劑濃度分布差異與上述雙高斯峰103A和LDD 105之間的差異類似。

在圖6中，示出在雙高斯峰103A或單高斯峰203A溝道注入下方的隔離注入109。深深地位于襯底下方的隔離注入配置為抑制從FET的有源區(qū)通過襯底100至外部電路的漏電流。

參考圖7，圖7是根據(jù)本發(fā)明的一個實(shí)施例，比較在傳統(tǒng)的模擬FET結(jié)構(gòu)中和在模擬FET結(jié)構(gòu)中，作為100Hz下的漏極電流的函數(shù)的漏極電流噪聲譜密度的圖表。如由圖3的線302描述的(在較長柵極長度晶體管中)和圖4的線402描述的(在較短柵極長度晶體管中)，本文將傳統(tǒng)模擬FET結(jié)構(gòu)稱為具有均勻濃度溝道注入的FET結(jié)構(gòu)。如圖7所示，在約100μA的過載漏極電流Id下，傳統(tǒng)模擬FET結(jié)構(gòu)的噪聲譜密度比提出的模擬FET結(jié)構(gòu)大20倍左右。本文提出的模擬FET結(jié)構(gòu)的噪聲降低是由于提出的模擬FET結(jié)構(gòu)在溝道中的平均摻雜劑濃度小于傳統(tǒng)模擬FET結(jié)構(gòu)在溝道中的平均摻雜劑濃度的事實(shí)，如在圖3和圖4中描述的。溝道中的低摻雜劑濃度導(dǎo)致較低的載流子俘獲/去俘獲行為，因此導(dǎo)致較低的器件噪聲。

參考圖8，圖8是根據(jù)本發(fā)明的一個實(shí)施例，比較在傳統(tǒng)模擬FET結(jié)構(gòu)中和在提出的模擬FET結(jié)構(gòu)中作為器件區(qū)的函數(shù)的閾值電壓失配性能的圖表。FET的閾值電壓失配性能特征在于圖8的擬合線的斜率。通過顯示作為柵極面積的平方根的函數(shù)的閾值電壓失配的標(biāo)準(zhǔn)偏差的數(shù)據(jù)點(diǎn)擬合線。斜率越大，F(xiàn)ET中的閾值電壓失配越嚴(yán)重。如圖8所示，傳統(tǒng)模擬FET結(jié)構(gòu)具有約15.7(mVμm)的斜率，而提出的模擬FET結(jié)構(gòu)具有約13.3(mVμm)的斜率。提出的模擬FET結(jié)構(gòu)比傳統(tǒng)的FET結(jié)構(gòu)具有更好的閾值電壓失配性能，因為提出的結(jié)構(gòu)的斜率(13.3)為傳統(tǒng)結(jié)構(gòu)的斜率(15.7)的約0.85倍。該結(jié)果還表明由于為達(dá)到相同的閾值電壓失配性能而減小柵極區(qū)，因此可將提出的模擬FET結(jié)構(gòu)設(shè)計成具有更小的柵極面積，或進(jìn)而，較短的柵極長度。

參考圖9，圖9是根據(jù)本發(fā)明的一個實(shí)施例，比較在傳統(tǒng)模擬FET結(jié)構(gòu)中和在提出的模擬FET結(jié)構(gòu)中作為溝道長度的函數(shù)的閾值電壓和關(guān)態(tài)電流的圖表。可觀察到提出的模擬FET結(jié)構(gòu)中的逆短溝道效應(yīng)。如圖9中的提出的模擬FET結(jié)構(gòu)所示，當(dāng)具有較短溝道長度的器件顯示更高的Vt而具有較長溝道長度的器件顯示更低的Vt時出現(xiàn)逆短溝道效應(yīng)。與逆短溝道效應(yīng)相反，圖9中的傳統(tǒng)模擬FET結(jié)構(gòu)的曲線顯示正常短溝道效應(yīng)。如通過顯示逆短溝道效應(yīng)的曲線所示，長溝道FET(例如，具有5μm的溝道長度)和短溝道FET(例如，具有1μm的溝道長度)具有200mV的閾值電壓差。

仍參考圖9，靠近圖表左端提出的短溝道FET結(jié)構(gòu)(例如，1μm的溝道長度)顯示與傳統(tǒng)模擬FET結(jié)構(gòu)的閾值電壓(Vt)相當(dāng)?shù)淖銐虻拈撝惦妷?Vt)，但具有比傳統(tǒng)模擬FET結(jié)構(gòu)的關(guān)態(tài)電流更低的關(guān)態(tài)電流。

圖10至圖15示出根據(jù)本發(fā)明的一些實(shí)施例，提出的模擬FET結(jié)構(gòu)的形成的片段截面圖。在圖10中，實(shí)施隔離注入1001以在襯底100中形成泄漏抑制層。將淺溝槽隔離(STI)600圖案化并在襯底中形成，限定包括具有不同柵極長度的FET的各個有源區(qū)。在一些實(shí)施例中隔離注入1001形成位于溝道注入輪廓(在圖10中仍未示出)下方的第一導(dǎo)電類型(與襯底的導(dǎo)電類型相同)的均勻的摻雜劑濃度輪廓。然而，隔離注入1001是可選擇操作并可從本文公開的方法中省略掉。

在圖11中，在由STI 600限定的相應(yīng)FET區(qū)中形成具有柵極長度Lg1的第一柵極101和具有柵極長度Lg2的第二柵極201。在一些實(shí)施例中，通過光刻膠110將柵極氧化物101B、201B連同柵極101、201圖案化。

在圖12中，以傾斜角θ實(shí)施溝道注入1201。換言之，在注入操作期間將加工中的晶圓旋轉(zhuǎn)。因此，產(chǎn)生的溝道注入1201的注入輪廓在第一柵極101和第二柵極201下方延伸。輪廓形成位于第一柵極101下方的雙高斯峰103A和位于第二柵極201下方的單高斯峰203A。關(guān)于雙高斯峰103A和單高斯峰203A的詳細(xì)討論在前面討論并且為了簡潔此處不重復(fù)。在一些實(shí)施例中，將傾斜角θ調(diào)整至從約30度至約45度的范圍。在襯底100的頂面100A的法線和離子撞擊方向之間檢測傾斜角θ。將相同的注入能量應(yīng)用于長溝道FET和短溝道FET二者。例如，根據(jù)FET的不同操作電壓和特定摻雜劑物種選擇注入能量。對于在0.9V下操作的FET，應(yīng)用10KeV的硼注入能量。對于在2.5V下操作的FET，應(yīng)用50KeV的硼注入能量。對于在5V下操作的FET，應(yīng)用120KeV的硼注入能量。

在一些實(shí)施例中，應(yīng)用用于溝道注入操作的一種注入能量。在其他實(shí)施例中，對于溝道注入操作，同時或依次地采用多于一種注入能量以形成期望的摻雜劑濃度分布。對于溝道注入，使用單能量離子束或多能量離子束，沿著圖1的線AA’截取的摻雜劑濃度顯示如圖3描述的雙高斯峰，并且沿著圖2的線BB’截取的摻雜劑濃度顯示如圖4描述的單高斯峰。

注意，在應(yīng)用提出的溝道注入的情況下，可省略襯底100中的充分注入。如圖12所示，雙高斯峰103A具有沿著Y方向的垂直部分和沿著X方向的水平部分。在一些實(shí)施例中，鄰近柵極氧化物的垂直部分充當(dāng)閾值電壓調(diào)整注入，并且水平部分充當(dāng)抗穿通注入。在其他實(shí)施例中，遠(yuǎn)離柵極氧化物的垂直部分充當(dāng)袋/深袋注入的光暈。因此，一旦根據(jù)本文公開的方法形成雙高斯峰103A和單高斯峰203A，就可省略其他注入操作。對于相同的操作電壓和摻雜劑物種，通常根據(jù)溝道長度進(jìn)一步選擇注入能量和傾斜角度。在一些實(shí)施例中，選擇注入能量使得圖1和圖2所示的距離t2小于溝道長度的一半。一旦確定注入能量和傾斜角度，就確定圖1和圖2所示的t1距離或結(jié)深度。

在圖13中，使用幾乎零傾斜角實(shí)施LDD注入1301。在一些實(shí)施例中，LDD 105顯示從襯底100的頂面100A開始向LDD 105的底部的單調(diào)遞減摻雜輪廓。將第一柵極101和第二柵極201配置為位于襯底100的頂面100A下方的LDD 105的硬掩模層。在圖14中，通過在第一柵極101的側(cè)壁和第二柵極201的側(cè)壁周圍的適當(dāng)?shù)牟僮餍纬蓚?cè)壁間隔件107。如圖15所示，側(cè)壁間隔件形成之后是源極和漏極注入1501。反過來，將第一和第二柵極(101,201)以及側(cè)壁間隔件107配置為位于襯底100的頂面100A下方的源極S和漏極D的硬掩模層。

集成電路器件可經(jīng)歷另外的CMOS或MOS技術(shù)加工以形成本領(lǐng)域已知的各種部件。例如，還可形成諸如硅化物區(qū)的一個或多個接觸部件(未示出)?？蓪⒔佑|部件連接至源極和漏極。接觸部件包括硅化物材料，諸如硅化鎳(NiSi)、硅化鎳鉑(NiPtSi)、硅化鎳鉑鍺(NiPtGeSi)、硅化鎳-鍺(NiGeSi)、硅化鐿(YbSi)、硅化鉑(PtSi)、硅化銥(IrSi)、硅化鉺(ErSi)、硅化鈷(CoSi)，其他適當(dāng)?shù)膶?dǎo)電材料和/或其組合。在一個實(shí)例中，通過自對準(zhǔn)多晶硅化物(salicide)(自對準(zhǔn)硅化物)工藝形成接觸部件。

隨后的加工還可包括在襯底上方形成各種接觸件/通孔/線以及多層互連部件(例如，金屬層和層間介電層)，接觸件/通孔/線以及多層互連部件配置為連接集成電路器件200的各個部件或結(jié)構(gòu)。額外的部件可提供至器件的電互連，器件包括形成的金屬柵極結(jié)構(gòu)。例如，多層互連包括諸如常規(guī)通孔或接觸件的垂直互連件，以及諸如金屬線的水平互連件。各種互連部件可采用包括銅、鎢和/或硅化物的各種導(dǎo)電材料來實(shí)現(xiàn)。在一個實(shí)例中，鑲嵌和/或雙鑲嵌工藝用于形成銅相關(guān)的多層互連結(jié)構(gòu)。

本發(fā)明提供了FET結(jié)構(gòu)，F(xiàn)ET結(jié)構(gòu)包括具有頂面的第一導(dǎo)電類型的襯底，在頂面上方的第一柵極；在襯底中的第二導(dǎo)電類型的源極和漏極，以及在第一柵極下方的第一溝道。第一導(dǎo)電類型的摻雜劑濃度包括在頂面之下小于200nm處，沿著第一溝道從第一柵極的一端至第一柵極的另一端測量的雙高斯峰。

本發(fā)明提供了模擬FET結(jié)構(gòu)，模擬FET結(jié)構(gòu)包括具有頂面的第一導(dǎo)電類型的襯底，在頂面上方的較短柵極，在襯底中的第二導(dǎo)電類型的源極和漏極，以及在第一柵極下方的較短溝道。第一導(dǎo)電類型的摻雜劑濃度包括在頂面之下小于200nm處，沿著較短溝道從較短柵極的一端至較短柵極的另一端測量的單高斯峰。

本發(fā)明提供了制造FET結(jié)構(gòu)的方法。方法包括在第一導(dǎo)電類型的襯底的頂面上形成柵極，以從約30度至45度的傾斜角實(shí)施溝道注入以形成第一導(dǎo)電類型的摻雜劑濃度輪廓，第一導(dǎo)電類型的摻雜劑濃度輪廓包括在頂面之下小于200nm處，沿著柵極下方的溝道從柵極的一端至柵極的另一端測量的單高斯峰，形成柵極的側(cè)壁間隔件，以及實(shí)施源極和漏極注入。

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種FET結(jié)構(gòu)，包括：第一導(dǎo)電類型的襯底，具有頂面；第一柵極，在所述頂面上方；第二導(dǎo)電類型的源極和漏極，在所述襯底中；以及第一溝道，在所述第一柵極下方，其中，第一導(dǎo)電類型的摻雜劑濃度包括在所述頂面之下小于200nm處沿著所述第一溝道從所述第一柵極的一端至所述第一柵極的另一端測量的雙高斯峰。

在上述FET結(jié)構(gòu)中，還包括：第二柵極，在所述頂面上方；以及第二溝道，在所述第二柵極下方；其中，第一導(dǎo)電類型的摻雜劑濃度包括在所述頂面之下小于200nm處沿著所述第二溝道從所述第二柵極的一端至所述第二柵極的另一端測量的單高斯峰。

在上述FET結(jié)構(gòu)中，所述第一柵極的長度大于所述第二柵極的長度。

在上述FET結(jié)構(gòu)中，還包括沿著垂直于所述第一溝道的方向在從所述頂面至所述襯底內(nèi)的t1距離處測量的所述第一導(dǎo)電類型的摻雜劑的單高斯峰。

在上述FET結(jié)構(gòu)中，還包括從所述源極或漏極的邊界至分別鄰近所述源極或漏極的雙高斯峰之一測量的t2距離，其中，比值t1/t2為從0.5至1.5的范圍內(nèi)。

在上述FET結(jié)構(gòu)中，其中，t1距離為從0.01μm至1μm的范圍內(nèi)。

在上述FET結(jié)構(gòu)中，還包括在所述第一柵極的側(cè)壁間隔件下方的所述第二導(dǎo)電類型的輕摻雜漏極(LDD)區(qū)。

在上述FET結(jié)構(gòu)中，沿著所述第一溝道從所述第一柵極的一端至所述第一柵極的另一端，在所述頂面之下小于200nm處測量的所述第一導(dǎo)電類型的摻雜劑濃度的平均值小于沿著所述第二溝道從所述第二柵極的一端至所述第二柵極的另一端，在所述頂面之下小于200nm處測量的所述第一導(dǎo)電類型的摻雜劑濃度的平均值。

根據(jù)本發(fā)明的另一些實(shí)施例，還提供了一種模擬FET結(jié)構(gòu)，包括：第一導(dǎo)電類型的襯底，具有頂面；較短柵極，在所述頂面上方；第二導(dǎo)電類型的源極和漏極，在所述襯底中；以及較短溝道，在所述第一柵極下方，其中，第一導(dǎo)電類型的摻雜劑濃度包括在所述頂面之下小于200nm處，沿著所述較短溝道從所述較短柵極的一端至所述較短柵極的另一端測量的單高斯峰。

在上述模擬FET結(jié)構(gòu)中，還包括：較長柵極，在所述頂面上方；以及較長溝道，在所述較長柵極下方；其中，第一導(dǎo)電類型的摻雜劑濃度包括在所述頂面之下小于200nm處，沿著所述較長溝道從所述較長柵極的一端至所述較長柵極的另一端測量的雙高斯峰。

在上述模擬FET結(jié)構(gòu)中，所述單高斯峰的第一導(dǎo)電類型的摻雜劑濃度為1E17/cm³。

在上述模擬FET結(jié)構(gòu)中，所述雙高斯峰的第一導(dǎo)電類型的摻雜劑濃度之間的局部最小值為1E13/cm³至1E16/cm³。

在上述模擬FET結(jié)構(gòu)中，所述源極或漏極的邊界至所述單高斯峰包括沿著所述較短溝道的t2距離，所述t2距離比所述較短柵極的長度的一半短。

在上述模擬FET結(jié)構(gòu)中，還包括沿著垂直于所述較短溝道的方向，在從所述頂面至所述襯底內(nèi)的t1距離處測量的所述第一導(dǎo)電類型的摻雜劑的單高斯峰，其中，比值t1/t2為從0.5至1.5的范圍內(nèi)。

在上述模擬FET結(jié)構(gòu)中，沿著所述較短溝道從所述較短柵極的一端至所述較短柵極的另一端，在所述頂面之下小于200nm處測量的所述第一導(dǎo)電類型的摻雜劑濃度的平均值比沿著所述較長溝道從所述較長柵極的一端至所述較長柵極的另一端，在所述頂面之下小于200nm處測量的所述第一導(dǎo)電類型的摻雜劑濃度的平均值一至四個數(shù)量級。

根據(jù)本發(fā)明的又一些實(shí)施例，還提供了一種制造FET結(jié)構(gòu)的方法，包括：在第一導(dǎo)電類型的襯底的頂面上形成柵極；以從30度至45度的傾斜角實(shí)施溝道注入以形成所述第一導(dǎo)電類型的摻雜劑濃度輪廓，所述第一導(dǎo)電類型的摻雜劑濃度輪廓具有在所述頂面之下小于200nm處，沿著所述柵極下方的溝道從所述柵極的一端至所述柵極的另一端測量的至少一個單高斯峰；形成所述柵極的側(cè)壁間隔件；以及實(shí)施源極和漏極注入。

在上述方法中，還包括：以零傾斜角實(shí)施LDD注入。

在上述方法中，以從30度至45度的傾斜角實(shí)施所述溝道注入包括應(yīng)用從10KeV至120KeV的注入能量。

在上述方法中，以從30度至45度的傾斜角實(shí)施所述溝道注入包括以不同注入能量應(yīng)用不止一次的注入操作。

在上述方法中，還包括在所述溝道注入之前應(yīng)用隔離注入以形成所述第一導(dǎo)電類型的均勻的摻雜劑濃度輪廓，在所述溝道注入的摻雜劑濃度輪廓之下沿著所述溝道的方向從所述柵極的一端至所述柵極的另一端測量所述第一導(dǎo)電類型的均勻的摻雜劑濃度輪廓。

盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。例如，上述許多工藝可按照不同方法實(shí)施并且可被其他工藝或其組合替換。

而且，本申請的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。