實施例涉及半導(dǎo)體器件結(jié)構(gòu)，且更具體而言，涉及一種疊層結(jié)構(gòu)、半導(dǎo)體器件和用于形成半導(dǎo)體器件的方法以及用于晶片級處理的方法。

背景技術(shù)：

功率半導(dǎo)體領(lǐng)域的趨勢可能指向更薄的晶片、芯片厚度的減少和芯片的縮小。這些可能帶來與在正常操作期間半導(dǎo)體芯片中生成的熱傳遞損耗以及諸如短路之類的故障事件有關(guān)的挑戰(zhàn)。毫秒量級的故障事件可能由于組件設(shè)計而產(chǎn)生局部熱點(例如，熱量最大或增加)，其可能超過半導(dǎo)體芯片的結(jié)溫(Tj)。這些故障事件可以導(dǎo)致例如組件中的不正常和損壞。

技術(shù)實現(xiàn)要素：

一種需求是提供具有減少的不正常和/或增加的可靠性實例的半導(dǎo)體器件。

這種需求可以通過權(quán)利要求的主題來滿足。

一些實施例涉及一種用于形成半導(dǎo)體器件的方法。所述方法包括：將包括設(shè)置在多個導(dǎo)電結(jié)構(gòu)之間的電絕緣材料的疊層結(jié)構(gòu)布置到包括多個半導(dǎo)體器件結(jié)構(gòu)的半導(dǎo)體晶片的表面上，使得所述多個導(dǎo)電結(jié)構(gòu)中的導(dǎo)電結(jié)構(gòu)與所述多個半導(dǎo)體器件結(jié)構(gòu)中的半導(dǎo)體器件結(jié)構(gòu)相鄰定位。所述多個導(dǎo)電結(jié)構(gòu)中的每個導(dǎo)電結(jié)構(gòu)從所述疊層結(jié)構(gòu)的第一表面朝著所述疊層結(jié)構(gòu)的第二相對表面延伸。

一些實施例涉及一種疊層結(jié)構(gòu)。所述疊層結(jié)構(gòu)包括：多個導(dǎo)電結(jié)構(gòu)和設(shè)置在所述多個導(dǎo)電結(jié)構(gòu)中的導(dǎo)電結(jié)構(gòu)之間的電絕緣材料。所述多個導(dǎo)電結(jié)構(gòu)中的每個導(dǎo)電結(jié)構(gòu)從所述疊層結(jié)構(gòu)的第一表面朝著所 述疊層結(jié)構(gòu)的第二相對表面延伸。

一些實施例涉及一種半導(dǎo)體器件。所述半導(dǎo)體器件包括：半導(dǎo)體器件結(jié)構(gòu)，形成在半導(dǎo)體襯底中。所述半導(dǎo)體器件還包括基于聚合物或基于玻璃的電絕緣疊層結(jié)構(gòu)，其橫向包圍導(dǎo)電結(jié)構(gòu)。

一些實施例涉及一種用于形成半導(dǎo)體器件的方法。所述方法包括：將疊層結(jié)構(gòu)滾動到包括多個半導(dǎo)體器件結(jié)構(gòu)的半導(dǎo)體晶片的表面上。所述疊層結(jié)構(gòu)的至少一部分保留以形成待形成的半導(dǎo)體器件的一部分。

附圖說明

參考附圖，僅通過示例來描述裝置和/或方法的一些實施例，在附圖中：

圖1示出用于形成半導(dǎo)體器件的方法的流程圖；

圖2A示出疊層結(jié)構(gòu)和半導(dǎo)體晶片的示意圖示；

圖2B示出用于形成半導(dǎo)體器件的工藝的示意圖示；

圖2C至圖2E示出用于將疊層結(jié)構(gòu)與半導(dǎo)體晶片對準(zhǔn)的各種工藝的示意圖示；

圖2F示出用于形成半導(dǎo)體器件的工藝的示意圖示；

圖2G示出疊層結(jié)構(gòu)的電絕緣材料和半導(dǎo)體晶片之間的界面的橫截面示意圖示；

圖3示出用于形成半導(dǎo)體器件的方法的流程圖；

圖4A至圖4D示出通過滾動疊層結(jié)構(gòu)來形成半導(dǎo)體器件的方法的示意圖示；

圖5A至圖5B示出疊層結(jié)構(gòu)的示意圖示；

圖6示出用于形成疊層結(jié)構(gòu)的方法的示意圖示；

圖7示出用于形成疊層結(jié)構(gòu)的又一方法的示意圖示；

圖8示出用于形成疊層結(jié)構(gòu)的又一方法的示意圖示；

圖9示出用于形成半導(dǎo)體器件的方法的示意圖示；

圖10示出半導(dǎo)體器件的示意圖示；

圖11示出具有一個疊層結(jié)構(gòu)的半導(dǎo)體器件的示意圖示；

圖12示出具有兩個疊層結(jié)構(gòu)的半導(dǎo)體器件的示意圖示；

圖13示出具有過孔的半導(dǎo)體器件的示意圖示；

圖14示出具有晶體管結(jié)構(gòu)的半導(dǎo)體器件的示意圖示；

圖15示出具有基于玻璃的疊層結(jié)構(gòu)的半導(dǎo)體器件的示意圖示。

具體實施方式

現(xiàn)在將參考其中示出了一些示例實施例的附圖來更全面地描述各個示例實施例。在附圖中，線條、層和/或區(qū)域的厚度可能被放大以便更清楚。

因而，雖然示例實施例能夠進行各種改型和可替選形式，但它們的實施例在附圖中通過示例的方式被示出且在本文中將進行詳細描述。然而，應(yīng)該理解這并非是將示例實施例限定為所公開的具體形式，相反，示例實施例用來覆蓋落在本發(fā)明范圍內(nèi)的所有的改型、等同和可替選形式。在附圖的描述中，相同的附圖標(biāo)記代表相同或類似的元件。

應(yīng)該理解，當(dāng)一個元件被稱作“連接”或“耦合”到另一個元件時，可以是直接連接或直接耦合到另一個元件，或者也可以出現(xiàn)中間元件。相比之下，當(dāng)一個元件被稱作“直接連接”或“直接耦合”到另一個元件時，沒有出現(xiàn)中間元件。用來描述元件之間關(guān)系的其他用語也可以進行類似的解釋(例如，“在…之間”與“直接在…之間”、“相鄰”與“直接相鄰”等)。

本文所使用的術(shù)語只適用于描述具體實施例，并非限制于示例實施例。如本文所使用的那樣，單數(shù)形式“一個”、“一”和“該”旨在也包括所有的復(fù)數(shù)形式，除非文中有明確的相反表示。還應(yīng)該理解，當(dāng)在本文中使用術(shù)語“包括”、“包含”時，指明出現(xiàn)了所陳述的特征、整體、步驟、操作、元件和/或部件，但不排除一個或多個其他特征、整體、步驟、操作、元件、部件和/或它們的組合的存在或添加。

除非另外限定，否則所使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語) 都具有示例實施例所屬領(lǐng)域中的普通技術(shù)人員通常理解的相同含義。還應(yīng)該理解到，例如字典中通常定義的那些術(shù)語，應(yīng)該被解釋為具有與在相關(guān)領(lǐng)域的含義一致的含義。然而，如果本發(fā)明對術(shù)語給出了與本領(lǐng)域技術(shù)人員通常理解的含義不同的特定含義，這個含義將在特定的上下文中考慮在此給出這個定義。

圖1示出根據(jù)實施例的用于形成半導(dǎo)體器件的方法100的流程圖。

方法100包括將疊層結(jié)構(gòu)設(shè)置110到半導(dǎo)體晶片的表面上，所述疊層結(jié)構(gòu)包括設(shè)置在多個導(dǎo)電結(jié)構(gòu)之間的電絕緣材料，所述半導(dǎo)體晶片的表面包括多個半導(dǎo)體器件結(jié)構(gòu)，使得所述多個導(dǎo)電結(jié)構(gòu)中的導(dǎo)電結(jié)構(gòu)與所述多個半導(dǎo)體器件結(jié)構(gòu)中的半導(dǎo)體器件結(jié)構(gòu)相鄰定位。

所述多個導(dǎo)電結(jié)構(gòu)中的每個導(dǎo)電結(jié)構(gòu)從所述疊層結(jié)構(gòu)的第一表面朝著所述疊層結(jié)構(gòu)的第二相對表面延伸。

由于將包括多個導(dǎo)電結(jié)構(gòu)和電絕緣材料的疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上，可以更有效地制作半導(dǎo)體器件。例如，可以提高用于制作半導(dǎo)體器件的工藝產(chǎn)出。例如，通過將包括多個導(dǎo)電結(jié)構(gòu)和電絕緣材料的疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上，可以在單個應(yīng)用工藝中將導(dǎo)電結(jié)構(gòu)和電絕緣材料沉積在半導(dǎo)體晶片的表面上。此外，例如，由于通過減少晶片翹曲而獲得附加工藝穩(wěn)定性，可以制作更加可靠的半導(dǎo)體器件(例如晶片級或者芯片級)。此外，例如，由于厚金屬不需要在電絕緣材料之前沉積，所以可以簡化用于制作多個半導(dǎo)體器件的工藝。因此，例如，芯片單個化工藝可以更為簡單。此外，由于可以在較寬范圍內(nèi)選擇導(dǎo)電結(jié)構(gòu)的厚度，所以可以在較少工作量和/或較低晶片彎曲的情況下實現(xiàn)厚金屬化(或較厚的金屬結(jié)構(gòu))。

疊層結(jié)構(gòu)例如可以是薄板、片或?qū)印／B層結(jié)構(gòu)的第一表面或第二表面可以是基本平坦平面。與疊層結(jié)構(gòu)的基本垂直邊緣相比，疊層結(jié)構(gòu)的第一表面和疊層結(jié)構(gòu)的第二相對表面都可以是橫向延伸的基本水平表面。例如，疊層結(jié)構(gòu)的主表面的橫向尺度(例如直徑或長度)可以大于疊層結(jié)構(gòu)的第一表面和疊層結(jié)構(gòu)的第二相對表面之間的距 離的100倍(或大于1000倍或大于10000倍)。疊層結(jié)構(gòu)可以具有在50mm和450mm之間的平均橫向尺度(例如平均直徑或平均長度)。

例如，疊層結(jié)構(gòu)可以具有在10μm和500μm之間(或者在50μm和350μm之間或者例如在50μm和150μm之間)的最大厚度。疊層結(jié)構(gòu)的最大厚度可以是在疊層結(jié)構(gòu)的第一(橫向)表面和疊層結(jié)構(gòu)的第二相對(橫向)表面之間的方向上測量的疊層結(jié)構(gòu)的最大高度。

疊層結(jié)構(gòu)可以是晶片形式。例如，疊層結(jié)構(gòu)可以具有與設(shè)置疊層結(jié)構(gòu)的半導(dǎo)體晶片的形狀基本相同(或類似)的形狀。例如，疊層結(jié)構(gòu)可以具有與半導(dǎo)體晶片基本相同的尺寸(例如橫向尺度)。例如，疊層結(jié)構(gòu)的平均橫向尺度和半導(dǎo)體晶片的平均橫向尺度之間的最大差可以在半導(dǎo)體晶片的平均橫向尺度的1％和5％之間。

疊層結(jié)構(gòu)可以是矩形的形式。例如，疊層結(jié)構(gòu)可以基本覆蓋可以設(shè)置疊層結(jié)構(gòu)的半導(dǎo)體晶片的形狀。額外地或者可選地，疊層結(jié)構(gòu)可以具有與半導(dǎo)體晶片(例如可以是圓形的形狀)不同的尺寸或不同的形狀(例如矩形的形狀)。例如，在將疊層結(jié)構(gòu)接合到半導(dǎo)體晶片之后，可以去除疊層結(jié)構(gòu)的突出部分(例如通過沖壓)。

疊層結(jié)構(gòu)可以是基本平坦或平面的結(jié)構(gòu)。例如，導(dǎo)電結(jié)構(gòu)的平均厚度和導(dǎo)電材料的平均厚度可以類似(或相同)。例如，導(dǎo)電結(jié)構(gòu)的平均厚度和電絕緣材料的平均厚度的偏差或變化可以小于10％。由此，例如，疊層結(jié)構(gòu)的橫向表面在半導(dǎo)體晶片的面積跨度內(nèi)(例如在等于或大于200mm直徑的半導(dǎo)體晶片的面積跨度內(nèi))可以具有小于10μm的形貌變化。例如，疊層結(jié)構(gòu)的橫向表面在半導(dǎo)體器件或半導(dǎo)體裸片的面積跨度內(nèi)(例如在大于或等于2mm×2mm的半導(dǎo)體裸片的面積跨度內(nèi))具有小于2μm的形貌變化。

疊層結(jié)構(gòu)可以包括設(shè)置在多個導(dǎo)電結(jié)構(gòu)之間的電絕緣材料。例如，電絕緣材料可以形成在多個導(dǎo)電結(jié)構(gòu)的相鄰導(dǎo)電結(jié)構(gòu)之間的區(qū)域中。例如，電絕緣材料(直接地)位于導(dǎo)電結(jié)構(gòu)的側(cè)壁上且因此可以橫向包圍導(dǎo)電結(jié)構(gòu)?？蛇x地，除了在導(dǎo)電結(jié)構(gòu)暴露或周圍沒有電絕緣材料的疊層結(jié)構(gòu)的第一表面處，電絕緣材料可以密封或者完全包圍導(dǎo) 電結(jié)構(gòu)。

電絕緣材料可以具有在10μm和500μm之間的平均厚度(或者例如在50μm和350μm之間或者例如在50μm和150μm之間)。例如，導(dǎo)電結(jié)構(gòu)的平均厚度可以是在疊層結(jié)構(gòu)的第一表面和疊層結(jié)構(gòu)的第二表面之間的方向上測量的電絕緣材料的平均厚度。例如，電絕緣材料的平均厚度可以是在疊層結(jié)構(gòu)的感興趣區(qū)域之上的電絕緣材料的平均厚度。

例如，疊層結(jié)構(gòu)的電絕緣材料可以包括或者可以是疊層結(jié)構(gòu)。例如，疊層材料可以是基于聚合物的疊層。例如，基于聚合物的疊層可以包括：聚酰亞胺、聚丙烯酸酯或環(huán)氧樹脂或者它們的混合物。另外或可選地，例如，電絕緣材料可以包括疊層材料和導(dǎo)熱填充劑顆粒。例如，導(dǎo)熱填充劑顆粒可以嵌入在疊層材料中。導(dǎo)熱填充劑顆?？梢园ɑ蛘呖梢允茄趸X顆粒、氮化硼顆粒、氮化鋁顆?；蛱沾深w粒。例如，導(dǎo)熱填充劑顆粒可以占電絕緣材料的至少90％的體積。例如，導(dǎo)熱填充劑顆粒與疊層材料的比例至少可以是90:10。

可替選地，例如，疊層結(jié)構(gòu)的電絕緣材料可以包括或者可以是玻璃。例如，玻璃可以包括或者可以是低熔點玻璃合金(例如，具有在250℃和500℃之間的熔點)。另外或者可選地，例如，電絕緣玻璃可以包括導(dǎo)熱填充劑顆粒和/或具有較低熱膨脹的填充劑顆粒。

疊層結(jié)構(gòu)的多個導(dǎo)電結(jié)構(gòu)可以是從疊層結(jié)構(gòu)的第一表面朝著疊層結(jié)構(gòu)的第二表面延伸的連續(xù)結(jié)構(gòu)。例如，多個導(dǎo)電結(jié)構(gòu)可以是金屬結(jié)構(gòu)(例如金屬柱體或者金屬層堆疊)。例如，導(dǎo)電結(jié)構(gòu)可以包括銅(Cu)、鎳(Ni)或鉬(Mo)或者這些材料的合金。例如，導(dǎo)電結(jié)構(gòu)可以是銅結(jié)構(gòu)、鎳結(jié)構(gòu)或鉬結(jié)構(gòu)。

可選地，例如，多個導(dǎo)電結(jié)構(gòu)可以在疊層結(jié)構(gòu)的第一表面和疊層結(jié)構(gòu)的第二表面處暴露。例如，多個導(dǎo)電結(jié)構(gòu)的每個導(dǎo)電結(jié)構(gòu)可以從疊層結(jié)構(gòu)的第一表面朝著疊層結(jié)構(gòu)的第二相對表面延伸。

可選地，多個導(dǎo)電結(jié)構(gòu)可以僅在疊層結(jié)構(gòu)的第一表面處暴露。例如，朝著疊層結(jié)構(gòu)的第二相對表面的多個導(dǎo)電結(jié)構(gòu)的區(qū)域可以被疊層 結(jié)構(gòu)的電絕緣材料覆蓋。

可以在將疊層結(jié)構(gòu)設(shè)置在半導(dǎo)體晶片的表面上之后，執(zhí)行用于去除電絕緣材料的覆蓋疊層結(jié)構(gòu)的第二表面處的多個導(dǎo)電結(jié)構(gòu)的部分的工藝(例如，研磨、沖刷或拋光)。例如，這些工藝可以暴露在疊層結(jié)構(gòu)的第二表面處的多個導(dǎo)電結(jié)構(gòu)。例如，至少在研磨之后，多個導(dǎo)電結(jié)構(gòu)中的每個導(dǎo)電結(jié)構(gòu)可以在疊層結(jié)構(gòu)的第一表面和疊層結(jié)構(gòu)的第二相對表面之間提供導(dǎo)電路徑。

每個導(dǎo)電結(jié)構(gòu)可以適用于承載從疊層結(jié)構(gòu)的第一表面朝向(或朝著)疊層結(jié)構(gòu)的第二相對表面的或者在疊層結(jié)構(gòu)的第一表面和疊層結(jié)構(gòu)的第二相對表面之間的電流信號或者電壓信號。

例如，導(dǎo)電結(jié)構(gòu)可以具有在10μm和500μm之間的平均厚度(或者例如在50μm和350μm之間或者例如在50μm和150μm之間)。例如，導(dǎo)電結(jié)構(gòu)的平均厚度可以是在疊層結(jié)構(gòu)的第一表面和疊層結(jié)構(gòu)的第二表面之間的方向上測量的導(dǎo)電結(jié)構(gòu)的平均高度。例如，導(dǎo)電結(jié)構(gòu)的平均厚度可以是在疊層結(jié)構(gòu)的感興趣區(qū)域之上的導(dǎo)電結(jié)構(gòu)的平均厚度。

導(dǎo)電結(jié)構(gòu)的平均厚度和電絕緣材料的平均厚度可以類似(或相同)。例如，導(dǎo)電結(jié)構(gòu)的平均厚度以及電絕緣材料的平均厚度的偏差或變化可以小于10％。由此，例如，疊層結(jié)構(gòu)的橫向表面在半導(dǎo)體晶片的面積跨度內(nèi)(例如在等于或大于200mm直徑的半導(dǎo)體晶片的面積跨度內(nèi))可以具有小于10μm的形貌變化。例如，疊層結(jié)構(gòu)的橫向表面在半導(dǎo)體器件或半導(dǎo)體裸片的面積跨度內(nèi)(例如在大于或等于2mm×2mm的半導(dǎo)體裸片的面積跨度內(nèi))可以具有小于2μm的形貌變化。

例如，多個導(dǎo)電結(jié)構(gòu)的每個導(dǎo)電結(jié)構(gòu)可以具有多于10μm(或者多于15μm或者多于20μm)的最大橫向尺度。例如，導(dǎo)電結(jié)構(gòu)的最大橫向尺度可以是在與疊層結(jié)構(gòu)的橫向表面平行的方向上測量的導(dǎo)電結(jié)構(gòu)的長度或?qū)蔷€長度。

例如，疊層結(jié)構(gòu)中的多個導(dǎo)電結(jié)構(gòu)的設(shè)置(或布局)可以對應(yīng)于 在半導(dǎo)體晶片的第一表面處的多個半導(dǎo)體器件結(jié)構(gòu)的多個電接觸結(jié)構(gòu)的設(shè)置。例如，多個導(dǎo)電結(jié)構(gòu)中的導(dǎo)電結(jié)構(gòu)的最大橫向尺度可以等于在半導(dǎo)體晶片的第一表面處的與其對應(yīng)的電接觸結(jié)構(gòu)的最大橫向尺度，或者與其成比例。額外地或者可選地，例如，多個導(dǎo)電結(jié)構(gòu)中的導(dǎo)電結(jié)構(gòu)的最大橫向尺度可以比在半導(dǎo)體晶片的第一表面處的與其對應(yīng)的電接觸結(jié)構(gòu)的最大橫向尺度大(例如不小于)比例常數(shù)。例如，比例常數(shù)可以在1％和5％之間。例如，多個導(dǎo)電結(jié)構(gòu)中的(每個)導(dǎo)電結(jié)構(gòu)的最大橫向尺度可以比在半導(dǎo)體晶片的第一表面處的與其對應(yīng)的電接觸結(jié)構(gòu)的最大橫向尺度大少于5μm。

額外地或者可選地，例如，疊層結(jié)構(gòu)中的導(dǎo)電結(jié)構(gòu)之間的間距或距離可以等于在半導(dǎo)體晶片的第一表面處的多個半導(dǎo)體器件結(jié)構(gòu)中的多個電接觸結(jié)構(gòu)之間的間距或距離，或者與其成比例。例如，在疊層結(jié)構(gòu)中的相鄰導(dǎo)電結(jié)構(gòu)之間的距離可以小于20μm(或者例如小于10μm或者例如小于2μm)。

例如，半導(dǎo)體晶片可以包括半導(dǎo)體襯底材料(例如，半導(dǎo)體襯底晶片)。例如，半導(dǎo)體襯底材料可以是基于硅的半導(dǎo)體襯底材料、基于碳化硅的半導(dǎo)體襯底材料、基于砷化鎵的半導(dǎo)體襯底材料或者基于氮化鎵的半導(dǎo)體襯底材料。

半導(dǎo)體晶片還可以包括在半導(dǎo)體晶片的主(前)表面(和/或背表面)上的或者在這些層中的一個表面上的金屬層、絕緣層和/或鈍化層。

半導(dǎo)體晶片可以具有至少一個表面(例如前表面或背表面)。半導(dǎo)體晶片的前表面或背表面可以是基本平坦的平面(例如，忽略由于制作工藝和溝槽造成的半導(dǎo)體結(jié)構(gòu)的不平整)。例如，半導(dǎo)體晶片的主表面的橫向尺度(例如直徑)可以超過主表面上的結(jié)構(gòu)的最大高度的100倍(或者1000倍或者10000倍)。與半導(dǎo)體晶片的基本垂直的邊緣相比，芯片的主表面或者芯片前側(cè)可以是橫向延伸的基本水平表面。例如，半導(dǎo)體晶片的主表面的橫向尺度(例如直徑)可以大于半導(dǎo)體晶片的垂直邊緣的垂直尺度的100倍(或者1000倍或者10000倍)。例如，半導(dǎo)體晶片的平均厚度可以小于800μm(或者小于200μm 或者小于100μm)。半導(dǎo)體晶片的主表面的平均橫向尺度(例如平均直徑或長度)可以在50mm和450mm或更多(或者例如基本是150mm、或200m或300m)之間。

半導(dǎo)體晶片的前表面(或主表面或前側(cè))可以是半導(dǎo)體晶片的朝著半導(dǎo)體晶片的主表面頂部上的金屬層、絕緣層和/或鈍化層的表面或者是這些層中的一個的表面。例如，半導(dǎo)體晶片的前表面可以是半導(dǎo)體晶片的形成半導(dǎo)體器件結(jié)構(gòu)的較多(或大多數(shù))有源元件的表面。例如，更多的復(fù)雜結(jié)構(gòu)可以位于半導(dǎo)體晶片的前側(cè)而非半導(dǎo)體晶片背側(cè)。例如，對于功率晶體管結(jié)構(gòu)，半導(dǎo)體晶片的主表面可以是半導(dǎo)體晶片的可以形成第一源極/漏極區(qū)域和柵極區(qū)域的表面或一側(cè)。

半導(dǎo)體晶片的背側(cè)表面(或背側(cè))可以是形成第二源極/漏極區(qū)域的表面。例如，對于功率晶體管結(jié)構(gòu)，半導(dǎo)體晶片的背側(cè)表面可以是半導(dǎo)體晶片的形成第二源極/漏極區(qū)域的表面或一側(cè)。

半導(dǎo)體晶片可以包括被至少部分地設(shè)置(或形成)在半導(dǎo)體晶片中的半導(dǎo)體器件結(jié)構(gòu)中的至少一個(或例如多個)。例如，半導(dǎo)體器件結(jié)構(gòu)可以設(shè)置在半導(dǎo)體晶片的半導(dǎo)體裸片中。每個半導(dǎo)體晶片可以包括一個或多個半導(dǎo)體裸片或者半導(dǎo)體器件結(jié)構(gòu)(例如多于100、或多于1000、或多于數(shù)萬個半導(dǎo)體裸片或半導(dǎo)體器件結(jié)構(gòu))。例如，所述多個裸片可以通過半導(dǎo)體晶片的劃片線區(qū)域或切口區(qū)域分隔開。

每個半導(dǎo)體器件結(jié)構(gòu)可以包括具有一個或更多個導(dǎo)電有源元件的電路。例如，導(dǎo)電有源元件可以通過施加的外部偏置(例如施加的電壓或施加的電流信號)而被修改或偏置到不同的電狀態(tài)。例如，半導(dǎo)體器件結(jié)構(gòu)的導(dǎo)電有源元件可以至少部分地形成在半導(dǎo)體晶片中(例如作為具有改變的或不同的導(dǎo)電類型的摻雜區(qū)域)，或者可以是在半導(dǎo)體晶片上合并、沉積或生長的附加層。半導(dǎo)體器件結(jié)構(gòu)的導(dǎo)電有源元件可以形成在半導(dǎo)體器件結(jié)構(gòu)的有源區(qū)處。半導(dǎo)體器件結(jié)構(gòu)的有源區(qū)可以形成在半導(dǎo)體晶片的半導(dǎo)體裸片的基本中心區(qū)域中。

例如，半導(dǎo)體器件結(jié)構(gòu)的有源元件可以是晶體管結(jié)構(gòu)或二極管結(jié)構(gòu)的電摻雜區(qū)域。例如，半導(dǎo)體器件結(jié)構(gòu)的有源元件可以包括或者可 以是晶體管結(jié)構(gòu)的源極或發(fā)射極區(qū)域、晶體管結(jié)構(gòu)的漏極或集電極區(qū)域、晶體管結(jié)構(gòu)的本體區(qū)域、或者晶體管結(jié)構(gòu)的柵極區(qū)域。例如，半導(dǎo)體器件結(jié)構(gòu)的有源元件可以包括二極管結(jié)構(gòu)的第一摻雜區(qū)域(例如陽極區(qū)域)或者二極管結(jié)構(gòu)的第二摻雜區(qū)域(例如陰極區(qū)域)。

半導(dǎo)體器件結(jié)構(gòu)可以包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)結(jié)構(gòu)、雙極結(jié)型晶體管(BJT)結(jié)構(gòu)、絕緣柵雙極晶體管(IGBT)結(jié)構(gòu)、二極管結(jié)構(gòu)或者晶閘管結(jié)構(gòu)。

每個半導(dǎo)體器件結(jié)構(gòu)(或者半導(dǎo)體裸片)可以包括至少一個電接觸結(jié)構(gòu)。(每個)電接觸結(jié)構(gòu)可以包括或者可以是導(dǎo)電接觸區(qū)域，其可以電連接到半導(dǎo)體器件結(jié)構(gòu)的集成電路的至少一個電有源元件。例如，(每個)電接觸結(jié)構(gòu)可以形成在半導(dǎo)體晶片的表面或一側(cè)上。例如，電接觸結(jié)構(gòu)可以直接地或可選地經(jīng)由一個或更多個互連或中間層而連接到導(dǎo)電有源元件。電接觸結(jié)構(gòu)還可以用于提供芯片的半導(dǎo)體器件結(jié)構(gòu)的至少一個電有源元件與外部結(jié)構(gòu)和/或外部電路之間的電連接。

電接觸結(jié)構(gòu)可以包括形成在半導(dǎo)體晶片的第一表面(或前側(cè))之上的預(yù)定位置中的導(dǎo)電材料。例如，第一電接觸結(jié)構(gòu)可以包括導(dǎo)電材料，其可以與半導(dǎo)體裸片的半導(dǎo)體器件結(jié)構(gòu)的第一有源元件電接觸。例如，這可以是晶體管結(jié)構(gòu)的第一源極/漏極區(qū)域。例如，第二電接觸結(jié)構(gòu)可以包括導(dǎo)電材料，其可以與半導(dǎo)體裸片的半導(dǎo)體器件結(jié)構(gòu)的第二有源元件電接觸。例如，這可以是晶體管結(jié)構(gòu)的柵極區(qū)域。半導(dǎo)體晶片的第二(相對)表面還可以包括又一電接觸結(jié)構(gòu)，其可以與半導(dǎo)體裸片的半導(dǎo)體器件結(jié)構(gòu)的又一有源元件電接觸。例如，所述又一電接觸結(jié)構(gòu)可以是用于晶體管結(jié)構(gòu)的第二源極/漏極區(qū)域的背側(cè)金屬層。

將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上可以包括：關(guān)于半導(dǎo)體晶片的表面來定位疊層結(jié)構(gòu)，使得疊層結(jié)構(gòu)的橫向表面與半導(dǎo)體晶片的橫向表面相鄰設(shè)置。可以理解，例如，可以將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上可以包括將疊層結(jié)構(gòu)設(shè)置在半導(dǎo)體晶片的表面之上(頂上)或者在半導(dǎo)體晶片的表面之下(底下)。

可選地，將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上還可以包括將疊層結(jié)構(gòu)滾動到半導(dǎo)體晶片的表面上。在這種情況下，疊層結(jié)構(gòu)可以包括柔性片，例如柔性疊層片。

將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上可以包括關(guān)于半導(dǎo)體晶片來設(shè)置疊層結(jié)構(gòu)，使得多個導(dǎo)電結(jié)構(gòu)中的(每個)導(dǎo)電結(jié)構(gòu)可以與多個半導(dǎo)體器件結(jié)構(gòu)中的半導(dǎo)體器件結(jié)構(gòu)相鄰定位。例如，多個導(dǎo)電結(jié)構(gòu)中的(每個)導(dǎo)電結(jié)構(gòu)可以與多個半導(dǎo)體器件結(jié)構(gòu)中的電接觸結(jié)構(gòu)(直接)相鄰定位。例如，將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上可以包括將疊層結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)布置到半導(dǎo)體器件的有源區(qū)中設(shè)置的電接觸結(jié)構(gòu)上。由于導(dǎo)電結(jié)構(gòu)的最大橫向尺度可以大于或等于電接觸結(jié)構(gòu)的最大橫向尺度，所以導(dǎo)電結(jié)構(gòu)的一部分有可能可以位于半導(dǎo)體器件的有源區(qū)之外。例如，導(dǎo)電結(jié)構(gòu)可以位于半導(dǎo)體器件的有源區(qū)之外小于50μm(或者例如小于10μm或者小于5μm)。例如，形成在半導(dǎo)體器件的邊緣端接區(qū)(有源區(qū)之外)中的導(dǎo)電結(jié)構(gòu)的橫向距離尺度可以小于50μm(或者例如小于10μm或者小于5μm)。

將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上可以包括將疊層結(jié)構(gòu)的第一導(dǎo)電結(jié)構(gòu)布置到位于半導(dǎo)體晶片的(第一)表面處的半導(dǎo)體器件的第一電接觸結(jié)構(gòu)。例如，第一電接觸結(jié)構(gòu)可以與半導(dǎo)體器件晶體管結(jié)構(gòu)的源極區(qū)域(或發(fā)射極區(qū)域)或者半導(dǎo)體器件二極管結(jié)構(gòu)的第一摻雜區(qū)域(例如陽極區(qū))電連接。例如，在功率晶體管結(jié)構(gòu)中，第一電接觸結(jié)構(gòu)可以電連接到MOSFET的有源第一源極/漏極區(qū)或者BJT晶體管結(jié)構(gòu)的有源發(fā)射極區(qū)。

將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的(第一)表面上還可以包括將疊層結(jié)構(gòu)的第二導(dǎo)電結(jié)構(gòu)布置到位于半導(dǎo)體晶片的第一表面處的半導(dǎo)體器件的第二電接觸結(jié)構(gòu)上。例如，第二電接觸結(jié)構(gòu)可以與半導(dǎo)體器件晶體管結(jié)構(gòu)的柵極區(qū)域(或基極區(qū)域)電連接。例如，第二電接觸結(jié)構(gòu)可以與MOSFET晶體管結(jié)構(gòu)的柵極區(qū)域或者BJT晶體管結(jié)構(gòu)的基極區(qū)域電連接。

例如，將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上還可以包括將疊層 結(jié)構(gòu)的電絕緣材料設(shè)置在(或者設(shè)置到)半導(dǎo)體器件的邊緣端接區(qū)域(或者至少邊緣端接區(qū)域的一部分)上。例如，半導(dǎo)體器件結(jié)構(gòu)的邊緣端接區(qū)域可以設(shè)置在半導(dǎo)體器件的有源區(qū)周圍。例如，半導(dǎo)體器件結(jié)構(gòu)的邊緣端接區(qū)域可以橫向包圍半導(dǎo)體器件結(jié)構(gòu)的有源區(qū)。例如，半導(dǎo)體器件結(jié)構(gòu)的邊緣端接區(qū)域可以形成在半導(dǎo)體器件結(jié)構(gòu)的有源區(qū)的外圍或者周圍。例如，邊緣端接區(qū)域的至少一部分可以形成在半導(dǎo)體器件結(jié)構(gòu)的有源區(qū)和半導(dǎo)體器件結(jié)構(gòu)的劃片線區(qū)域之間。例如，邊緣端接區(qū)域的橫向尺度(例如，在有源區(qū)和劃片線區(qū)域之間測量的距離)可以至少是10μm(或者例如至少50μm)。

例如，將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上還可以包括將疊層結(jié)構(gòu)的電絕緣材料設(shè)置在(或者布置到)多個半導(dǎo)體器件之間的半導(dǎo)體晶片的劃片線區(qū)域上。例如，劃片線區(qū)域也可以被稱作半導(dǎo)體晶片的切口區(qū)域，并且可以是通過其進行單個裸片的切割的半導(dǎo)體晶片的區(qū)域。

將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上可以包括：使用疊層結(jié)構(gòu)和半導(dǎo)體晶片中的至少一個中形成的至少一個對準(zhǔn)結(jié)構(gòu)來對準(zhǔn)疊層結(jié)構(gòu)和半導(dǎo)體晶片。例如，可以執(zhí)行對準(zhǔn)工藝，使得(每個)導(dǎo)電結(jié)構(gòu)密封(或覆蓋)(例如，完全覆蓋)半導(dǎo)體器件結(jié)構(gòu)的電接觸結(jié)構(gòu)。例如，疊層結(jié)構(gòu)的至少一個對準(zhǔn)結(jié)構(gòu)可以包括或者可以是定位孔、缺口或凹部。可替選地或者可選地，疊層結(jié)構(gòu)的對準(zhǔn)結(jié)構(gòu)可以包括或者可以是導(dǎo)電結(jié)構(gòu)?？商孢x地或者可選地，例如，半導(dǎo)體晶片的對準(zhǔn)結(jié)構(gòu)可以包括或者可以是形成在半導(dǎo)體晶片中的定位圖案或者定位裸片(例如空白裸片)。

方法100還可以包括將疊層結(jié)構(gòu)的多個導(dǎo)電結(jié)構(gòu)結(jié)合(例如焊接)到多個半導(dǎo)體器件結(jié)構(gòu)的電接觸結(jié)構(gòu)。例如，焊接可以在設(shè)置或者對準(zhǔn)疊層結(jié)構(gòu)和半導(dǎo)體晶片之后進行。例如，疊層結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)可以是擴散焊接到半導(dǎo)體器件結(jié)構(gòu)的電接觸結(jié)構(gòu)。

可選地，例如，疊層結(jié)構(gòu)的多個導(dǎo)電結(jié)構(gòu)可以包括形成在多個導(dǎo)電結(jié)構(gòu)的表面區(qū)域上的焊接材料(例如，金錫合金或者銅錫合金)。 焊接材料可以沉積在或者位于疊層結(jié)構(gòu)的第一表面和/或疊層結(jié)構(gòu)的第二相對表面處的導(dǎo)電結(jié)構(gòu)的表面區(qū)域處。例如，在將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上之前，焊接材料可以沉積在導(dǎo)電結(jié)構(gòu)的表面區(qū)域上。可選地，例如，方法100可以包括：在將疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的表面上之前，將焊接材料沉積到半導(dǎo)體器件的電接觸結(jié)構(gòu)的表面區(qū)域上。

可選地，代替(或者除了)將焊接材料沉積在導(dǎo)電結(jié)構(gòu)的表面區(qū)域上或者電接觸結(jié)構(gòu)的表面區(qū)域上，方法100可以包括將裸片粘合的晶片設(shè)置在半導(dǎo)體晶片和疊層結(jié)構(gòu)之間。例如，裸片粘合的晶片可以包括多個裸片粘合區(qū)域，每個區(qū)域包括接合材料。例如，多個裸片粘合區(qū)域在裸片粘合的晶片中的設(shè)置(或布局)可以對應(yīng)于多個半導(dǎo)體器件結(jié)構(gòu)的多個電接觸結(jié)構(gòu)在半導(dǎo)體晶片的表面處的設(shè)置。例如，裸片粘合晶片可以與疊層結(jié)構(gòu)和半導(dǎo)體晶片對準(zhǔn)，使得裸片粘合區(qū)域可以設(shè)置在疊層結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)和半導(dǎo)體器件結(jié)構(gòu)的電接觸結(jié)構(gòu)之間。

方法100可以包括將熱量和/或壓力(例如在焊接工藝中)提供到層疊設(shè)置，所述層疊設(shè)置包括半導(dǎo)體晶片和疊層結(jié)構(gòu)(以及可選地，裸片粘合晶片)，以將疊層結(jié)構(gòu)和半導(dǎo)體晶片(以及可選地，裸片粘合晶片)結(jié)合。例如，方法可以包括將疊層結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)結(jié)合到多個半導(dǎo)體器件的電接觸結(jié)構(gòu)并且同時將疊層結(jié)構(gòu)的電絕緣材料結(jié)合到半導(dǎo)體晶片的表面(或者多個半導(dǎo)體器件的邊緣端接區(qū)域)。例如，提供的熱量可以使疊層結(jié)構(gòu)的電絕緣材料固化或硬化。例如，疊層結(jié)構(gòu)可以層疊到半導(dǎo)體晶片的表面，使得疊層結(jié)構(gòu)可以氣密性地粘接到半導(dǎo)體晶片的表面。

雖然已經(jīng)描述了只有一個(第一)疊層結(jié)構(gòu)被設(shè)置在半導(dǎo)體晶片的第一表面之上，但是可以理解方法100還可以包括在半導(dǎo)體晶片的第二表面之上形成(第二或又一)疊層結(jié)構(gòu)。例如方法100還可以包括將包括設(shè)置在多個導(dǎo)電結(jié)構(gòu)之間的電絕緣材料的又一(或第二)疊層結(jié)構(gòu)設(shè)置到包括多個半導(dǎo)體器件的半導(dǎo)體晶片的相對(第二)表面上，使得第二疊層結(jié)構(gòu)的多個導(dǎo)電結(jié)構(gòu)中的導(dǎo)電結(jié)構(gòu)與多個半導(dǎo)體器 件結(jié)構(gòu)中的半導(dǎo)體器件結(jié)構(gòu)相鄰定位。例如，第二疊層結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)可以關(guān)于第一疊層結(jié)構(gòu)的第一導(dǎo)電結(jié)構(gòu)和/或第二導(dǎo)電結(jié)構(gòu)形成在半導(dǎo)體器件結(jié)構(gòu)的相對側(cè)上。

與第一疊層結(jié)構(gòu)類似，第二疊層結(jié)構(gòu)的多個導(dǎo)電結(jié)構(gòu)的每個導(dǎo)電結(jié)構(gòu)可以在第二疊層結(jié)構(gòu)的第一表面和第二疊層結(jié)構(gòu)的第二相對表面之間提供導(dǎo)電路徑。例如，第二疊層結(jié)構(gòu)的多個導(dǎo)電結(jié)構(gòu)的每個導(dǎo)電結(jié)構(gòu)可以從第二疊層結(jié)構(gòu)的第一表面朝著第二疊層結(jié)構(gòu)的第二相對表面延伸。

第二疊層結(jié)構(gòu)可以類似于第一疊層結(jié)構(gòu)，除了：例如，第二疊層結(jié)構(gòu)中的多個導(dǎo)電結(jié)構(gòu)的設(shè)置(或布局)可以對應(yīng)于在半導(dǎo)體晶片的第二相對表面處的多個半導(dǎo)體器件結(jié)構(gòu)的多個電接觸結(jié)構(gòu)(背側(cè)金屬化結(jié)構(gòu))的設(shè)置。

將第二疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的第二表面上可以包括將第二疊層結(jié)構(gòu)的第一導(dǎo)電結(jié)構(gòu)布置到位于半導(dǎo)體晶片的第二表面上的半導(dǎo)體器件結(jié)構(gòu)的第三電接觸結(jié)構(gòu)上。第三電接觸結(jié)構(gòu)可以與半導(dǎo)體器件晶體管結(jié)構(gòu)的漏極區(qū)(或者集電極區(qū))或者半導(dǎo)體器件二極管結(jié)構(gòu)的第二摻雜區(qū)域(例如半導(dǎo)體器件二極管結(jié)構(gòu)的陰極區(qū))電連接。例如，在功率晶體管結(jié)構(gòu)中，第三電接觸結(jié)構(gòu)可以電連接到MOSFET晶體管結(jié)構(gòu)的活躍的第二源極/漏極區(qū)域或者BJT晶體管結(jié)構(gòu)的活躍的集電極區(qū)域。

可替選地或者可選地，半導(dǎo)體晶片可以設(shè)置在第一疊層結(jié)構(gòu)和第二疊層結(jié)構(gòu)之間，并且第一疊層結(jié)構(gòu)和第二疊層結(jié)構(gòu)可以同時或在單個結(jié)合工藝(焊接)中結(jié)合(例如在焊接工藝中)或者層疊到半導(dǎo)體晶片的表面。

可選地，第一疊層結(jié)構(gòu)可以設(shè)置在半導(dǎo)體晶片的第一表面上，并且可以在將第二疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的第二表面上并且將第二疊層結(jié)構(gòu)結(jié)合(或?qū)盈B)到半導(dǎo)體晶片的第二表面上之前，將第一疊層結(jié)構(gòu)結(jié)合(或?qū)盈B)到半導(dǎo)體晶片的第一表面。

可選地，例如，在將第二疊層結(jié)構(gòu)布置到半導(dǎo)體晶片的第二表面 上之前，方法100還可以包括從半導(dǎo)體晶片的背側(cè)(例如第二表面)減薄(或者研磨)半導(dǎo)體晶片到希望的厚度。

隨后，方法100還可以包括分離(或者切割)半導(dǎo)體晶片以使半導(dǎo)體晶片的各個半導(dǎo)體裸片(每個包括半導(dǎo)體器件結(jié)構(gòu))相互分離開。通過切割(例如鋸切或切片)穿過半導(dǎo)體晶片的劃片線區(qū)域上設(shè)置的電絕緣材料(和經(jīng)由半導(dǎo)體晶片的劃片線區(qū)域)可以執(zhí)行切割，以形成多個單個化的半導(dǎo)體器件。由于半導(dǎo)體晶片的劃片線區(qū)域沒有金屬結(jié)構(gòu)，例如在沒有切割穿過金屬結(jié)構(gòu)的情況下執(zhí)行切割。例如，這可以帶來更容易的切割工藝。

方法100還帶來芯片縮小和芯片厚度設(shè)計減少，而沒有由于短路而損失電操作穩(wěn)定性或可靠性。此外，產(chǎn)生的熱損耗可以更有效地在芯片的前后側(cè)傳遞，并且進一步傳遞到封裝和周圍(例如外部環(huán)境)。例如，厚的銅或者鉬金屬堆疊可以設(shè)置在芯片的前后側(cè)。這些堆疊可以具有非常高的熱(電)傳導(dǎo)率(這在正常操作中是很重要的)以及高的熱容量。例如，對于毫秒?yún)^(qū)域內(nèi)的故障，后者可以有助于緩存或者暫時存儲芯片產(chǎn)生的熱量。

例如，方法100還通過疊層結(jié)構(gòu)(例如疊層)在芯片級上在芯片的前后側(cè)提供厚的金屬堆疊。疊層可以通過電隔離矩陣和金屬結(jié)構(gòu)來形成，其可以適合相應(yīng)芯片金屬化結(jié)構(gòu)(例如前后側(cè)接觸焊盤)的形式(形狀)和尺寸。例如，疊層結(jié)構(gòu)(例如疊層片或玻璃金屬晶片)的電絕緣材料和金屬區(qū)域可以形成平面，也可以具有相同厚度(例如在10μm至110μm之間)。

方法100可以在有源區(qū)之上的芯片前側(cè)和背側(cè)之上提供具有10μm至500μm之間(或者例如在50μm至350μm之間、或者例如在50μm至150μm之間)的厚度的結(jié)構(gòu)化金屬層(Cu、Ni或Mo)。這可以簡化芯片的單個化工藝，否則如果在芯片背側(cè)的表面上形成(完全地)沒有結(jié)構(gòu)化的金屬層，這將是一個挑戰(zhàn)。方法100通過在10μm至150μm之間改變疊層的厚度，可以增加或提高芯片的冷卻性能。例如，較厚的金屬堆疊可以提高半導(dǎo)體器件結(jié)構(gòu)的熱傳導(dǎo)。例如，通 過同時在芯片頂側(cè)(例如，前側(cè))和底側(cè)(例如，背側(cè))沉積層，方法100可以通過減少晶片彎曲(例如翹曲)來提高工藝穩(wěn)定性。例如，由于不需要經(jīng)過厚或堅硬的金屬來執(zhí)行分離，方法100可以簡化芯片單個化工藝。例如，由于不需要先沉積厚的金屬，方法100可以通過分離疊層和結(jié)合工藝的可能性來增加工藝輸出。

方法100可以避免在晶片或者芯片表面上的工藝，諸如Mo(或者Cu)板、盤或焊盤的燒結(jié)，金屬濺射工藝，電流沉積工藝，三維金屬打印工藝和利用額外的銅填充來在芯片表面上產(chǎn)生更厚金屬層的玻璃框架。例如，可以避免時間密集且昂貴的燒結(jié)和濺射工藝。例如，可以避免允許最大20μm的堆疊的濺射工藝和電流沉積工藝。例如，可以避免由于燒結(jié)和電流沉積工藝的冷卻之后的晶片強翹曲和大的晶片彎曲。此外，例如，可以避免與越來越厚的層相關(guān)聯(lián)的翹曲，并且用于減少應(yīng)力的在芯片前側(cè)和背側(cè)上的其它層也可以不是必須的。例如，可以避免導(dǎo)致氣體從溶解金屬顆粒的溶液(例如永固墨)中溢出的工藝(例如打印工藝)。此外，例如，可以避免導(dǎo)致脆性的打印和干化工藝。例如，可以避免使用玻璃框架和銅填充工藝的時間密集、昂貴且不精確的工藝。具體來說，例如，可以避免晶片背側(cè)的厚非結(jié)構(gòu)化金屬層(其增加了通過鋸切使芯片單個化的工藝的復(fù)雜性)。

圖2A示出參考圖1描述的疊層結(jié)構(gòu)201(在左側(cè))的示意圖示(頂視圖)。圖2A還示出參考圖1描述的半導(dǎo)體晶片202(在右側(cè))的示意圖示(頂視圖)。

例如，疊層結(jié)構(gòu)201可以是晶片的形式。例如，疊層結(jié)構(gòu)201可以包括晶片形式的電絕緣材料203(例如疊層或玻璃)。例如，疊層結(jié)構(gòu)201還可以包括多個導(dǎo)電結(jié)構(gòu)204(例如金屬島)。電絕緣材料203可以設(shè)置在多個相鄰的導(dǎo)電結(jié)構(gòu)204之間。例如，每個導(dǎo)電結(jié)構(gòu)204可以被電絕緣材料203橫向包圍。

例如，半導(dǎo)體晶片202(例如硅晶片)可以包括多個半導(dǎo)體裸片205。例如，半導(dǎo)體裸片205都可以包括形成在半導(dǎo)體裸片205中的 半導(dǎo)體器件結(jié)構(gòu)207。例如，半導(dǎo)體晶片的劃片線區(qū)域206可以位于相鄰的半導(dǎo)體裸片205之間。

結(jié)合上文或下文描述的實施例公開了更多細節(jié)和方面。圖2A所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述一個或多個方面結(jié)合所提出的構(gòu)思或者上文(例如圖1)或下文(例如圖2B至圖15)描述的一個或更多個實施例而公開。

圖2B示出根據(jù)一個實施例的用于形成半導(dǎo)體器件的工藝220的示意圖示(橫截面視圖)。

例如，工藝220可以類似于參考圖1描述的方法。

包括設(shè)置在多個導(dǎo)電結(jié)構(gòu)204之間的電絕緣材料203的(第一)疊層結(jié)構(gòu)201(例如玻璃金屬晶片或者例如疊層金屬晶片)可以被布置到包括多個半導(dǎo)體器件結(jié)構(gòu)207的半導(dǎo)體晶片202(例如正常晶片)的第一表面208上。例如，多個導(dǎo)電結(jié)構(gòu)204中的導(dǎo)電結(jié)構(gòu)204可以與半導(dǎo)體晶片202的第一表面208處的半導(dǎo)體器件結(jié)構(gòu)207相鄰設(shè)置。

包括設(shè)置在多個導(dǎo)電結(jié)構(gòu)214之間的電絕緣材料213的(又一或者第二)疊層結(jié)構(gòu)211(例如玻璃金屬晶片或者例如疊層金屬晶片)可以被布置到半導(dǎo)體晶片202的第二相對表面209上。例如，第二疊層結(jié)構(gòu)211的導(dǎo)電結(jié)構(gòu)214可以被設(shè)置成或者定位成與半導(dǎo)體晶片202的第二表面209處的半導(dǎo)體器件結(jié)構(gòu)207相鄰。

例如，設(shè)置在第一疊層結(jié)構(gòu)201和第二疊層結(jié)構(gòu)211之間的半導(dǎo)體晶片202可以形成夾層堆疊215。由于形成了夾層堆疊215，例如，第一疊層結(jié)構(gòu)201的多個導(dǎo)電結(jié)構(gòu)204可以在單個(并行)工藝中與半導(dǎo)體晶片202的多個半導(dǎo)體器件結(jié)構(gòu)207相鄰設(shè)置。此外，例如，第二疊層結(jié)構(gòu)211的多個導(dǎo)電結(jié)構(gòu)214可以在單個(并行)工藝中與半導(dǎo)體晶片202的多個半導(dǎo)體器件結(jié)構(gòu)207相鄰設(shè)置。例如，第一疊層結(jié)構(gòu)201的多個導(dǎo)電結(jié)構(gòu)204可以在單個(并行)工藝中分別設(shè)置到半導(dǎo)體晶片202的第一表面208上的多個半導(dǎo)體器件結(jié)構(gòu)207的相應(yīng)的電接觸結(jié)構(gòu)上。此外，第二疊層結(jié)構(gòu)211的多個導(dǎo)電結(jié)構(gòu)214可以在單個(并行)工藝中分別設(shè)置到半導(dǎo)體晶片202的第二表面209 上的多個半導(dǎo)體器件結(jié)構(gòu)207的相應(yīng)電接觸結(jié)構(gòu)上。

可替選地或者可選地，第一疊層結(jié)構(gòu)201和第二疊層結(jié)構(gòu)211中只有一個可以沉積到半導(dǎo)體晶片202的表面上。例如，這可以被執(zhí)行以制造極薄的硅層或者薄的半導(dǎo)體器件封裝體。

結(jié)合上文或下文描述的實施例公開了更多細節(jié)和方面。圖2B所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述一個或更多個方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖2A)或下文(例如圖2C至圖15)描述的一個或更多個實施例而公開。

圖2C示出根據(jù)一個實施例的用于將疊層結(jié)構(gòu)與半導(dǎo)體晶片對準(zhǔn)的工藝230的示意圖示。

例如，相對于半導(dǎo)體晶片202，疊層結(jié)構(gòu)201(其可以包括多個導(dǎo)電結(jié)構(gòu)204)可以被準(zhǔn)確地定位。導(dǎo)電結(jié)構(gòu)204可以是至少部分地被電絕緣材料203(例如疊層或者玻璃)包圍的金屬島(例如銅島)。

例如，對準(zhǔn)結(jié)構(gòu)216(例如定位孔)可以形成在疊層結(jié)構(gòu)201(疊層或玻璃)中。例如，疊層結(jié)構(gòu)201(基于疊層或基于玻璃)可以是晶片(例如半導(dǎo)體晶片202)的形式。對準(zhǔn)結(jié)構(gòu)217(例如死裸片)可以形成在半導(dǎo)體(例如Si)晶片的邊緣區(qū)域處。例如，疊層結(jié)構(gòu)201可以關(guān)于半導(dǎo)體晶片202定位或者對準(zhǔn)230，使得疊層結(jié)構(gòu)的定位孔216與半導(dǎo)體晶片202的對稱結(jié)構(gòu)217對準(zhǔn)。例如，疊層結(jié)構(gòu)201(和/或半導(dǎo)體晶片202)的位置可以在橫向方向218中調(diào)節(jié)(例如關(guān)于半導(dǎo)體晶片202來調(diào)節(jié)疊層結(jié)構(gòu)的x-y位置)。例如，橫向方向218可以是與半導(dǎo)體晶片202的主表面(例如208)(或者，疊層結(jié)構(gòu)210的最大表面)平行的方向。

結(jié)合上文或下文描述的實施例公開了更多細節(jié)和方面。圖2C所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述一個或更多個方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖2B)或下文(例如圖2D至圖15)描述的一個或更多個實施例而公開。

圖2D示出根據(jù)一個實施例的用于將疊層結(jié)構(gòu)與半導(dǎo)體晶片對準(zhǔn)的又一工藝240的示意圖示。

工藝240可以類似于結(jié)合圖3C描述的工藝。

例如，工藝240可以包括將結(jié)構(gòu)化的裸片粘合晶片219設(shè)置在具有半導(dǎo)體器件結(jié)構(gòu)207的半導(dǎo)體(實際)晶片202和疊層結(jié)構(gòu)201(例如具有金屬島/導(dǎo)電結(jié)構(gòu)204的晶片)之間。橫截面視圖(204)示出疊層結(jié)構(gòu)201與銅島(在頂部)和設(shè)置在疊層結(jié)構(gòu)201之下的裸片粘合晶片219的夾層堆疊。例如，裸片粘合晶片219可以放置在疊層結(jié)構(gòu)201和半導(dǎo)體晶片202之間。

例如，裸片粘合晶片219可以包括形成在襯底中(或襯底上)的多個裸片粘合區(qū)域221(或島)。裸片粘合區(qū)域221可以包括或包含燒結(jié)膏(例如，燒結(jié)膏接合金屬)。例如，裸片粘合晶片219的裸片粘合區(qū)域221的設(shè)置可以基于(例如可以對應(yīng)于)導(dǎo)電結(jié)構(gòu)204在疊層結(jié)構(gòu)201中的設(shè)置。例如，裸片粘合晶片219的裸片粘合區(qū)域221的設(shè)置可以對應(yīng)于位于半導(dǎo)體晶片202的第一表面208處的半導(dǎo)體器件結(jié)構(gòu)207的電接觸結(jié)構(gòu)的設(shè)置。隔離材料219A(例如可以是聚合物或玻璃)可以形成在裸片粘合晶片219的裸片粘合區(qū)域211之間(或周圍)。

半導(dǎo)體晶片202、裸片粘合晶片219和疊層結(jié)構(gòu)201可以設(shè)置成三晶片堆疊。例如，裸片粘合晶片219可以關(guān)于半導(dǎo)體晶片202來設(shè)置，使得裸片粘合晶片219的多個裸片粘合區(qū)域221的相應(yīng)裸片粘合區(qū)域221被布置到半導(dǎo)體晶片202的半導(dǎo)體器件結(jié)構(gòu)207的相應(yīng)電接觸結(jié)構(gòu)上。此外，例如，疊層結(jié)構(gòu)201可以關(guān)于裸片粘合晶片219來設(shè)置，使得疊層結(jié)構(gòu)201的多個導(dǎo)電結(jié)構(gòu)204被布置到裸片粘合晶片的相應(yīng)裸片粘合區(qū)域221上。以這種方式，例如，可以形成完全粘接(或者完全層疊)的封裝體。

類似于參考圖2C所描述的工藝，例如，疊層結(jié)構(gòu)201(或者半導(dǎo)體晶片202或者裸片粘合晶片219)的位置可以在橫向方向中調(diào)節(jié)。橫向方向可以是與半導(dǎo)體晶片202的主表面(或者疊層結(jié)構(gòu)2011的 最大表面或者裸片粘合晶片219的最大表面)平行的方向。

結(jié)合上文或下文描述的實施例公開了更多細節(jié)和方面。圖2D所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖2C)或下文(例如圖2E至圖15)描述的一個或更多個實施例而公開。

圖2E示出用于將第一疊層結(jié)構(gòu)和第二疊層結(jié)構(gòu)與半導(dǎo)體晶片對準(zhǔn)的又一工藝250的示意圖示。

工藝250可以包括將半導(dǎo)體晶片202(例如包括有源芯片側(cè))和具有多個導(dǎo)電結(jié)構(gòu)204(例如金屬或銅島)的第一疊層結(jié)構(gòu)201對準(zhǔn)?？蛇x地，工藝還可以包括將半導(dǎo)體芯片202和具有多個第二導(dǎo)電結(jié)構(gòu)214的第二疊層結(jié)構(gòu)211對準(zhǔn)。

例如，疊層結(jié)構(gòu)201、211(和/或半導(dǎo)體晶片202)的位置可以在橫向方向上調(diào)節(jié)(例如調(diào)節(jié)疊層結(jié)構(gòu)關(guān)于半導(dǎo)體晶片202的x-y位置)。例如，橫向方向可以是與半導(dǎo)體晶片202的主表面(或者疊層結(jié)構(gòu)的最大表面)平行的方向。

待對準(zhǔn)的晶片(例如半導(dǎo)體晶片202、第一疊層結(jié)構(gòu)201和/或第二疊層結(jié)構(gòu)211)均可以包括至少一個(或者例如多于一個)對準(zhǔn)結(jié)構(gòu)226、227(例如凹陷或孔)，以將晶片相互對準(zhǔn)。例如，半導(dǎo)體晶片202、第一疊層結(jié)構(gòu)201和第二疊層結(jié)構(gòu)211均可以包括設(shè)置在相應(yīng)晶片的邊緣處(或者周圍)的多個凹陷或缺口226、227以便定位或?qū)?zhǔn)。

待對準(zhǔn)的相應(yīng)晶片的對準(zhǔn)結(jié)構(gòu)226、227(以及由此它們的x-y位置或橫向位置)可以基于又一定位結(jié)構(gòu)222關(guān)于彼此定位254。例如，待對準(zhǔn)的晶片可以設(shè)置在定位結(jié)構(gòu)222(例如，鋼工具載體)上。定位結(jié)構(gòu)222可以包括至少一個(或者，例如多于一個)又一定位結(jié)構(gòu)223，以便與待對準(zhǔn)的各個晶片的對準(zhǔn)結(jié)構(gòu)226、227嚙合。例如，又一對準(zhǔn)結(jié)構(gòu)223可以包括或者可以是固定栓或定位銷，用于與疊層結(jié)構(gòu)201、211以及半導(dǎo)體晶片202的對準(zhǔn)結(jié)構(gòu)226、227的嚙合。又一對準(zhǔn)結(jié)構(gòu)223可以是(暫時或可逆地)與對準(zhǔn)結(jié)構(gòu)226、227嚙合或 鎖定，使得半導(dǎo)體晶片202、第一疊層結(jié)構(gòu)201、第二疊層結(jié)構(gòu)211可以關(guān)于彼此在定位結(jié)構(gòu)222上對準(zhǔn)。

隨后，可以進行加壓和/或加熱工藝，以將第一疊層結(jié)構(gòu)201結(jié)合到半導(dǎo)體晶片202的第一表面208以及將第二疊層結(jié)構(gòu)211結(jié)合到半導(dǎo)體晶片202的第二表面209(同時)。例如，半導(dǎo)體(Si)晶片202的疊層可以同時實現(xiàn)在頂部或前側(cè)(例如208)以及底部或背側(cè)(例如209)。由此，例如，可以獲得晶片級的在頂側(cè)和底側(cè)密封的完全層疊的封裝體。例如，對準(zhǔn)結(jié)構(gòu)226、227的尺度可以設(shè)計為使得可以補償?shù)谝化B層結(jié)構(gòu)201、半導(dǎo)體晶片202、第二疊層結(jié)構(gòu)211的不同熱膨脹系數(shù)在結(jié)合工藝的加熱期間導(dǎo)致的熱失配。

具有垂直導(dǎo)電結(jié)構(gòu)204、214的(基于玻璃或基于疊層)疊層結(jié)構(gòu)201、211可以被精確地定位和層疊在晶片前側(cè)和背側(cè)上。工藝可以順序執(zhí)行或同時執(zhí)行。例如，在層疊或單獨(隨后或下游)的退火工藝期間，可以執(zhí)行疊層和金屬堆疊與芯片前側(cè)和背側(cè)的連接的硬化。例如，通過在兩側(cè)沉積層，可以很大地減少由于源自材料應(yīng)力的晶片彎曲所帶來的晶片彎曲(翹曲)。

隨后，可以執(zhí)行分離(或者切割)工藝225，以將半導(dǎo)體晶片202的各個裸片(每個包括半導(dǎo)體器件結(jié)構(gòu))彼此分離。例如，可以執(zhí)行分離(或者切割)工藝，以便將各個芯片封裝體單片化(例如，224A、224B)或者創(chuàng)建分離的芯片封裝體(每個包括半導(dǎo)體器件結(jié)構(gòu)207或半導(dǎo)體裸片)。

結(jié)合上文或下文描述的實施例公開了更多細節(jié)和方面。圖2E所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖2D)或下文(例如圖2F至圖15)描述的一個或更多個實施例而公開。

圖2F示出根據(jù)一個實施例的用于形成半導(dǎo)體器件265的工藝260(例如細節(jié)提取)的示意圖示。

通過對準(zhǔn)第一疊層結(jié)構(gòu)201和半導(dǎo)體晶片202(在260)，第一疊層結(jié)構(gòu)201的導(dǎo)電結(jié)構(gòu)204(例如Cu、Ni或Mo結(jié)構(gòu))可以與半 導(dǎo)體晶片202的半導(dǎo)體器件結(jié)構(gòu)207(或芯片)相鄰定位。例如，第一疊層結(jié)構(gòu)201的導(dǎo)電結(jié)構(gòu)204可以直接與半導(dǎo)體器件結(jié)構(gòu)207的電接觸結(jié)構(gòu)231相鄰定位。電接觸結(jié)構(gòu)231可以位于半導(dǎo)體晶片202的第一表面208處。此外，例如，在半導(dǎo)體晶片的第一表面208處的第一疊層結(jié)構(gòu)201的電絕緣材料203(例如玻璃或疊層)可以直接位于半導(dǎo)體器件結(jié)構(gòu)207的邊緣端接區(qū)域232上或者與其相鄰。此外，第一疊層結(jié)構(gòu)201的電絕緣材料203可以直接位于劃片線區(qū)域206上或與其相鄰。

例如，半導(dǎo)體器件結(jié)構(gòu)207的邊緣端接區(qū)域232可以設(shè)置在半導(dǎo)體器件結(jié)構(gòu)207的有源區(qū)233周圍(例如橫向包圍)。例如，邊緣端接區(qū)域232的至少一部分可以形成在半導(dǎo)體器件結(jié)構(gòu)207的有源區(qū)233和半導(dǎo)體器件結(jié)構(gòu)207的劃片線區(qū)域206之間。

通過對準(zhǔn)第二疊層結(jié)構(gòu)211和半導(dǎo)體晶片202(在260)，第二疊層結(jié)構(gòu)211的導(dǎo)電結(jié)構(gòu)214(例如Cu、Ni或Mo結(jié)構(gòu))可以與半導(dǎo)體晶片202的半導(dǎo)體器件結(jié)構(gòu)207(或芯片)相鄰定位。例如，第二疊層結(jié)構(gòu)211的導(dǎo)電結(jié)構(gòu)214可以直接與在半導(dǎo)體晶片202的第二表面209處的半導(dǎo)體器件結(jié)構(gòu)207的電接觸結(jié)構(gòu)234相鄰定位。此外，例如，在半導(dǎo)體晶片202的第二表面209處的第二疊層結(jié)構(gòu)211的電絕緣材料213(例如玻璃或疊層)可以直接位于邊緣端接區(qū)域232上或者與其相鄰。此外，第二疊層結(jié)構(gòu)的電絕緣材料可以直接位于半導(dǎo)體晶片202的第二表面處的劃片線區(qū)域206上或與其相鄰。

導(dǎo)電結(jié)構(gòu)204、214(或金屬結(jié)構(gòu))可以適用于或者可以非常匹配在芯片前側(cè)(例如208)或背側(cè)(例如209)上的金屬接觸231、234(例如，IGBT發(fā)射極、集電極、柵極)的形式(例如形狀)和尺寸?？梢赃x擇芯片(或芯片接觸)表面和疊層金屬表面，使得通過擴散焊接工藝，在疊層中的金屬結(jié)構(gòu)和芯片(或芯片接觸)表面之間提供穩(wěn)定或持久的結(jié)合或連接。

例如，可以使用基于玻璃的疊層結(jié)構(gòu)201、211。例如，兩個制作的玻璃金屬連接晶片201、211可以與半導(dǎo)體晶片202晶片接合，以 產(chǎn)生至少一個半導(dǎo)體器件265。玻璃金屬連接晶片201、211可以包括電絕緣材料(例如玻璃)，其中穿過電絕緣材料203、213的垂直金屬結(jié)構(gòu)204、214是在芯片前側(cè)和背側(cè)上的金屬接觸231、234的形狀和形式(例如IGBT發(fā)射極、集電極或柵極接觸結(jié)構(gòu)的形式)。例如，這些可以是要利用結(jié)合工藝與正常半導(dǎo)體晶片202的頂側(cè)和底側(cè)匹配的準(zhǔn)確或精確位置。

一旦形成了包括設(shè)置在兩個玻璃金屬連接晶片201、211之間的半導(dǎo)體晶片202的晶片接合夾層或堆疊215，在通過擴散焊料將晶片的金屬島連接到芯片的金屬焊盤期間，使用在壓力下的加工工藝可以出現(xiàn)玻璃表面與半導(dǎo)體晶片202的連接。擴散焊料可以沉積在正常晶片202的芯片背側(cè)(例如209)和芯片前側(cè)(例如208)的金屬焊盤231上?？商孢x地，擴散焊接材料可以沉積在玻璃金屬連接晶片201、211的金屬島204、214上，或者可以在制作玻璃金屬連接晶片201、211之前就已經(jīng)沉積在金屬島204、214的一側(cè)上。在單個同時結(jié)合工藝中可以執(zhí)行晶片接合(作為夾層215)。例如，在壓力和溫度作用下，可以同時執(zhí)行利用擴散焊料的金屬島區(qū)域204、214與電接觸結(jié)構(gòu)231、241的連接以及玻璃金屬連接晶片201、211的玻璃表面與半導(dǎo)體晶片202的連接?？蛇x地或者可替換地，例如，可以使用激光工藝進行玻璃201、211和半導(dǎo)體202的結(jié)合。

例如，通過在兩側(cè)上執(zhí)行層沉積/密封，可以消除或減少由于材料應(yīng)力帶來的晶片彎曲或晶片翹曲。

例如，晶片堆疊215在側(cè)視圖中示出了晶片區(qū)域中具有擴散接合芯片的部分。在制作雙側(cè)分層晶片結(jié)構(gòu)之后，可以在非有源區(qū)(例如劃片線區(qū)域)中執(zhí)行芯片單個化工藝。以此方式，可以制作功率半導(dǎo)體芯片，具有在發(fā)射極、集電極和柵極接觸上的作為冷卻體的金屬塊。例如，可以使用密封玻璃來為更薄芯片提高可靠性。例如，所產(chǎn)生的半導(dǎo)體器件可以是玻璃密封的功率二極管，具有在發(fā)射極、集電極和柵極接觸上的冷卻體。

雖然第一疊層結(jié)構(gòu)201和第二疊層結(jié)構(gòu)211被描述成晶片形式且 半導(dǎo)體晶片202被描述成包括多個芯片，但可以理解，可選地或可替選地，可以使用拾取和布置工藝。例如，包括用于單個半導(dǎo)體器件結(jié)構(gòu)207(或芯片)的導(dǎo)電結(jié)構(gòu)204的第一疊層結(jié)構(gòu)201可以被布置于半導(dǎo)體晶片202的單個(單個化的)芯片的第一表面208上。類似地，包括用于單個半導(dǎo)體器件結(jié)構(gòu)207的導(dǎo)電結(jié)構(gòu)214的第二疊層結(jié)構(gòu)211可以被布置于半導(dǎo)體晶片202的芯片的第二表面209上。例如，可以對批量爐中的多個夾層芯片并行執(zhí)行接合技術(shù)。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖2F所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖2E)或下文(例如圖2G至圖15)描述的一個或更多個實施例而公開。

圖2G示出疊層結(jié)構(gòu)201的電絕緣材料203和半導(dǎo)體晶片202之間的界面的橫截面示意圖示270。

例如，圖2G示出了玻璃和硅的無縫按壓。(玻璃-金屬)疊層結(jié)構(gòu)的玻璃材料與半導(dǎo)體晶片202的連接可以通過在晶片的金屬島與芯片的金屬焊盤的連接期間施加壓力來實現(xiàn)。例如，通過對疊層結(jié)構(gòu)201和半導(dǎo)體晶片202加熱或加壓，電絕緣材料203(例如玻璃)可以被氣密性地粘附到半導(dǎo)體(Si)晶片202的表面。例如，玻璃可以填充在溫度和壓力下由于玻璃的熔融而導(dǎo)致的縫隙。結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖2G所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖2F)或下文(例如圖3至圖15)描述的一個或更多個實施例而公開。

圖3示出根據(jù)實施例的用于形成半導(dǎo)體器件的方法300的流程圖。

方法300包括將疊層結(jié)構(gòu)滾動310到包括多個半導(dǎo)體器件結(jié)構(gòu)的半導(dǎo)體晶片的表面上。疊層結(jié)構(gòu)的至少一部分保留以形成要形成的半導(dǎo)體器件的一部分。

例如，由于將疊層結(jié)構(gòu)滾動到半導(dǎo)體晶片的表面上，可以產(chǎn)生更 平坦的半導(dǎo)體器件且在疊層結(jié)構(gòu)和半導(dǎo)體晶片之間產(chǎn)生了非常少的空氣。此外，例如，由于改進的半導(dǎo)體器件封裝體的平坦性，可以更有效地生產(chǎn)半導(dǎo)體器件，并因此可以提高用于生產(chǎn)半導(dǎo)體器件的工藝產(chǎn)出。

疊層結(jié)構(gòu)的至少一部分(例如疊層結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)或疊層結(jié)構(gòu)的電絕緣材料)可以形成待形成的半導(dǎo)體器件的一部分。例如，疊層結(jié)構(gòu)的所述部分(例如疊層結(jié)構(gòu)的至少一個導(dǎo)電結(jié)構(gòu)或疊層結(jié)構(gòu)的電絕緣材料)可以形成包括半導(dǎo)體器件結(jié)構(gòu)的最終半導(dǎo)體器件封裝體的一部分。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖3所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖2G)或下文(例如圖4A至圖15)描述的一個或更多個實施例而公開。

圖4A至圖4D示出根據(jù)一個實施例的用于形成半導(dǎo)體器件的方法的示意圖示。所述方法類似于結(jié)合圖3以及圖1至圖2F描述的方法。

圖4A示出在標(biāo)準(zhǔn)前端工藝流程后的半導(dǎo)體晶片202(例如完全加工的晶片)的示意圖示410。

圖4B示出作為方法的一部分的、疊層結(jié)構(gòu)201(具有垂直金屬結(jié)構(gòu)的疊層)被滾動到半導(dǎo)體晶片202的第一表面208上的示意圖示420。

圖4C示出作為方法的一部分的、第二疊層結(jié)構(gòu)211(具有垂直金屬結(jié)構(gòu)的疊層)被滾動到半導(dǎo)體晶片202的第二表面209(例如在晶片背側(cè))上的示意圖示430。

可以在將第一疊層結(jié)構(gòu)201滾動到半導(dǎo)體晶片202的第一表面208上之后，將第二疊層結(jié)構(gòu)211滾動到半導(dǎo)體晶片202的第二表面209上?？蛇x地或可替選地，第一疊層結(jié)構(gòu)201和第二疊層結(jié)構(gòu)211可以同時被滾動到半導(dǎo)體晶片202的相應(yīng)表面208、209上。

工藝還可以包括將第一疊層結(jié)構(gòu)201、第二疊層結(jié)構(gòu)211和半導(dǎo)體晶片202對準(zhǔn)，如結(jié)合圖1至圖2F所述。

圖4D示出了用于將第一疊層結(jié)構(gòu)201和(可選的)第二疊層結(jié)構(gòu)211結(jié)合到半導(dǎo)體晶片202的背襯(或結(jié)合)工藝的示意圖示440。例如，可以施加熱量和/或壓力來在單個背襯工藝中同時結(jié)合第一疊層結(jié)構(gòu)201、半導(dǎo)體晶片202和第二疊層結(jié)構(gòu)211。

可選地，可以在對準(zhǔn)第一疊層結(jié)構(gòu)201和半導(dǎo)體晶片202之后，但是在將第二疊層結(jié)構(gòu)211與半導(dǎo)體晶片202進行對準(zhǔn)和結(jié)合之前，執(zhí)行將第一疊層結(jié)構(gòu)201結(jié)合到半導(dǎo)體晶片202的結(jié)合工藝。

在形成包括半導(dǎo)體晶片202、第一疊層結(jié)構(gòu)201和/或第二疊層結(jié)構(gòu)211的晶片堆疊215之后，可以執(zhí)行分離(或切割)工藝來將半導(dǎo)體晶片202的各個裸片(每個都包括半導(dǎo)體器件結(jié)構(gòu))相互分離。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖4A至圖4D所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖3)或下文(例如圖5A至圖15)描述的一個或更多個實施例而公開。

圖5A示出根據(jù)一個實施例的疊層結(jié)構(gòu)201的示意圖示500。

疊層結(jié)構(gòu)201包括多個導(dǎo)電結(jié)構(gòu)204和設(shè)置在多個導(dǎo)電結(jié)構(gòu)204的導(dǎo)電結(jié)構(gòu)204之間的電絕緣材料203。多個導(dǎo)電結(jié)構(gòu)204中的每個導(dǎo)電結(jié)構(gòu)204從疊層結(jié)構(gòu)201的第一表面535朝著疊層結(jié)構(gòu)201的第二相對表面536延伸。

由于疊層結(jié)構(gòu)201包括從疊層結(jié)構(gòu)的第一表面535朝著疊層結(jié)構(gòu)201的第二相對表面536延伸的導(dǎo)電結(jié)構(gòu)204，可以更有效地生產(chǎn)半導(dǎo)體器件結(jié)構(gòu)。例如，由于不需要在電絕緣材料之前沉積厚金屬，所以可以簡化用于生產(chǎn)多個半導(dǎo)體器件的工藝。例如，可以在單個、同時的應(yīng)用工藝中將導(dǎo)電結(jié)構(gòu)204和電絕緣材料203形成或結(jié)合到半導(dǎo)體晶片的表面。

例如，多個導(dǎo)電結(jié)構(gòu)204可以在疊層結(jié)構(gòu)的第一表面535和疊層結(jié)構(gòu)的第二表面536處暴露。例如，多個導(dǎo)電結(jié)構(gòu)204中的每個導(dǎo)電結(jié)構(gòu)204可以從疊層結(jié)構(gòu)201的第一表面535延伸到疊層結(jié)構(gòu)201的 第二相對表面536。可選地，例如，多個導(dǎo)電結(jié)構(gòu)204可以在疊層結(jié)構(gòu)201的第一表面535處暴露，且嵌入到疊層結(jié)構(gòu)201的第二表面536處的電絕緣材料203中或被其覆蓋。

疊層結(jié)構(gòu)201可以類似于結(jié)合圖1至圖4D描述的疊層結(jié)構(gòu)。

疊層結(jié)構(gòu)201的多個導(dǎo)電結(jié)構(gòu)204可以是從疊層結(jié)構(gòu)201的第一表面535向疊層結(jié)構(gòu)201的第二表面536延伸的連續(xù)結(jié)構(gòu)。例如，多個導(dǎo)電結(jié)構(gòu)204可以是金屬結(jié)構(gòu)(例如金屬柱體或金屬層堆疊)。例如，導(dǎo)電結(jié)構(gòu)204可以包括銅(Cu)、鎳(Ni)、鉬(Mo)或這些材料的合金。例如，導(dǎo)電結(jié)構(gòu)可以是銅結(jié)構(gòu)或鉬結(jié)構(gòu)。

可選地，例如，多個導(dǎo)電結(jié)構(gòu)204可以在疊層結(jié)構(gòu)201的第一表面535和疊層結(jié)構(gòu)201的第二表面36處暴露。例如，多個導(dǎo)電結(jié)構(gòu)204中的每個導(dǎo)電結(jié)構(gòu)204可以從疊層結(jié)構(gòu)201的第一表面535延伸到疊層結(jié)構(gòu)201的第二相對表面536。

可選地，多個導(dǎo)電結(jié)構(gòu)204可以只在疊層結(jié)構(gòu)的第一表面535處暴露。例如，多個導(dǎo)電結(jié)構(gòu)204的朝著疊層結(jié)構(gòu)201的第二相對表面536的區(qū)域可以被疊層結(jié)構(gòu)201的電絕緣材料203覆蓋或包圍。例如，在將疊層結(jié)構(gòu)201布置在半導(dǎo)體晶片的表面上之后，可以執(zhí)行去除電絕緣材料203的覆蓋疊層結(jié)構(gòu)201的第二表面536處的多個導(dǎo)電材料204的部分的工藝(例如，研磨、沖刷或拋光)，以暴露疊層結(jié)構(gòu)的第二表面536處的多個導(dǎo)電結(jié)構(gòu)204。

因此，例如，多個導(dǎo)電結(jié)構(gòu)204中的每個導(dǎo)電結(jié)構(gòu)204可以在疊層結(jié)構(gòu)201的第一表面535和疊層結(jié)構(gòu)201的第二相對表面536之間提供導(dǎo)電路徑。例如，每個導(dǎo)電路徑204可以適用于承載從疊層結(jié)構(gòu)201的第一表面535朝著疊層結(jié)構(gòu)201的第二相對表面536或者在疊層結(jié)構(gòu)201的第一表面535和疊層結(jié)構(gòu)201的第二相對表面536之間的電流信號或電壓信號。

例如，導(dǎo)電結(jié)構(gòu)204可以具有在10μm和500μm之間(或者例如在50μm和350μm之間或者例如在50μm和150μm之間)的平均厚度。例如，導(dǎo)電結(jié)構(gòu)204的平均厚度可以是：在疊層結(jié)構(gòu)201的第一 表面535和疊層結(jié)構(gòu)201的第二表面536之間的方向上測量的、導(dǎo)電結(jié)構(gòu)204的平均高度。例如，導(dǎo)電結(jié)構(gòu)204的平均厚度可以是在疊層結(jié)構(gòu)201的感興趣區(qū)域之上的導(dǎo)電結(jié)構(gòu)204的平均厚度。

導(dǎo)電結(jié)構(gòu)201的平均厚度和電絕緣材料203的平均厚度可以類似(或相同)。例如，導(dǎo)電結(jié)構(gòu)204的平均厚度和電絕緣材料203的平均厚度的偏差或變化可以小于10％。

例如，疊層結(jié)構(gòu)201中的多個導(dǎo)電結(jié)構(gòu)204的設(shè)置(或布局)可以對應(yīng)于在半導(dǎo)體晶片的第一表面處的多個半導(dǎo)體器件結(jié)構(gòu)的多個電接觸結(jié)構(gòu)的設(shè)置。例如，多個導(dǎo)電結(jié)構(gòu)204中的導(dǎo)電結(jié)構(gòu)204(或者每個導(dǎo)電結(jié)構(gòu))的最大橫向尺度(例如長度或?qū)蔷€長度)可以等于在半導(dǎo)體晶片的第一表面處的與其對應(yīng)的電接觸結(jié)構(gòu)的最大橫向尺度或者與其成比例。額外地或者可選地，例如，多個導(dǎo)電結(jié)構(gòu)204中的導(dǎo)電結(jié)構(gòu)(或者每個導(dǎo)電結(jié)構(gòu))204的最大橫向尺度(例如長度或?qū)蔷€長度)可以比在半導(dǎo)體晶片的第一表面處的與其對應(yīng)的電接觸結(jié)構(gòu)的最大橫向尺度大比例常數(shù)。例如，比例常數(shù)可以在1％和5％之間。例如，多個導(dǎo)電結(jié)構(gòu)204中的導(dǎo)電結(jié)構(gòu)(或者每個導(dǎo)電結(jié)構(gòu))204的最大橫向尺度可以比在半導(dǎo)體晶片的第一表面處的與其對應(yīng)的電接觸結(jié)構(gòu)的最大橫向尺度大少于5μm。例如，多個導(dǎo)電結(jié)構(gòu)204可以具有超過10μm(或者例如大于15μm或者例如大于20μm)的最大橫向尺度。

額外地或者可選地，例如，疊層結(jié)構(gòu)201中的導(dǎo)電結(jié)構(gòu)204之間的間距或距離可以等于在半導(dǎo)體晶片的第一表面處的多個半導(dǎo)體器件結(jié)構(gòu)中的多個電接觸結(jié)構(gòu)之間的間距或距離或與其成比例。例如，在疊層結(jié)構(gòu)中的相鄰導(dǎo)電結(jié)構(gòu)204之間的距離可以小于1μm(或者例如小于2μm或者例如小于10μm)。

疊層結(jié)構(gòu)201例如可以是薄板、片或?qū)印／B層結(jié)構(gòu)的第一表面535或第二表面536可以是基本平坦平面。例如，疊層結(jié)構(gòu)可以具有在50mm和450mm之間的平均橫向尺度(例如平均直徑或平均長度)?？蛇x地，疊層結(jié)構(gòu)可以具有大于450mm的平均橫向尺度(或者例如 大于1米，或者大于數(shù)米，或者大于數(shù)十米)。

例如，疊層結(jié)構(gòu)201可以具有在10μm和500μm之間(或者在50μm和350μm之間或者例如在50μm和150μm之間)的最大厚度。疊層結(jié)構(gòu)201的最大厚度是可以在疊層結(jié)構(gòu)的第一表面(橫向)和疊層結(jié)構(gòu)的第二相對表面(橫向)之間的方向上測量的疊層結(jié)構(gòu)的最大高度。

疊層結(jié)構(gòu)201可以是矩形的形式。疊層結(jié)構(gòu)201可以是基本平坦或平面的結(jié)構(gòu)。例如，導(dǎo)電結(jié)構(gòu)204的平均厚度和導(dǎo)絕緣材料203的平均厚度可以類似(或相同)。例如，導(dǎo)電結(jié)構(gòu)204的平均厚度和電絕緣材料203的平均厚度的偏差或變化可以小于10％。由此，例如，疊層結(jié)構(gòu)201的橫向表面在半導(dǎo)體晶片的面積跨度內(nèi)(例如在等于或大于200mm直徑的半導(dǎo)體晶片的面積跨度內(nèi))具有小于10μm的形貌變化。例如，疊層結(jié)構(gòu)201的橫向表面在半導(dǎo)體器件或半導(dǎo)體裸片的面積跨度內(nèi)(例如在大于或等于2mm×2mm的半導(dǎo)體裸片的面積跨度內(nèi))具有小于2μm的形貌變化。

疊層結(jié)構(gòu)201可以包括設(shè)置在多個導(dǎo)電結(jié)構(gòu)204之間的電絕緣材料203。例如，電絕緣材料203可以形成在多個導(dǎo)電結(jié)構(gòu)的相鄰導(dǎo)電結(jié)構(gòu)204之間的區(qū)域中。例如，電絕緣材料203可以(直接地)位于導(dǎo)電結(jié)構(gòu)204的側(cè)壁上。例如，電絕緣材料可以橫向包圍導(dǎo)電結(jié)構(gòu)。

電絕緣材料203可以具有在10μm和500μm之間的平均厚度(或者例如在50μm和350μm之間或者例如在50μm和150μm之間)。例如，電絕緣材料203的平均厚度可以是在疊層結(jié)構(gòu)201的第一表面535和疊層結(jié)構(gòu)201的第二表面536之間的方向上測量的電絕緣材料203的平均厚度。例如，電絕緣材料203的平均厚度可以是設(shè)置在疊層結(jié)構(gòu)的感興趣區(qū)域之上的電絕緣材料203的平均厚度。

例如，疊層結(jié)構(gòu)的電絕緣材料203可以包括或者可以是疊層結(jié)構(gòu)。例如，疊層材料可以是基于聚合物的疊層。例如，基于聚合物的疊層可以包括：聚酰亞胺、聚丙烯酸酯或環(huán)氧樹脂或者它們的混合物。另外或可選地，例如，電絕緣材料203可以包括疊層材料和導(dǎo)熱填充劑顆粒。例如，導(dǎo)熱填充劑顆粒可以嵌入在疊層材料中。導(dǎo)熱填充劑顆 ?？梢园ɑ蛘呖梢允茄趸X顆粒、氮化硼顆粒、氮化鋁顆?；蛱沾深w粒。例如，導(dǎo)熱填充劑顆?？梢哉茧娊^緣材料的至少90％的體積。例如，導(dǎo)熱填充劑顆粒與疊層材料的比例至少可以是90:10。

可替選地，例如，疊層結(jié)構(gòu)的電絕緣材料203可以包括或者可以是玻璃。例如，玻璃可以包括或者可以是低熔融玻璃合金(例如，在250℃和500℃之間的熔點)。另外或者可選地，例如，電絕緣玻璃可以包括導(dǎo)熱填充劑顆粒和/或具有較低熱膨脹的填充劑顆粒。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖5A所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖4D)或下文(例如圖5B至圖15)描述的一個或更多個實施例而公開。

圖5B示出根據(jù)一個實施例的疊層結(jié)構(gòu)201的頂視圖的示意圖示520。

例如，疊層結(jié)構(gòu)201可以是晶片形式和尺寸的聚合物疊層，其可以包括(或包含)電隔離的(和熱傳導(dǎo)的)填充的聚酰亞胺或環(huán)氧樹脂?？商孢x地，疊層結(jié)構(gòu)201可以是晶片形式和尺寸的基于玻璃的疊層結(jié)構(gòu)。例如，垂直連續(xù)金屬結(jié)構(gòu)204可以插入在疊層或玻璃中。例如，垂直連續(xù)金屬結(jié)構(gòu)204(例如，金屬島)可以是機械柔性且可滾動的，類似疊層片。例如，疊層結(jié)構(gòu)201因此可以是柔性的或可滾動(可以被滾動)的疊層結(jié)構(gòu)。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和內(nèi)容。圖5B所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖5A)或下文(例如圖6至圖15)描述的一個或更多個實施例而公開。

圖6示出根據(jù)一個實施例的用于形成疊層結(jié)構(gòu)的方法600的示意圖示。例如，方法600可以用于生產(chǎn)具有銅島的疊層。

方法600可以包括在臨時載體637(例如襯底)的表面上或之上形成導(dǎo)電材料層604。例如，臨時載體637可以是半導(dǎo)體襯底。導(dǎo)電材料604可以包括金屬(例如Cu、Ni或Mo)。例如，所形成的導(dǎo)電 材料604可以是與要形成的導(dǎo)電結(jié)構(gòu)相同的材料。

例如，導(dǎo)電材料層604可以具有范圍從約20μm到約800μm的厚度。

方法600還可以包括(隨后)在導(dǎo)電材料層604上形成掩膜層638。掩膜層638可以包括光致抗蝕劑材料(例如光致抗蝕劑層)，其覆蓋導(dǎo)電材料604或直接形成在導(dǎo)電材料604上。

方法600還可以包括(隨后)將掩膜層638結(jié)構(gòu)化620，以便暴露導(dǎo)電材料604的表面區(qū)域?？梢岳霉饪虉?zhí)行將掩膜層638結(jié)構(gòu)化，以便去除至少一部分的掩膜層638，來暴露導(dǎo)電材料層604的表面區(qū)域。掩膜層638可以基于圖案來結(jié)構(gòu)化，或者基于半導(dǎo)體晶片中的半導(dǎo)體結(jié)構(gòu)的電接觸結(jié)構(gòu)的設(shè)置(或布局)來結(jié)構(gòu)化，使得導(dǎo)電材料上的結(jié)構(gòu)化掩膜層的設(shè)置基于電接觸結(jié)構(gòu)的設(shè)置。

方法600還可以包括(隨后)(從臨時載體637)去除630導(dǎo)電材料604的暴露區(qū)域。例如，導(dǎo)電材料604的去除可以通過刻蝕、鋸切和/或沖壓來執(zhí)行。導(dǎo)電結(jié)構(gòu)204(例如垂直金屬結(jié)構(gòu))可以保留在臨時載體上。

方法600還可以包括(隨后)在保留在臨時載體637上的導(dǎo)電結(jié)構(gòu)204之間的區(qū)域中引入640或者沉積電絕緣材料203(例如填充樹脂)。例如，電絕緣材料203可以通過對相鄰導(dǎo)電結(jié)構(gòu)204之間的區(qū)域進行填充以形成疊層堆疊而引入。例如，電絕緣材料203可以通過旋涂工藝、層疊工藝或者滴涂工藝來沉積。例如，電絕緣材料203可以包括樹脂(例如環(huán)氧樹脂)或者基于聚合物的疊層材料或者它們的混合物。例如，方法600還可以包括使電絕緣材料203固化。

方法600還可以包括(隨后)研磨或刻蝕650疊層設(shè)置601(從疊層設(shè)置601的與臨時載體637相對的表面)，以去除掩膜層638和減少疊層設(shè)置601的厚度至需要的厚度(和/或平滑度)。例如，減薄的疊層設(shè)置601的最終厚度(不包括臨時載體637的厚度)可以處于10μm和500μm之間(或者，例如在50μm和350μm之間或者例如在50μm和150μm之間)。

方法600還可以包括(隨后)從疊層堆疊去除660臨時載體來獲得疊層結(jié)構(gòu)201。

例如，方法600可以用來制作具有金屬(例如銅)島的疊層。針對高尺度精度和晶片形狀或者針對面板格式，方法600可以在晶片級使用。例如，方法600可以用來生產(chǎn)半導(dǎo)體晶片202的形狀或形式的疊層結(jié)構(gòu)或者面板(例如，方形或長方形)形狀或形式的疊層結(jié)構(gòu)。例如，疊層結(jié)構(gòu)201的頂視圖(例如晶片形式)可以類似于圖5B所示。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖6所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖5B)或下文(例如圖7至圖15)描述的一個或更多個實施例而公開

圖7示出根據(jù)一個實施例的用于形成疊層結(jié)構(gòu)的又一方法700的示意圖示。例如，方法700可以用來生產(chǎn)具有銅島的疊層。

方法700可以包括在臨時載體637(例如襯底)的表面之上或上形成710導(dǎo)電材料層604。形成導(dǎo)電材料層604的工藝可以類似于結(jié)合圖6描述的工藝。

方法700還可以包括(隨后)沖壓導(dǎo)電材料層604的區(qū)域720?？梢詧?zhí)行沖壓，以在導(dǎo)電材料層604中產(chǎn)生縫隙或溝槽，使得可以去除導(dǎo)電材料層604的部分。例如，可以基于圖案或者基于半導(dǎo)體晶片表面上的電接觸結(jié)構(gòu)的設(shè)置(或布局)，來執(zhí)行對導(dǎo)電材料層604的選定區(qū)域的沖壓。

方法700還可以包括將粘接結(jié)構(gòu)739設(shè)置730在導(dǎo)電材料層604之上，以便從導(dǎo)電材料層604和臨時載體637去除不想要的導(dǎo)電材料區(qū)域741。

方法700還可以包括從導(dǎo)電材料層604和臨時載體637去除740不想要的導(dǎo)電材料區(qū)域741。例如，導(dǎo)電材料604的一部分可以被去除，使得保留在臨時載體637上的導(dǎo)電結(jié)構(gòu)204(例如垂直金屬結(jié)構(gòu))可以對應(yīng)于在半導(dǎo)體晶片表面上的電接觸結(jié)構(gòu)的設(shè)置?？梢酝ㄟ^將不 想要的導(dǎo)電材料區(qū)域741粘合到粘接結(jié)構(gòu)739或者粘接片使得導(dǎo)電材料604的所述部分從臨時載體637的表面剝離，來去除不想要的導(dǎo)電材料區(qū)域741。

方法700還可以包括(隨后)將電絕緣材料203引入750或沉積在保留在臨時載體上的導(dǎo)電結(jié)構(gòu)204之間的區(qū)域中，以形成(層疊)疊層設(shè)置701。例如，可以通過對相鄰導(dǎo)電結(jié)構(gòu)204之間的區(qū)域進行填充來引入電絕緣材料203。例如，可以通過液體涂覆工藝、疊層工藝或鑄造工藝來沉積電絕緣材料203。例如，電絕緣材料203可以包括樹脂(例如環(huán)氧樹脂)、基于聚合物的疊層材料或玻璃。

方法700還可以包括(隨后)研磨或沖刷760疊層設(shè)置(從疊層設(shè)置的與臨時載體相對的表面)，以便將疊層設(shè)置的厚度減少至所需厚度。例如，減薄的疊層設(shè)置701的最終厚度(不包括臨時載體637的厚度)可以處于10μm和500μm之間(或者，例如在50μm和350μm之間或者例如在50μm和150μm之間)。

例如，方法700還可以包括(隨后)從疊層設(shè)置701去除770或脫離臨時載體637，以獲得要布置在半導(dǎo)體晶片表面上的疊層結(jié)構(gòu)201。

例如，方法700可以用來生產(chǎn)具有金屬島(例如銅島)的疊層。方法700可以用于大量生產(chǎn)，且隨后可以根據(jù)晶片尺度來調(diào)整。例如，在精度受到限制時，方法700可以不用諸如刻蝕的濕法工藝。

例如，疊層結(jié)構(gòu)201的頂視圖(例如，以晶片形式)可以類似于圖5B所示的內(nèi)容。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖7所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖6)或下文(例如圖8至圖15)描述的一個或更多個實施例而公開。

圖8示出根據(jù)一個實施例的用于形成疊層結(jié)構(gòu)(例如玻璃疊層結(jié)構(gòu))的又一方法800。例如，圖8示出玻璃金屬晶片的生產(chǎn)的橫截面視圖。

方法800可以包括在臨時載體637的表面上(例如襯底)形成多個導(dǎo)電結(jié)構(gòu)204。多個導(dǎo)電結(jié)構(gòu)204可以具有與半導(dǎo)體晶片表面上的電接觸結(jié)構(gòu)的布局相對應(yīng)的布局。類似于參考圖6和圖7描述的工藝，通過在臨時載體(例如襯底)的表面上或之上形成導(dǎo)電材料層并且(隨后)從臨時載體上去除導(dǎo)電材料層的區(qū)域，來形成多個導(dǎo)電結(jié)構(gòu)204。

方法800還可以包括(隨后)在設(shè)置在臨時載體637上的導(dǎo)電結(jié)構(gòu)204之間的區(qū)域中沉積或引入810電絕緣材料203(例如玻璃或粉末或者玻璃粉末)，以形成疊層設(shè)置801。

例如，方法800還可以包括通過施加熱量(例如高溫)和壓力來熔融820玻璃(或玻璃粉末)，使得電絕緣材料填充在相鄰導(dǎo)電結(jié)構(gòu)之間的間隙或區(qū)域。

方法800還可以包括(隨后)研磨830疊層設(shè)置801(從疊層設(shè)置801的與臨時載體637相對的表面)以暴露導(dǎo)電結(jié)構(gòu)204和將疊層設(shè)置801的厚度減少至所需厚度。例如，減薄的疊層設(shè)置801(不包括臨時載體637)的最終厚度可以處于10μm和500μm之間(或者，例如在50μm和350μm之間或者例如在50μm和150μm之間)。

例如，方法800還可以包括(隨后)從疊層設(shè)置801去除臨時載體637，以獲得要布置在半導(dǎo)體晶片上的疊層結(jié)構(gòu)。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖8所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖7)或下文(例如圖9至圖15)描述的一個或更多個實施例而公開。

圖9示出根據(jù)一個實施例的用于形成半導(dǎo)體器件的方法900的示意圖示。所述方法可以包括形成(或制作)具有金屬島(Cu、Ni或Mo)的玻璃晶片以形成疊層結(jié)構(gòu)，例如玻璃-金屬晶片。

方法900可以包括在臨時載體637的表面上設(shè)置910金屬箔904。

方法900還可以包括將金屬箔904結(jié)構(gòu)化920，以在臨時載體637上形成多個導(dǎo)電結(jié)構(gòu)204。

方法900還可以包括將電絕緣材料203(例如玻璃)按壓930到 臨時載體637的表面。電絕緣材料203可以設(shè)置在相鄰的導(dǎo)電結(jié)構(gòu)204之間或者可以密封導(dǎo)電結(jié)構(gòu)。

方法900還可以包括去除臨時載體637來獲得包括電絕緣材料203和導(dǎo)電結(jié)構(gòu)204的疊層結(jié)構(gòu)201，并且將疊層結(jié)構(gòu)201布置940到半導(dǎo)體晶片202的第一表面208上。例如，導(dǎo)電結(jié)構(gòu)204在疊層結(jié)構(gòu)的第一表面535處暴露。

方法900還可以包括隨后將疊層結(jié)構(gòu)201結(jié)合到半導(dǎo)體晶片202。通過熱壓組裝工藝，疊層結(jié)構(gòu)201可以被接合到半導(dǎo)體晶片202。例如，可以執(zhí)行擴散焊接將疊層結(jié)構(gòu)201(例如金屬-玻璃晶片，或金屬-疊層晶片)與金屬化產(chǎn)品晶片(例如包括多個半導(dǎo)體器件結(jié)構(gòu)的半導(dǎo)體晶片202)結(jié)合。例如，這可以產(chǎn)生具有嵌入的硅和導(dǎo)電過孔204的連接晶片堆疊系統(tǒng)?？蛇x地，在擴散焊接工藝之前，可以在半導(dǎo)體晶片202的芯片的前側(cè)208上應(yīng)用擴散焊接材料。通過擴散焊接材料，可以在玻璃晶片的金屬島204和形成在半導(dǎo)體晶片的前側(cè)208的電接觸結(jié)構(gòu)231之間形成焊接接頭。

此外，可以在玻璃表面和沒有與金屬島204連接的半導(dǎo)體晶片202的表面區(qū)域之間形成連接。通過固定連接和支架設(shè)置，可以形成非常薄的厚度小于50μm的芯片。

方法900還可以包括從半導(dǎo)體晶片202的第二表面(例如背側(cè))減薄960(或者研磨)半導(dǎo)體晶片202，使得達到半導(dǎo)體晶片202的目標(biāo)或期望厚度。例如，減薄的半導(dǎo)體晶片202的最終厚度可以小于200μm或者例如小于50μm或者例如小于10μm(或者例如在20μm和30μm之間)。例如，方法900可以用于形成非常薄的半導(dǎo)體層，其中在玻璃按壓之后可以利用其他方法研磨或減薄半導(dǎo)體材料(或晶片)202，而這在沒有通過玻璃晶片的機械穩(wěn)定的情況下是不可能的。

方法900還可以包括(可選地)研磨或減薄970疊層結(jié)構(gòu)(從疊層結(jié)構(gòu)的與臨時載體相對的表面)，使得在疊層結(jié)構(gòu)的第二表面處暴露導(dǎo)電結(jié)構(gòu)的表面區(qū)域。例如，玻璃側(cè)上的過孔可以被暴露或釋放。例如，突出玻璃的研磨或減薄可以暴露玻璃晶片的金屬島。例如，可 以研磨疊層結(jié)構(gòu)，直到獲得半導(dǎo)體器件的總目標(biāo)厚度。半導(dǎo)體器件封裝體的最終目標(biāo)厚度可以是小于300μm或者例如小于100μm或者例如小于50μm。

方法900還可以用于通過玻璃按壓工藝通過具有金屬島204(例如玻璃-金屬連接系統(tǒng))的特殊玻璃晶片201，在晶片級在芯片的前側(cè)(例如208)或背側(cè)(例如209)形成厚金屬堆疊204。玻璃-金屬連接晶片201可以具有電隔離玻璃矩陣203和金屬結(jié)構(gòu)204，其可以適合相應(yīng)的芯片金屬化結(jié)構(gòu)231、234(例如前側(cè)和/或背側(cè)的接觸焊盤)的形狀和尺寸。例如，電絕緣材料203和疊層結(jié)構(gòu)201(例如疊層)的金屬區(qū)域204可以形成平面且可以具有相同的厚度(例如在10μm和200μm之間)。

通過晶片級芯片規(guī)模封裝(WLCSP)可以處理用于功率半導(dǎo)體應(yīng)用的電子組件中的非常薄的芯片。可以期望從幾μm到10μm的更薄的芯片，這可以顯著地減少由于小厚度所帶來的靜態(tài)和動態(tài)的損耗。例如，更薄的芯片厚度可以是減少損耗的關(guān)鍵因素，也可以是芯片縮小和成本減少的原因。

方法900還可以避免由于使用聚合物密封或連接材料帶來的挑戰(zhàn)，其可以通過增加的濕度和離子傳輸(例如，通過使用聚酰亞胺)而降低可靠性。另外，可以避免由于聚合物的硬化而導(dǎo)致的材料收縮(這可以導(dǎo)致薄晶片的彎曲或翹曲、在邊界或邊緣區(qū)域上的應(yīng)力以及脫離)。聚合物連接層和半導(dǎo)體材料的熱膨脹系數(shù)之間的差異可以由于加熱或冷卻而在邊界或邊緣區(qū)域中帶來更大的熱機械應(yīng)力。方法900可以利用可逆載體技術(shù)為前端的薄晶片或芯片提供足夠的機械穩(wěn)定性。例如，可逆載體可以用來允許接近未被暴露或并非自由的各個表面。

方法900可以用來使用載體處理極薄半導(dǎo)體晶片。一旦晶片被減薄則可以使用該工藝。臨時載體637可以是機械剛性材料。聚合物材料對后續(xù)工藝溫度造成較大的限制。例如，通過從背側(cè)工藝切換到前側(cè)工藝，可以使用載體來承載薄晶片(玻璃載體輕概念)以提供連續(xù) 的支撐。例如，可以避免由于不同的熱膨脹系數(shù)(例如在塑料和半導(dǎo)體材料之間)而在冷卻工藝期間對后續(xù)工藝造成的晶片翹曲(例如晶片上的應(yīng)力)和可靠性降低。甚至利用高性能的塑料(例如聚酰亞胺、BCB)，也可以減少翹曲和應(yīng)力。

對于WLCSP(例如，在外殼型改型中)，玻璃可以用作隔離層并且可以使用粘合劑形成在硅上。方法900可以避免額外的粘合劑的固化工藝以及玻璃中的生產(chǎn)孔的沖鉆，使得可以填充過孔。

方法900可以帶來在電接觸上制作或制造具有冷卻體的更薄芯片以及氣密性隔離件。這可以帶來更好的性能和可靠性。方法900可以通過金屬塊厚度變化的可能性(例如在10μm到150μm)增加芯片或者半導(dǎo)體器件的冷卻性能。方法900還可以通過同時密封芯片頂部(前)側(cè)和底部(背)側(cè)來減少晶片彎曲以增加工藝可靠性。例如，方法900可以通過避免經(jīng)過與軟聚合物材料有關(guān)的厚或硬金屬切片來簡化芯片單個化工藝。例如，方法900可以提供針對在玻璃的玻璃轉(zhuǎn)變溫度(Tg)之下的平均工藝溫度的固定載體構(gòu)思。例如，可以為半導(dǎo)體襯底提供剛性支撐以便進行在半導(dǎo)體襯底的減薄之后的工藝。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖9所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖8)或下文(例如圖10至圖15)描述的一個或更多個實施例而公開。

圖10示出根據(jù)一個實施例的半導(dǎo)體器件1000的示意圖示。

半導(dǎo)體器件1000包括形成在半導(dǎo)體襯底202中的半導(dǎo)體器件結(jié)構(gòu)207。半導(dǎo)體器件1000還包括基于聚合物的或者基于玻璃的橫向包圍至少一個導(dǎo)電結(jié)構(gòu)204的電絕緣疊層結(jié)構(gòu)1003。

由于電絕緣疊層結(jié)構(gòu)203橫向包圍導(dǎo)電結(jié)構(gòu)204，可以獲得更平坦或更小的半導(dǎo)體器件結(jié)構(gòu)。此外，例如，半導(dǎo)體器件1000可以更容易地被制作。

半導(dǎo)體器件的半導(dǎo)體器件結(jié)構(gòu)例如可以包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)結(jié)構(gòu)、雙極結(jié)型晶體管(BJT)結(jié)構(gòu)、絕 緣柵雙極晶體管(IGBT)結(jié)構(gòu)、二極管結(jié)構(gòu)或者晶閘管結(jié)構(gòu)。

例如，電絕緣疊層結(jié)構(gòu)1003可以類似于結(jié)合圖1至圖9描述的電絕緣材料203。例如，電絕緣疊層結(jié)構(gòu)1003可以是基于聚合物的疊層。例如，基于聚合物的疊層可以包括：聚酰亞胺或環(huán)氧樹脂。另外或可選地，例如，電絕緣疊層結(jié)構(gòu)1003可以包括疊層材料和導(dǎo)熱填充劑顆粒。例如，導(dǎo)熱填充劑顆?？梢园ɑ蛘呖梢允茄趸X顆粒或陶瓷顆粒。例如，導(dǎo)熱填充劑顆?？梢哉茧娊^緣疊層結(jié)構(gòu)的至少90％的體積。例如，導(dǎo)熱填充劑顆粒與疊層材料的比例至少可以是90:10。

例如，電絕緣疊層結(jié)構(gòu)1003可以與半導(dǎo)體器件結(jié)構(gòu)207的劃片線區(qū)域和邊緣端接區(qū)域(直接)相鄰設(shè)置或設(shè)置在其上。

例如，電絕緣疊層結(jié)構(gòu)1003和至少一個導(dǎo)電結(jié)構(gòu)204可以與半導(dǎo)體襯底的第一表面上的半導(dǎo)體器件結(jié)構(gòu)207相鄰定位。

例如，導(dǎo)電結(jié)構(gòu)204可以是金屬結(jié)構(gòu)。例如，導(dǎo)電結(jié)構(gòu)204可以包括銅(Cu)、鎳(Ni)、鉬(Mo)或這些材料的合金。

例如，導(dǎo)電結(jié)構(gòu)204的第一表面可以被設(shè)置成與半導(dǎo)體器件結(jié)構(gòu)的電接觸結(jié)構(gòu)直接相鄰。例如，導(dǎo)電結(jié)構(gòu)的第二相對表面可以連接到導(dǎo)線接合部。例如，導(dǎo)線接合部可以結(jié)合到(例如焊料結(jié)合至)導(dǎo)電結(jié)構(gòu)204。例如，半導(dǎo)體器件1000的每個導(dǎo)電結(jié)構(gòu)204可以連接到其自身的導(dǎo)線接合部。例如，導(dǎo)線接合部可以與外部引線框或印刷電路板電連接。

可替選地或可選地，例如，焊接材料可以設(shè)置在導(dǎo)電結(jié)構(gòu)204的第二相對表面上，使得導(dǎo)電結(jié)構(gòu)204的第二相對表面可以被焊接到印刷電路板或外部引線框結(jié)構(gòu)。

例如，包括疊層結(jié)構(gòu)的半導(dǎo)體器件可以在半導(dǎo)體晶片的面積跨度內(nèi)(例如在大于或等于200mm直徑的半導(dǎo)體晶片的面積跨度內(nèi))具有小于25μm的形貌變化。例如，包括疊層結(jié)構(gòu)的半導(dǎo)體器件可以在半導(dǎo)體器件或裸片的面積跨度內(nèi)(例如，大于或等于2mm×2mm毫米的半導(dǎo)體裸片的面積跨度內(nèi))具有小于10μm的形貌變化。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖10 所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖9)或下文(例如圖11至圖15)描述的一個或更多個實施例而公開。

圖11示出根據(jù)一個實施例的半導(dǎo)體器件1100的示意圖示。

例如，半導(dǎo)體器件1100可以包括包含半導(dǎo)體襯底材料的半導(dǎo)體襯底202(例如半導(dǎo)體襯底晶片)。例如，半導(dǎo)體襯底材料可以是基于硅的半導(dǎo)體襯底材料、基于碳化硅的半導(dǎo)體襯底材料、基于砷化鎵的半導(dǎo)體襯底材料或者基于氮化鎵的半導(dǎo)體襯底材料。

半導(dǎo)體襯底202可以包括半導(dǎo)體器件結(jié)構(gòu)207。例如，半導(dǎo)體器件結(jié)構(gòu)207可以包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)結(jié)構(gòu)、雙極結(jié)型晶體管(BJT)結(jié)構(gòu)、絕緣柵雙極晶體管(IGBT)結(jié)構(gòu)、二極管結(jié)構(gòu)或者晶閘管結(jié)構(gòu)。

半導(dǎo)體器件1100可以包括位于半導(dǎo)體襯底202的第一表面208上的至少一個電接觸結(jié)構(gòu)231(芯片金屬化結(jié)構(gòu))和位于半導(dǎo)體襯底202的第二表面209上的一個或更多個又一電接觸結(jié)構(gòu)234。例如，至少一個電接觸結(jié)構(gòu)231、234可以(直接或者可選地通過一個或更多個互連或中間層)電連接到形成在半導(dǎo)體器件結(jié)構(gòu)的有源區(qū)中的導(dǎo)電有源元件(例如，源極/發(fā)射極區(qū)域、漏極/集電極區(qū)域或者柵極/基極區(qū)域)。

半導(dǎo)體器件1100可以包括設(shè)置在或布置在(在1110)半導(dǎo)體襯底202的第一表面208上的一個疊層結(jié)構(gòu)201。例如，疊層結(jié)構(gòu)201可以設(shè)置在半導(dǎo)體晶片的頂側(cè)(前側(cè))或底側(cè)(背側(cè))上。例如，可以省略第二疊層結(jié)構(gòu)。例如，疊層結(jié)構(gòu)201可以包括橫向包圍疊層結(jié)構(gòu)的至少一個導(dǎo)電結(jié)構(gòu)的電絕緣材料203(電隔離材料)。例如，電絕緣材料203可以包括疊層或玻璃。

例如，導(dǎo)電結(jié)構(gòu)204(集成在玻璃或疊層結(jié)構(gòu)中的金屬堆疊)可以與半導(dǎo)體器件結(jié)構(gòu)207相鄰定位。例如，導(dǎo)電結(jié)構(gòu)204可以提供在疊層結(jié)構(gòu)201的第一表面535和疊層結(jié)構(gòu)201的第二相對表面536之間的導(dǎo)電路徑。

疊層結(jié)構(gòu)201的導(dǎo)電結(jié)構(gòu)204可以與半導(dǎo)體器件結(jié)構(gòu)207的第一電接觸結(jié)構(gòu)231相鄰設(shè)置。例如，第一電接觸結(jié)構(gòu)231可以與晶體管結(jié)構(gòu)的源極區(qū)域或集電極區(qū)域電連接。例如，在二極管結(jié)構(gòu)中，第一電接觸結(jié)構(gòu)可以電連接到二極管結(jié)構(gòu)的第一摻雜區(qū)域(第一導(dǎo)電類型，例如p型摻雜區(qū))或者陽極區(qū)域。

例如，疊層結(jié)構(gòu)201的電絕緣材料203設(shè)置在半導(dǎo)體器件結(jié)構(gòu)207的邊緣端接區(qū)域232上或與其相鄰。例如，半導(dǎo)體器件結(jié)構(gòu)207的邊緣端接區(qū)域232可以圍繞半導(dǎo)體器件結(jié)構(gòu)207的有源區(qū)233來設(shè)置。例如，半導(dǎo)體器件結(jié)構(gòu)207的邊緣端接區(qū)域232可以橫向包圍半導(dǎo)體器件結(jié)構(gòu)207的有源區(qū)233。例如，邊緣端接區(qū)域232的至少一部分可以形成在半導(dǎo)體器件結(jié)構(gòu)207的有源區(qū)233和半導(dǎo)體器件結(jié)構(gòu)207的劃片線區(qū)域206之間。例如，疊層結(jié)構(gòu)201的電絕緣材料203可以設(shè)置在半導(dǎo)體襯底202的劃片線區(qū)域206上或與之相鄰。

疊層結(jié)構(gòu)201可以結(jié)合或焊接(例如擴散焊接)到包括半導(dǎo)體器件結(jié)構(gòu)207的半導(dǎo)體襯底，以形成半導(dǎo)體器件1100。

例如，第一疊層結(jié)構(gòu)204的第二表面536可以設(shè)置成與外部印刷電路板或外部引線框結(jié)構(gòu)相鄰。例如，引線接合部或焊接材料可以形成在導(dǎo)電結(jié)構(gòu)204的第二表面上，使得導(dǎo)電結(jié)構(gòu)204可以與外部引線框或印刷電路板電連接。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖11所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖10)或下文(例如圖12至圖15)描述的一個或更多個實施例而公開。

圖12示出根據(jù)一個實施例的又一半導(dǎo)體器件1200的示意圖示。

半導(dǎo)體器件1200可以類似于結(jié)合圖11描述的半導(dǎo)體器件。另外，半導(dǎo)體器件1200可以包括設(shè)置在或布置在(在1210)半導(dǎo)體襯底的第二表面209上的又一(第二)疊層結(jié)構(gòu)211。例如，第二疊層結(jié)構(gòu)211可以類似于第一疊層結(jié)構(gòu)201。又一疊層結(jié)構(gòu)214的導(dǎo)電結(jié)構(gòu)214可以設(shè)置在半導(dǎo)體襯底202的第二相對表面209處的電接觸結(jié)構(gòu)234 上或與其電連接。例如，在二極管結(jié)構(gòu)中，設(shè)置在半導(dǎo)體襯底202的第二相對表面209的電接觸結(jié)構(gòu)234可以電連接到二極管結(jié)構(gòu)的第二摻雜區(qū)域(第二導(dǎo)電類型，例如n型摻雜區(qū))或者陰極區(qū)域。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖12所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖11)或下文(例如圖13至圖15)描述的一個或更多個實施例而公開。

圖13示出根據(jù)一個實施例的又一半導(dǎo)體器件1300的示意圖示。

半導(dǎo)體器件1300可以類似于結(jié)合圖12描述的半導(dǎo)體器件。例如，設(shè)置在半導(dǎo)體晶片202的相對表面上的疊層結(jié)構(gòu)201、211的導(dǎo)電結(jié)構(gòu)204、214可以是銅過孔。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖13所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖12)或下文(例如圖14至圖15)描述的一個或更多個實施例而公開。

圖14示出根據(jù)一個實施例的又一半導(dǎo)體器件1400的示意圖示。

半導(dǎo)體器件1400可以類似于結(jié)合圖11至圖13描述的半導(dǎo)體器件。

另外，可選地或可替選地，疊層結(jié)構(gòu)201的第一導(dǎo)電結(jié)構(gòu)204A可以被設(shè)置成與半導(dǎo)體器件結(jié)構(gòu)207的第一電接觸結(jié)構(gòu)231A相鄰。例如，第一電接觸結(jié)構(gòu)231A可以設(shè)置在或者可以位于半導(dǎo)體晶片202的第一表面208上。例如，在功率晶體管結(jié)構(gòu)中，第一電接觸結(jié)構(gòu)231A可以電連接到MOSFET晶體管結(jié)構(gòu)的有源第一源極/漏極區(qū)域或者BJT晶體管結(jié)構(gòu)的有源發(fā)射極區(qū)域。

疊層結(jié)構(gòu)201的第二導(dǎo)電結(jié)構(gòu)204B可以被設(shè)置成與半導(dǎo)體器件結(jié)構(gòu)207的第二電接觸結(jié)構(gòu)231B相鄰。例如，第二電接觸結(jié)構(gòu)231B可以與半導(dǎo)體器件結(jié)構(gòu)207的柵極區(qū)域或基極區(qū)域電連接。例如，第二電接觸結(jié)構(gòu)231B可以電連接到MOSFET晶體管結(jié)構(gòu)的柵極區(qū)域或者BJT晶體管結(jié)構(gòu)的基極區(qū)域。例如，半導(dǎo)體晶片202的第一電接觸 結(jié)構(gòu)231A和第二電接觸結(jié)構(gòu)231B可以被設(shè)置在或者可以位于半導(dǎo)體晶片202的第一表面208處。

又一或第二疊層結(jié)構(gòu)211的第一導(dǎo)電結(jié)構(gòu)214A可以被設(shè)置在位于半導(dǎo)體晶片202的第二相對表面209處的半導(dǎo)體器件結(jié)構(gòu)207的第三電接觸結(jié)構(gòu)234A上，或者與其電連接。

半導(dǎo)體器件結(jié)構(gòu)207的第三電接觸結(jié)構(gòu)234A可以與半導(dǎo)體器件結(jié)構(gòu)207的漏極區(qū)域電連接。例如，在功率晶體管結(jié)構(gòu)中，半導(dǎo)體器件結(jié)構(gòu)207的第三電接觸結(jié)構(gòu)234A可以電連接到MOSFET晶體管結(jié)構(gòu)的有源第二源極/漏極區(qū)域、或者BJT晶體管結(jié)構(gòu)的有源集電極區(qū)域。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖14所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖13)或下文(例如圖15)描述的一個或更多個實施例而公開。

圖15示出根據(jù)一個實施例的又一半導(dǎo)體器件1500的示意圖示。

例如，半導(dǎo)體器件1500可以類似于結(jié)合圖14描述的半導(dǎo)體器件。

例如，疊層結(jié)構(gòu)201可以是玻璃-金屬晶片。例如，疊層結(jié)構(gòu)201的電絕緣材料203可以是玻璃。另外地或可選地，半導(dǎo)體襯底202可以具有小于50μm的厚度。

例如，半導(dǎo)體器件(例如265、1000、1100、1200、1300、1400和1500)可以通過設(shè)置在半導(dǎo)體器件頂側(cè)的疊層結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)連接到印刷電路板。另外地或可選地，例如，半導(dǎo)體器件(例如265、1000、1100、1200、1300、1400和1500)可以通過在半導(dǎo)體器件的底側(cè)(背側(cè))設(shè)置的疊層結(jié)構(gòu)的至少一個導(dǎo)電結(jié)構(gòu)連接到冷卻體。

結(jié)合上文或下文描述的實施例公開了更多的細節(jié)和方面。圖15所示的實施例可以包括與一個或更多個方面對應(yīng)的一個或更多個可選附加特征，所述方面結(jié)合所提出的構(gòu)思或者上文(例如圖1至圖14)描述的一個或更多個實施例而公開。

例如，各種示例涉及用于晶片表面上的極厚金屬堆疊的前端工 藝。例如，各種示例涉及前端晶片級薄芯片封裝。例如，各種示例涉及準(zhǔn)確制作疊層。例如，各種示例涉及僅晶片級疊層工藝。

結(jié)合一個或更多個具體示例公開的方面和特征(例如半導(dǎo)體晶片、半導(dǎo)體器件結(jié)構(gòu)、疊層結(jié)構(gòu)、導(dǎo)電結(jié)構(gòu)和導(dǎo)電材料)可以與其他示例中的一個或更多個組合。

示例實施例還可以提供一種具有程序代碼的計算機程序，用于當(dāng)在計算機或處理器上執(zhí)行計算機程序時執(zhí)行以上方法中的一個。本領(lǐng)域技術(shù)人員可以容易地認識到，各種上述方法的動作可以通過編程計算機執(zhí)行。在本文中，一些示例實施例也旨在于覆蓋程序存儲器件，例如，數(shù)字數(shù)據(jù)存儲介質(zhì)，其是機器或計算機可讀的并且編碼機器可執(zhí)行或計算機可執(zhí)行程序指令，其中指令執(zhí)行上述方法的動作中的一些或全部。程序存儲介質(zhì)例如可以是數(shù)字存儲器、磁盤存儲介質(zhì)諸如磁盤和磁帶、硬盤驅(qū)動器或者光學(xué)可讀數(shù)字數(shù)據(jù)存儲介質(zhì)。此外，示例實施例還旨在覆蓋被編程來執(zhí)行上述方法的動作的計算機、被編程來執(zhí)行上述方法的動作的(現(xiàn)場)可編程邏輯陣列((F)PLA)或者(現(xiàn)場)可編程門陣列((F)PGA)。

說明書和附圖只是示例了本發(fā)明的原理。因此，可以理解到：雖然本文沒有明確的記載或示出，但本領(lǐng)域技術(shù)人員能夠設(shè)計出實現(xiàn)本發(fā)明的原理的各種配置，這些配置雖然沒有明確的記載或示出在本文中，但是也被包括在本發(fā)明的精神和范圍之內(nèi)。此外，本文記載的所有示例是原理性的表述，只為說明目的以便幫助讀者理解本發(fā)明的原理和發(fā)明人對現(xiàn)有技術(shù)做出貢獻的構(gòu)思，并且不能被理解成限制為這些具體描述的示例和條件。此外，本文中說明本發(fā)明的原理、方面和實施例的所有內(nèi)容以及其具體示例也旨在涵蓋其等同方案。

標(biāo)注為“用于…的裝置”(執(zhí)行某種功能)的功能塊應(yīng)被分別理解成包括被配置成執(zhí)行某種功能的電路的功能塊。因此，“用于…的裝置”也可以被理解成“被配置成或者適用于…的裝置”。因此，被配置成執(zhí)行某種功能的裝置并非暗示這種裝置必須執(zhí)行這種功能(在給定的時刻)。

附圖中示出的各種元件的功能，包括被標(biāo)注為“裝置”、“用于提供傳感器信號的裝置”、“用于產(chǎn)生傳輸信號的裝置”等的任意功能塊，可以通過使用專用硬件來提供，例如“信號提供器”、“信號處理單元”、“處理器”、“控制器”等以及能夠與合適軟件相關(guān)聯(lián)地執(zhí)行軟件的硬件。而且，本文中被描述為“裝置”的任意實體可以對應(yīng)于或者被實現(xiàn)為“一個或更多個模塊”、“一個或更多個器件”、“一個或更多個單元”等等。當(dāng)通過處理器來提供時，這些功能可以通過單個專用處理器、通過單個共享處理器或者通過其中一些可以共享的多個單獨處理器來提供。而且，明確使用術(shù)語“處理器”或者“控制器”不應(yīng)該被理解成專指能夠執(zhí)行軟件的硬件，而是可以在不構(gòu)成限制的情況下隱含地包括數(shù)字信號處理器(DSP)硬件、網(wǎng)絡(luò)處理器、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、用于存儲軟件的只讀存儲器(ROM)、隨機訪問存儲器(RAM)以及非易失性存儲介質(zhì)。常見的和/或定制的其他硬件也可以被包括。

本領(lǐng)域技術(shù)人員應(yīng)該理解，本文中的任意框圖表示實現(xiàn)本發(fā)明的原理的說明性電路的概念視圖。類似地，應(yīng)理解到，無論計算機或處理器是否被明確示出，任意流程圖、流向圖、狀態(tài)轉(zhuǎn)變圖、偽代碼等都表示基本可以在計算機可讀介質(zhì)中表示并且可以通過計算機或處理器這樣執(zhí)行的各種處理。

此外，以下的權(quán)利要求在此被并入到說明書中，其中每個權(quán)利要求可以通過單獨實施例來支持它本身。雖然每個權(quán)利要求可以通過單獨實施例來支持它本身，但應(yīng)注意到：雖然從屬權(quán)利要求在權(quán)利要求書中可以是指與一個或更多個其它權(quán)利要求的特定組合，但是其它實施例也可以包括該從屬權(quán)利要求與每個其他從屬權(quán)利要求或獨立權(quán)利要求的主題內(nèi)容的組合。除非本文明確提出不包括這樣的組合，否則這樣的組合也被包括在本文中。此外，即使權(quán)利要求沒有直接從屬于獨立權(quán)利要求，其它獨立權(quán)利要求也可以包括這個權(quán)利要求的特征。

還應(yīng)注意，說明書或權(quán)利要求中公開的方法可以通過具有用于執(zhí) 行這些方法中相應(yīng)每個動作的裝置的設(shè)備來實現(xiàn)。

此外還應(yīng)理解，說明書和權(quán)利要求中公開的多個動作或功能的公開內(nèi)容可以不限制于特定的次序。因此，多個動作或功能的公開內(nèi)容不會將其限制為具體的順序，除非出于技術(shù)的理由這些動作或功能是不可交換的。此外，在一些實施例中，單個動作可以包括或者可以被分成多個子動作。除非明確排除，否則這些子動作可以被包括在單個動作中并且是這個單個動作的公開內(nèi)容的一部分。