本申請(qǐng)要求于2014年11月26日提交的名稱為“Semiconductor Device and Method”的第62/085，182號(hào)美國(guó)臨時(shí)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及半導(dǎo)體器件及其形成方法。

背景技術(shù)：

由于半導(dǎo)體工業(yè)已經(jīng)進(jìn)入追求更高器件密度、更高性能以及更低價(jià)格的納米技術(shù)節(jié)點(diǎn)的時(shí)代，因此由于制造和設(shè)計(jì)問(wèn)題的挑戰(zhàn)使得諸如垂直全環(huán)柵(VGAA)晶體管的三維設(shè)計(jì)得以發(fā)展。典型的GAA晶體管可以通過(guò)柵極電介質(zhì)和柵電極來(lái)加強(qiáng)對(duì)載流子的控制，該載流子縱向穿過(guò)半導(dǎo)體納米線的整個(gè)環(huán)形溝道區(qū)。因?yàn)闁烹姌O圍繞溝道區(qū)使得源極/漏極區(qū)對(duì)溝道區(qū)的電場(chǎng)的影響減少，所以GAA晶體管具有減小的短溝道效應(yīng)。

然而，對(duì)于VGAA的實(shí)現(xiàn)仍然存在挑戰(zhàn)。例如，制造互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)所使用的工藝和方法并不是專門用于制造VGAA晶體管。因此，為了制造VGAA晶體管，需要改善制造工藝。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中所存在的缺陷，提供了一種制造半導(dǎo)體器件的方法，所述方法包括：在半導(dǎo)體襯底中形成第一開(kāi)口；在所述第一開(kāi)口內(nèi)外延生長(zhǎng)第一半導(dǎo)體材料；通過(guò)所述半導(dǎo)體襯底平坦化所述第一半導(dǎo)體材料；在所述第一半導(dǎo)體材料中形成第二開(kāi)口；在所述第二開(kāi)口內(nèi)外延生長(zhǎng)第二 半導(dǎo)體材料；通過(guò)所述第一半導(dǎo)體材料平坦化所述第二半導(dǎo)體材料；以及在所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料上方外延生長(zhǎng)溝道層。

該方法還包括在外延生長(zhǎng)所述溝道層之前，在所述半導(dǎo)體襯底內(nèi)形成介電材料，其中，外延生長(zhǎng)所述溝道層形成延伸到所述介電材料上方的所述溝道層的至少一部分。

在該方法中，介電材料是對(duì)準(zhǔn)標(biāo)記。

該方法還包括在所述溝道層上方外延生長(zhǎng)第三半導(dǎo)體材料。

該方法還包括由所述第一半導(dǎo)體材料、所述第三半導(dǎo)體材料和所述溝道層形成第一納米線。

該方法還包括：在所述第三半導(dǎo)體材料中形成第三開(kāi)口；以及在所述第三開(kāi)口內(nèi)外延生長(zhǎng)第四半導(dǎo)體材料，其中，所述第四半導(dǎo)體材料和所述第二半導(dǎo)體材料具有相同的導(dǎo)電性。

該方法還包括由所述第二半導(dǎo)體材料、所述第四半導(dǎo)體材料和所述溝道層形成第二納米線。

根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體器件的方法，所述方法包括：將介電材料嵌入半導(dǎo)體襯底中；將第一半導(dǎo)體材料嵌入所述半導(dǎo)體襯底內(nèi)，其中，使用第一外延生長(zhǎng)工藝來(lái)至少部分地執(zhí)行嵌入所述第一半導(dǎo)體材料；將第二半導(dǎo)體材料嵌入所述半導(dǎo)體襯底中，其中，使用第二外延生長(zhǎng)工藝來(lái)至少部分地執(zhí)行嵌入所述第二半導(dǎo)體材料，所述第二外延生長(zhǎng)工藝與所述第一外延生長(zhǎng)工藝不同，并且所述第二半導(dǎo)體材料與所述第一半導(dǎo)體材料共面；以及在所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料上外延生長(zhǎng)溝道層，其中所述溝道層的至少一部分延伸到所述介電材料上方。

該方法還包括在所述溝道層上方外延生長(zhǎng)第三半導(dǎo)體材料，其中，所述第三半導(dǎo)體材料的至少一部分延伸到所述介電材料上方。

該方法還包括：在所述第三半導(dǎo)體材料內(nèi)形成開(kāi)口，以暴露所述溝道層；以及在所述開(kāi)口內(nèi)外延生長(zhǎng)第四半導(dǎo)體材料。

該方法還包括將所述第一半導(dǎo)體材料、所述第三半導(dǎo)體材料和所述溝道層圖案化為第一納米線，并且將所述第二半導(dǎo)體材料、所述第四半導(dǎo)體 材料和所述溝道層圖案化為第二納米線。

該方法還包括圖案化所述溝道層和所述第三半導(dǎo)體材料，以形成偽棒。

該方法還包括由所述第一納米線形成第一垂直全環(huán)柵器件，并且由所述第二納米線形成第二垂直全環(huán)柵器件。

在該方法中，外延生長(zhǎng)溝道層生長(zhǎng)未摻雜的半導(dǎo)體材料。

根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件，包括：第一導(dǎo)電區(qū)，被嵌入襯底內(nèi)，所述第一導(dǎo)電區(qū)具有第一導(dǎo)電性；第二導(dǎo)電區(qū)，被嵌入所述襯底內(nèi)，所述第二導(dǎo)電區(qū)具有第二導(dǎo)電性，其中，所述第二導(dǎo)電性與所述第一導(dǎo)電性相反，并且所述第一導(dǎo)電區(qū)、所述第二導(dǎo)電區(qū)和所述襯底相互共面；介電材料，被嵌入所述襯底內(nèi)；第一溝道區(qū)，與所述第一導(dǎo)電區(qū)物理接觸，所述第一溝道區(qū)包括第一材料；第二溝道區(qū)，與所述第二導(dǎo)電區(qū)物理接觸，所述第二溝道區(qū)包括所述第一材料；以及襯里，覆蓋所述介電材料的第一部分，其中，所述襯里包括所述第一材料。

該半導(dǎo)體器件還包括：位于所述第一溝道區(qū)上方的第三導(dǎo)電區(qū)，其中，所述第一導(dǎo)電區(qū)、所述第一溝道區(qū)和所述第三導(dǎo)電區(qū)形成第一納米線。

該半導(dǎo)體器件還包括：第一柵極電介質(zhì)，圍繞所述第一納米線；以及第一柵電極，圍繞所述第一柵極電介質(zhì)。

該半導(dǎo)體器件還包括：位于所述第二溝道區(qū)上方的第四導(dǎo)電區(qū)，其中，所述第二導(dǎo)電區(qū)、所述第二溝道區(qū)和所述第四導(dǎo)電區(qū)形成第二納米線。

該半導(dǎo)體器件還包括：第二柵極電介質(zhì)，圍繞所述第二納米線；以及第二柵電極，圍繞所述第二柵極電介質(zhì)。

該半導(dǎo)體器件還包括：位于所述襯底上方的偽棒，所述偽棒包括所述第一材料。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有被按比例繪制并且僅僅用于說(shuō)明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1示出了根據(jù)一些實(shí)施例的具有對(duì)準(zhǔn)標(biāo)記的襯底。

圖2示出了根據(jù)一些實(shí)施例的第一摻雜區(qū)的形成。

圖3示出了根據(jù)實(shí)施例的第一摻雜區(qū)的平坦化。

圖4示出了根據(jù)實(shí)施例的第二摻雜區(qū)的形成。

圖5示出了根據(jù)實(shí)施例的第二摻雜區(qū)的平坦化。

圖6示出了根據(jù)實(shí)施例的溝道層和第三摻雜區(qū)的形成。

圖7示出了根據(jù)實(shí)施例的第四摻雜區(qū)的形成。

圖8示出了根據(jù)實(shí)施例的第四摻雜區(qū)的平坦化。

圖9示出了根據(jù)實(shí)施例的第一納米線和第二納米線的形成。

圖10示出了根據(jù)實(shí)施例的第一垂直全環(huán)柵器件和第二垂直全環(huán)柵器件的形成。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關(guān)系術(shù)語(yǔ)以描述如圖所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除圖中所示的方位之外，空間關(guān)系術(shù)語(yǔ)意欲包括使用或操作過(guò)程中的器件的不同的方位。裝置可以以其它方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可同樣地作相應(yīng)地解釋。

參考在垂直全環(huán)柵晶體管中所使用的特定實(shí)施例來(lái)描述實(shí)施例。然而，可以使用具有任何合適的工藝或器件的實(shí)施例。

現(xiàn)在參考圖1，示出了襯底101、對(duì)準(zhǔn)標(biāo)記103和第一硬掩模105。在實(shí)施例中，襯底101包括半導(dǎo)體襯底(諸如，Si、SiGe或SiGeB)。在可選實(shí)施例中，襯底101包括絕緣體上硅(SOI)結(jié)構(gòu)。在一些實(shí)施例中，襯底101可包括：化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鉀、磷化銦、砷化銦和銻化銦；合金半導(dǎo)體，包括SiGe、SiGeSn、GeSn、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP；或它們的組合。

在襯底101內(nèi)形成對(duì)準(zhǔn)標(biāo)記103，以提供控制點(diǎn)，該控制點(diǎn)可被用于確保襯底101以特定的方式對(duì)準(zhǔn)，以用于進(jìn)一步的處理。在實(shí)施例中，對(duì)準(zhǔn)標(biāo)記103可以是通過(guò)視覺(jué)或者其他的檢測(cè)可見(jiàn)的材料，諸如二氧化硅，但是可以使用任何其他合適的材料?？赏ㄟ^(guò)使用諸如光刻掩模和蝕刻工藝最初圖案化襯底101形成溝槽來(lái)形成對(duì)準(zhǔn)標(biāo)記103。一旦形成溝槽，就可使用諸如二氧化硅填充和/或過(guò)填充溝槽，并且可使用諸如平坦化工藝(諸如，化學(xué)機(jī)械拋光)去除溝槽外的任何多余的材料，使得對(duì)準(zhǔn)標(biāo)記的頂面與襯底101的頂面齊平。在實(shí)施例中，形成的對(duì)準(zhǔn)標(biāo)記103的第一寬度W₁介于約0.1μm和約1.6μm之間，諸如約1.1μm。

一旦在襯底101內(nèi)形成對(duì)準(zhǔn)標(biāo)記103，就可以在襯底101和對(duì)準(zhǔn)標(biāo)記103上方放置第一硬掩模105，以形成用于隨后蝕刻襯底101的掩模。在實(shí)施例中，第一硬掩模105包括諸如氮化硅、氮化鈦、氮氧化硅、它們的組合等的介電材料?？墒褂弥T如化學(xué)汽相沉積、等離子體增強(qiáng)化學(xué)汽相沉積、原子層沉積等的工藝形成第一硬掩模105。然而，可選地，可使用任何其他合適的材料和形成方法。形成的第一硬掩模105的厚度介于約和約之間，諸如約

一旦形成第一硬掩模105，就可以圖案化第一硬掩模105，以暴露襯底101中的用于形成第一摻雜區(qū)203(未在圖1中示出，但是下文中將參考圖2進(jìn)行說(shuō)明和描述)的部分。在實(shí)施例中，通過(guò)以下步驟來(lái)圖案化第一硬掩模105：最初在第一硬掩模105上方放置第一光刻膠(未單獨(dú)示出)；將該第一光刻膠暴露于圖案化的能量源(諸如，光)，以開(kāi)始化學(xué)反應(yīng)，該化學(xué)反應(yīng)改變第一光刻膠的暴露部分的物理屬性。然后，通過(guò)應(yīng)用第一顯影劑(也未在圖1中單獨(dú)示出)來(lái)顯影第一光刻膠，以利用暴露區(qū)和未 暴露區(qū)之間的改變后的物理屬性來(lái)選擇性地去除暴露區(qū)或者未暴露區(qū)。

一旦圖案化第一光刻膠，就將第一光刻膠用作掩模，以圖案化下面的第一硬掩模105。在實(shí)施例中，通過(guò)第一光刻膠作為掩模，使用諸如反應(yīng)離子蝕刻工藝圖案化第一硬掩模105。可繼續(xù)進(jìn)行圖案化工藝直到暴露第一硬掩模105下面的襯底101。

圖2示出了使用第一硬掩模105圖案化襯底101，以形成第一開(kāi)口201。在實(shí)施例中，通過(guò)使用第一硬掩模105作為掩模，使用諸如反應(yīng)離子蝕刻工藝來(lái)執(zhí)行圖案化，以將第一硬掩模105的圖案轉(zhuǎn)印至第一襯底101，該反應(yīng)離子蝕刻工藝?yán)眠m合于襯底101的材料(諸如，硅)的蝕刻劑。形成的第一開(kāi)口201的第一凹槽深度RD₁介于約50nm和約90nm之間，諸如約64nm。

在襯底101內(nèi)形成第一開(kāi)口201之后，填充第一開(kāi)口201，以形成第一摻雜區(qū)203。在實(shí)施例中，第一摻雜區(qū)203用于形成第一垂直全環(huán)柵(VGAA)器件1000(未在圖2中完全示出，但是下文中將參考圖10進(jìn)行說(shuō)明和描述)。在特定的實(shí)施例中，第一摻雜區(qū)203用于形成第一VGAA器件1000的源極/漏極區(qū)，因此第一摻雜區(qū)203包括諸如硅的半導(dǎo)體材料，第一摻雜區(qū)203還包括使第一摻雜區(qū)203的半導(dǎo)體材料具有第一導(dǎo)電性的摻雜劑。然而，可選地，可使用諸如鍺、硅鍺、它們的組合等的任何合適的半導(dǎo)體材料。

可使用襯底101的暴露區(qū)作為生長(zhǎng)引發(fā)劑，通過(guò)使用諸如外延生長(zhǎng)的工藝來(lái)形成第一摻雜區(qū)203。例如，在一些實(shí)施例中，可使用諸如金屬有機(jī)物CVD(MOCVD)、分子束外延(MBE)、液相外延(LPE)、汽相外延(VPE)、選擇性外延生長(zhǎng)(SEG)或它們的組合等的工藝形成第一摻雜區(qū)203。因?yàn)樵谝r底101的暴露區(qū)上外延生長(zhǎng)第一摻雜區(qū)203，所以在襯底101的暴露區(qū)上(在第一開(kāi)口201內(nèi))生長(zhǎng)第一摻雜區(qū)203，但是在第一硬掩模105的上方?jīng)]有開(kāi)始生長(zhǎng)。另外地，第一摻雜區(qū)203的晶格常數(shù)類似于下面的襯底101的晶格常數(shù)，其中，在襯底101上生長(zhǎng)第一摻雜區(qū)203。

為了用作源極/漏極區(qū)，使用摻雜劑摻雜第一摻雜區(qū)203，該摻雜劑適 用于將由第一摻雜區(qū)203形成的器件的類型。例如，在期望由第一摻雜區(qū)203形成的NMOS器件的實(shí)施例中，使用諸如磷或砷的N型摻雜劑摻雜第一摻雜區(qū)203?？蛇x地，如果期望由第一摻雜區(qū)203形成PMOS器件，那么可使用諸如硼或鎵的P型摻雜劑。

在實(shí)施例中，隨著第一摻雜區(qū)203的生長(zhǎng)，將摻雜劑引入第一摻雜區(qū)203的材料(諸如，硅)中。例如，在外延生長(zhǎng)工藝期間，包括期望的摻雜劑的前體和用于第一摻雜區(qū)203的材料的前體反應(yīng)物一起被原位置于反應(yīng)容器中。因此，將摻雜劑引入第一摻雜區(qū)203的材料中，以及將摻雜劑包含在第一摻雜區(qū)203的材料中，以為第一摻雜區(qū)203提供期望的導(dǎo)電性。

可選地，可在第一摻雜區(qū)203的材料(諸如，硅)生長(zhǎng)之后引入摻雜劑。在該實(shí)施例中，在沒(méi)有摻雜劑的情況下，生長(zhǎng)第一摻雜區(qū)203的材料，并且使用諸如注入工藝或擴(kuò)散工藝的引入工藝，以將摻雜劑引入第一摻雜區(qū)203中。一旦引入摻雜劑，就執(zhí)行退火，以激活摻雜劑。

至少繼續(xù)進(jìn)行外延生長(zhǎng)工藝，直到用第一摻雜區(qū)203的材料填充第一開(kāi)口201。另外地，為了確保完全填充第一開(kāi)口201，繼續(xù)進(jìn)行生長(zhǎng)工藝以過(guò)填充第一開(kāi)口201。這樣的過(guò)填充導(dǎo)致第一摻雜區(qū)的生長(zhǎng)橫向進(jìn)行(諸如，平行于襯底101的表面)，使得第一摻雜區(qū)203的伸長(zhǎng)部部分地延伸到第一硬掩模105的一部分的上方。

圖3示出了第一平坦化工藝(在圖3中通過(guò)標(biāo)注為301的壓板表示)，使用該第一平坦化工藝平坦化第一摻雜區(qū)203，以及去除第一硬掩模105。在實(shí)施例中，第一平坦化工藝301是一種或多種化學(xué)機(jī)械拋光工藝，在第一平坦化工藝中將蝕刻劑和研磨劑應(yīng)用于第一摻雜區(qū)203和第一硬掩模105，以及使用壓板研磨第一摻雜區(qū)203和第一硬掩模105，以平坦化和去除襯底101的表面上的第一摻雜區(qū)203和第一硬掩模105的多余的區(qū)域。

然而，如本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，上述的化學(xué)機(jī)械拋光工藝意欲進(jìn)行說(shuō)明，并不意欲限制實(shí)施例。而且，對(duì)于第一平坦化工藝301，可選地，可使用任何合適的平坦化工藝，諸如物理研磨工藝或一系列的一種或多種蝕刻工藝。所有的這些工藝全部包含在實(shí)施例的范圍內(nèi)。

圖4示出了在襯底101、對(duì)準(zhǔn)標(biāo)記103和第一摻雜區(qū)203上方沉積第 二硬掩模401。在實(shí)施例中，第二硬掩模401包括諸如氮化硅、氮化鈦、氮氧化硅、它們的組合等的介電材料。可使用諸如化學(xué)汽相沉積、等離子體增強(qiáng)的化學(xué)汽相沉積、原子層沉積等的工藝形成第二硬掩模401。然而，可選地，可使用任何其他合適的材料和形成方法。形成的第二硬掩模401的厚度介于約和約之間，諸如約

一旦形成第二硬掩模401，就圖案化第二硬掩模401，以暴露第一摻雜區(qū)203中意欲形成第二摻雜區(qū)405的部分。在實(shí)施例中，通過(guò)以下步驟來(lái)圖案化第二硬掩模401：最初將第二光刻膠(未在圖4中單獨(dú)示出)放置在第二硬掩模401上方；將第二光刻膠暴露于圖案化能量源(諸如，光)，以開(kāi)始改變第二光刻膠的暴露部分的物理屬性的化學(xué)反應(yīng)。然后，通過(guò)應(yīng)用第二顯影劑(也未在圖4中單獨(dú)示出)來(lái)顯影第二光刻膠，以使用暴露區(qū)和未暴露區(qū)之間的改變后的物理屬性來(lái)選擇性地去除暴露區(qū)或者未暴露區(qū)。

一旦圖案化第二光刻膠，就將第二光刻膠用作掩模，以圖案化下面的第二硬掩模401。在實(shí)施例中，通過(guò)第二光刻膠作為掩模，使用諸如反應(yīng)離子蝕刻工藝來(lái)圖案化第二硬掩模401?？衫^續(xù)進(jìn)行圖案化工藝直到暴露第二硬掩模401下面的第一摻雜區(qū)203。

在形成并圖案化第二硬掩模401之后，可使用第二硬掩模401去除第一摻雜區(qū)203的一部分，以形成第二開(kāi)口403。在實(shí)施例中，通過(guò)第二硬掩模401作為掩模，諸如，采用適合于第一摻雜區(qū)203的材料(諸如，硅)的蝕刻劑的反應(yīng)離子蝕刻工藝，通過(guò)將第二硬掩模401的圖案轉(zhuǎn)印至第一摻雜區(qū)203來(lái)形成第二開(kāi)口403。形成第二開(kāi)口403，諸如通過(guò)具有第二凹槽深度RD₂的方式來(lái)暴露下面的襯底101，其中第二凹槽深度RD₂介于約60nm和約90nm之間，諸如約75nm。

在第一摻雜區(qū)203和襯底101內(nèi)形成第二開(kāi)口403之后，填充第二開(kāi)口403，以形成第二摻雜區(qū)405。在實(shí)施例中，第二摻雜區(qū)405用于形成不同于第一VGAA器件1000的第二VGAA器件1001(未在圖4中示出，但是下文中將參考圖10進(jìn)行說(shuō)明和描述)。在特定的實(shí)施例中，第二摻雜區(qū)405被用于形成第二VGAA器件1001的源極/漏極區(qū)，其中，第二VGAA 器件1001的導(dǎo)電性與第一VGAA器件1000的導(dǎo)電性不同。例如，如果第一VGAA器件1000是NMOS器件，那么第二VGAA器件1001是PMOS器件。

可使用生長(zhǎng)工藝來(lái)形成第二摻雜區(qū)405，其中，使用襯底101的暴露區(qū)作為生長(zhǎng)引發(fā)劑。例如，在一些實(shí)施例中，可使用諸如外延生長(zhǎng)的工藝，由諸如硅的半導(dǎo)體材料形成第二摻雜區(qū)405。例如，在一些實(shí)施例中，可使用諸如金屬有機(jī)物CVD(MOCVD)、分子束外延(MBE)、液相外延(LPE)、汽相外延(VPE)、選擇性外延生長(zhǎng)(SEG)或它們的組合等的工藝來(lái)形成第二摻雜區(qū)405。然而，可選地，可使用諸如鍺、硅鍺、它們的組合等的任何合適的半導(dǎo)體材料。

因?yàn)樵谝r底101的暴露的部分上外延生長(zhǎng)第二摻雜區(qū)405，所以將在襯底101的暴露的部分上(在第二開(kāi)口403內(nèi))生長(zhǎng)第二摻雜區(qū)405，但是在第二硬掩模401的上方?jīng)]有開(kāi)始生長(zhǎng)。另外地，第二摻雜區(qū)405的晶格常數(shù)類似于下面的襯底101的晶格常數(shù)，其中，在襯底101上生長(zhǎng)第二摻雜區(qū)405。

在實(shí)施例中，使用摻雜劑摻雜第二摻雜區(qū)405，其中，該摻雜劑的導(dǎo)電性與第一摻雜區(qū)203的導(dǎo)電性相反。例如，在期望由第一摻雜區(qū)203形成NMOS器件并且期望由第二摻雜區(qū)405形成PMOS器件的實(shí)施例中，使用諸如硼或鎵的P型摻雜劑摻雜第二摻雜區(qū)405?？蛇x地，如果期望由第二摻雜區(qū)405形成NMOS器件，可使用諸如磷或砷的N型摻雜劑。

在實(shí)施例中，隨著第二摻雜區(qū)405的生長(zhǎng)，將摻雜劑引入第二摻雜區(qū)405的材料(諸如，硅)中。例如，在外延生長(zhǎng)工藝期間，包括期望的摻雜劑的前體和用于第二摻雜區(qū)405的材料的前體反應(yīng)物一起被原位置于反應(yīng)容器中。因此，將摻雜劑引入第二摻雜區(qū)405的材料中，以及摻雜劑包含在第二摻雜區(qū)405的材料中，以為第二摻雜區(qū)405提供期望的導(dǎo)電性。

可選地，在生長(zhǎng)第二摻雜區(qū)405的材料(諸如，硅)之后引入摻雜劑。在該實(shí)施例中，非摻雜地生長(zhǎng)第二摻雜區(qū)405的材料，并且使用諸如注入工藝或擴(kuò)散工藝的引入工藝，以將摻雜劑引入第二摻雜區(qū)405中。一旦引入摻雜劑，則執(zhí)行退火，以激活第二摻雜區(qū)405內(nèi)的摻雜劑。

至少繼續(xù)進(jìn)行外延生長(zhǎng)工藝，直到用第二摻雜區(qū)405的材料填充第二開(kāi)口403。另外地，為了確保完全填充第二開(kāi)口403，生長(zhǎng)工藝?yán)^續(xù)進(jìn)行至過(guò)填充第二開(kāi)口403。這樣的過(guò)填充使第二摻雜區(qū)405在第二硬掩模401的上方部分延伸。

圖5示出了第二平坦化工藝(在圖5中通過(guò)標(biāo)注為501的壓板表示)，該第二平坦化工藝用于平坦化第二摻雜區(qū)405，以及去除第二硬掩模401。在實(shí)施例中，第二平坦化工藝501是一種或多種化學(xué)機(jī)械拋光工藝，在第二平坦化工藝中應(yīng)用蝕刻劑和研磨劑，以及使用壓板研磨第二摻雜區(qū)405和第二硬掩模401，以平坦化第二摻雜區(qū)405和第二硬掩模401并去除第二摻雜區(qū)405和第二硬掩模401位于襯底101和第一摻雜區(qū)203的外部的多余的區(qū)域。

然而，本領(lǐng)域的普通技術(shù)人員將了解，上述的化學(xué)機(jī)械拋光工藝意欲進(jìn)行說(shuō)明，并不意欲限制實(shí)施例。而且，可選地，對(duì)于第二平坦化工藝501可使用任何合適的平坦化工藝，諸如物理研磨工藝或一系列的一種或多種蝕刻工藝。所有的這些工藝全部意欲包含在實(shí)施例的范圍內(nèi)。

圖6示出了溝道層601的形成和溝道層601上方的第三摻雜區(qū)603的形成。在實(shí)施例中，溝道層601可以是諸如硅的半導(dǎo)體材料，并通過(guò)使用諸如外延生長(zhǎng)的工藝來(lái)形成溝道層601。例如，在一些實(shí)施例中，可使用諸如金屬有機(jī)物CVD(MOCVD)、分子束外延(MBE)、液相外延(LPE)、汽相外延(VPE)、選擇性外延生長(zhǎng)(SEG)或它們的組合等的工藝來(lái)形成溝道層601。然而，可選地，可使用任何合適的半導(dǎo)體材料，諸如鍺、硅鍺、它們的組合等。

因?yàn)槭褂猛庋由L(zhǎng)工藝形成溝道層601，所以在第一摻雜區(qū)203、第二摻雜區(qū)405和襯底101的暴露部分上生長(zhǎng)溝道層601。然而，溝道層601并不在對(duì)準(zhǔn)標(biāo)記103的頂部上生長(zhǎng)，但是橫向生長(zhǎng)(平行于襯底101的主平面)將使溝道層601的一部分延伸到對(duì)準(zhǔn)標(biāo)記103上方。在實(shí)施例中，生長(zhǎng)溝道層601，以具有介于約15nm和約40nm之間的第一厚度T₁，諸如約30nm，以及溝道層601延伸越過(guò)對(duì)準(zhǔn)標(biāo)記103的邊緣第一間距D₁，其中，第一間距D₁為介于約15nm和約40nm之間，諸如約30nm。

在實(shí)施例中，在沒(méi)有摻雜劑(n型和p型中的一種)存在的情況下，生長(zhǎng)溝道層601。因此，用于第一VGAA器件1000的第一溝道區(qū)(在圖6中通過(guò)標(biāo)注為605的虛線表示)的材料可位于第一摻雜區(qū)203上方的溝道層601內(nèi)。另外地，第二溝道區(qū)(在圖6中通過(guò)標(biāo)注為607的虛線表示)可位于第二摻雜區(qū)405上方的溝道層601內(nèi)。在沒(méi)有摻雜劑的情況下，形成第一溝道區(qū)605和第二溝道區(qū)607。

可選地，必要時(shí)，可根據(jù)需要通過(guò)使用掩模和注入工藝摻雜溝道層601。例如，將諸如光刻膠的掩模放置于溝道層601的位于第一摻雜區(qū)203上的部分上方，以及將摻雜劑(該摻雜劑的導(dǎo)電性與第二摻雜區(qū)405的導(dǎo)電性相反)注入第二摻雜區(qū)405上方的溝道層601中。然后，去除掩模，將第二掩模放置于溝道層601的位于第二摻雜區(qū)405上的部分上方，以及使用注入工藝將摻雜劑注入第一摻雜區(qū)203上方的溝道層601中。可選地，可使用任何合適的工藝來(lái)?yè)诫s溝道層601。

另外地，在溝道層601的外延生長(zhǎng)期間，由于在該工藝期間襯底101、第一摻雜區(qū)203和第二摻雜區(qū)405的一些材料向上擴(kuò)散，襯底101、第一摻雜區(qū)203和第二摻雜區(qū)405的材料可部分地向上延伸。因此，襯底101、第一摻雜區(qū)203和第二摻雜區(qū)405可被視為在溝道層601之前稍微生長(zhǎng)。這樣，隨著部分對(duì)準(zhǔn)標(biāo)記被硅凹槽和表面清潔工藝消耗，使得對(duì)準(zhǔn)標(biāo)記103的表面稍微低于襯底101和溝道層601加襯里于凹槽的一部分。

一旦形成溝道層601，就在溝道層601上方形成第三摻雜區(qū)603。在實(shí)施例中，第三摻雜區(qū)603和第一摻雜區(qū)203是互補(bǔ)的，使得第三摻雜區(qū)603和第一摻雜區(qū)203可被用作第一VGAA器件1000的源極/漏極區(qū)。因此，第三摻雜區(qū)603具有與第一摻雜區(qū)203相同的導(dǎo)電性。例如，在用N型摻雜劑摻雜第一摻雜區(qū)203的實(shí)施例中，相似地，應(yīng)該用N型摻雜劑摻雜第三摻雜區(qū)603。相似地，如果用P型摻雜劑摻雜第一摻雜區(qū)203，那么應(yīng)該用P型摻雜劑摻雜第三摻雜區(qū)603。

使用諸如外延生長(zhǎng)的工藝形成第三摻雜區(qū)603，其中，可使用溝道層601的暴露區(qū)作為生長(zhǎng)引發(fā)劑。例如，在一些實(shí)施例中，可使用諸如金屬有機(jī)物CVD(MOCVD)、分子束外延(MBE)、液相外延(LPE)、汽 相外延(VPE)、選擇性外延生長(zhǎng)(SEG)或它們的組合等的工藝，由諸如硅的半導(dǎo)體材料形成第三摻雜區(qū)603。然而，可選地，可使用任何合適的半導(dǎo)體材料，諸如鍺、硅鍺、它們的組合等。

因?yàn)橥庋由L(zhǎng)第三摻雜區(qū)603，所以在溝道層601的暴露的部分上生長(zhǎng)第三摻雜區(qū)603，但是生長(zhǎng)不會(huì)發(fā)生在對(duì)準(zhǔn)標(biāo)記103的上方。然而，生長(zhǎng)發(fā)生在溝道層601延伸到對(duì)準(zhǔn)標(biāo)記103上方的那部分上，從而第三摻雜區(qū)603部分地延伸到對(duì)準(zhǔn)標(biāo)記103上方，以及對(duì)準(zhǔn)標(biāo)記103上方的凹槽內(nèi)。另外地，第三摻雜區(qū)603的晶格常數(shù)類似于下面的溝道層601的晶格常數(shù)，其中，在溝道層601上生長(zhǎng)第三摻雜區(qū)603。形成的第三摻雜區(qū)603的第二厚度T₂介于約30nm和約60nm之間，諸如約45.5nm，并且第三摻雜區(qū)603延伸越過(guò)溝道層601的第二間距D₂，其中，第二間距D₂介于約30nm和約60nm之間，諸如約45.5nm。

在實(shí)施例中，隨著第三摻雜區(qū)603的生長(zhǎng)，將摻雜劑引入第三摻雜區(qū)603的材料(諸如，硅)中。例如，在外延生長(zhǎng)工藝期間，包括期望的摻雜劑的前體和用于第三摻雜區(qū)603的材料的前體反應(yīng)物一起被原位置于反應(yīng)容器中。因此，將摻雜劑引入第三摻雜區(qū)603的材料中，以及摻雜劑包含在第三摻雜區(qū)603的材料中，以為第三摻雜區(qū)603提供期望的導(dǎo)電性。

可選地，可在生長(zhǎng)第三摻雜區(qū)603的材料(諸如，硅)之后，引入摻雜劑。在該實(shí)施例中，生長(zhǎng)第三摻雜區(qū)603的材料，并且使用諸如注入工藝或擴(kuò)散工藝的引入工藝，以將摻雜劑引入第三摻雜區(qū)603中。一旦引入摻雜劑，就執(zhí)行退火，以激活第三摻雜區(qū)603內(nèi)的摻雜劑。

圖7示出了放置第三硬掩模705、圖案化第三摻雜區(qū)603以形成第三開(kāi)口701以及形成第四摻雜區(qū)703。在實(shí)施例中，第三硬掩模705包括介電材料，諸如氮化硅、氮化鈦、氮氧化硅、它們的組合等?？墒褂弥T如化學(xué)汽相沉積、等離子體增強(qiáng)的化學(xué)汽相沉積、原子層沉積等的工藝來(lái)形成第三硬掩模705。然而，可選地，可使用任何其他合適的材料和形成方法。形成的第三硬掩模705的厚度介于約和約之間，諸如約

一旦形成第三硬掩模705，就圖案化第三硬掩模705，以暴露第三摻雜區(qū)603中意欲形成第四摻雜區(qū)703的部分。在實(shí)施例中，通過(guò)以下步驟來(lái) 圖案化第三硬掩模705：最初在第三硬掩模705上方放置第三光刻膠(未在圖7中單獨(dú)示出)；將第三光刻膠暴露于圖案化能量源(諸如，光)，以開(kāi)始改變第三光刻膠的暴露部分的物理屬性的化學(xué)反應(yīng)。然后，通過(guò)應(yīng)用第三顯影劑(也未在圖7中單獨(dú)示出)來(lái)顯影第三光刻膠，以使用暴露區(qū)和未暴露區(qū)之間的改變后的物理屬性，來(lái)選擇性地去除暴露區(qū)或者未暴露區(qū)。

一旦圖案化第三光刻膠，就將第三光刻膠用作掩模，以圖案化下面的第三硬掩模705。在實(shí)施例中，通過(guò)第三光刻膠作為掩模，可使用諸如反應(yīng)離子蝕刻工藝圖案化第三硬掩模705。可繼續(xù)進(jìn)行圖案化工藝直到暴露第三硬掩模705下面的第三摻雜區(qū)603。

在形成并圖案化第三硬掩模705之后，可使用第三硬掩模705去除第三摻雜區(qū)603的一部分，以形成第三開(kāi)口701。在實(shí)施例中，通過(guò)第三硬掩模705作為掩模，通過(guò)使用諸如反應(yīng)離子蝕刻工藝將第三硬掩模705的圖案轉(zhuǎn)印至第三摻雜區(qū)603來(lái)形成第三開(kāi)口701，其中，該反應(yīng)離子蝕刻工藝采用適合于第三摻雜區(qū)603的材料(諸如，硅)的蝕刻劑。形成第三開(kāi)口701，以暴露下面的溝道層601的一部分。

一旦形成第三開(kāi)口701，就在溝道層601上方的第三開(kāi)口內(nèi)形成第四摻雜區(qū)703。在實(shí)施例中，第四摻雜區(qū)703和第二摻雜區(qū)405是互補(bǔ)的，使得第四摻雜區(qū)703和第二摻雜區(qū)405可被用作第二VGAA器件1001的源極/漏極區(qū)。因此，第四摻雜區(qū)703具有與第二摻雜區(qū)405相同的導(dǎo)電性。例如，在用P型摻雜劑摻雜第二摻雜區(qū)405的實(shí)施例中，相似地，用P型摻雜劑摻雜第四摻雜區(qū)703。相似地，如果用N型摻雜劑摻雜第二摻雜區(qū)405，那么用N型摻雜劑摻雜第四摻雜區(qū)703。

可使用第三開(kāi)口701內(nèi)的溝道層601的暴露區(qū)作為生長(zhǎng)引發(fā)劑，通過(guò)使用諸如外延生長(zhǎng)的工藝來(lái)形成第四摻雜區(qū)703。例如，在一些實(shí)施例中，可使用諸如金屬有機(jī)物CVD(MOCVD)、分子束外延(MBE)、液相外延(LPE)、汽相外延(VPE)、選擇性外延生長(zhǎng)(SEG)或它們的組合等的工藝，由諸如硅的半導(dǎo)體材料形成第四摻雜區(qū)703。然而，可選地，可使用任何合適的半導(dǎo)體材料，諸如鍺、硅鍺、它們的組合等。

因?yàn)橥庋由L(zhǎng)第四摻雜區(qū)703，所以在溝道層601的暴露部分上生長(zhǎng)第四摻雜區(qū)703，但是不會(huì)在第三硬掩模705的上方開(kāi)始生長(zhǎng)。另外地，第四摻雜區(qū)703的晶格常數(shù)類似于下面的溝道層601的晶格常數(shù)，其中，在溝道層601上生長(zhǎng)第四摻雜區(qū)703。

繼續(xù)進(jìn)行第四摻雜區(qū)703的外延生長(zhǎng)工藝，直到用第四摻雜區(qū)703的材料至少填充第三開(kāi)口701。另外地，為了確保完全填充第三開(kāi)口701，繼續(xù)進(jìn)行第四摻雜區(qū)703的生長(zhǎng)工藝，以過(guò)填充第三開(kāi)口701。這樣的過(guò)填充導(dǎo)致第四摻雜區(qū)703延伸到第三硬掩模705的上方。

在實(shí)施例中，隨著第四摻雜區(qū)703的生長(zhǎng)，將摻雜劑引入第四摻雜區(qū)703的材料(諸如，硅)中。例如，在外延生長(zhǎng)工藝期間，包括期望的摻雜劑的前體和用于第四摻雜區(qū)703的材料的前體反應(yīng)物一起被原位置于反應(yīng)容器中。因此，將摻雜劑引入第四摻雜區(qū)703的材料中，以及摻雜劑包含在第四摻雜區(qū)703的材料中，以為第四摻雜區(qū)703提供期望的導(dǎo)電性。

可選地，可在生長(zhǎng)第四摻雜區(qū)703的材料(諸如，硅)之后，引入摻雜劑。在該實(shí)施例中，生長(zhǎng)第四摻雜區(qū)703的材料，并且使用諸如注入工藝或擴(kuò)散工藝的引入工藝，以將摻雜劑引入第四摻雜區(qū)703中。一旦引入摻雜劑，就執(zhí)行退火，以激活第四摻雜區(qū)703內(nèi)的摻雜劑。

圖8示出了第三平坦化工藝(在圖8中通過(guò)標(biāo)注為801的壓板表示)，使用該第三平坦化工藝平坦化第四摻雜區(qū)703，以及去除第三硬掩模705。在實(shí)施例中，第三平坦化工藝801是一種或多種化學(xué)機(jī)械拋光工藝，在第三平坦化工藝中應(yīng)用蝕刻劑和研磨劑，以及使用壓板并以第四摻雜區(qū)703和第三硬掩模705作為基礎(chǔ)，以平坦化和去除第四摻雜區(qū)703和第三硬掩模705的多余的區(qū)域。

然而，本領(lǐng)域的普通技術(shù)人員將了解，上述的化學(xué)機(jī)械拋光工藝意欲用于說(shuō)明，并不意欲限制實(shí)施例。而且，可選地，對(duì)于第三平坦化工藝801，可使用任何合適的平坦化工藝，諸如物理研磨工藝或一系列的一種或多種蝕刻。所有的這些工藝全部被包含在實(shí)施例的范圍內(nèi)。

通過(guò)使用上述的生長(zhǎng)工藝和平坦化工藝，可避免通常隨著在襯底的凹槽內(nèi)形成溝道層而出現(xiàn)的變化。特別地，在開(kāi)始形成隨后的層之前，通過(guò) 使用平坦化工藝以確保下面的表面是平坦的，來(lái)避免通常出現(xiàn)在圖案邊界附近的非共形的小平面缺陷，該缺陷通常使得溝道層沿著圖案邊界不平坦。因此，通過(guò)避免這種缺陷，可減少避免由于這種缺陷而導(dǎo)致的器件故障必需的的面積的總量，并且可減小使用納米線(諸如，使用具有N型/P型重?fù)诫s的源極/漏極和垂直溝道的垂直器件的SRAM單元)的器件的整體密度。

圖9示出了將溝道層601、第三摻雜區(qū)603和第四摻雜區(qū)703圖案化為第一納米線901(由溝道層601、第三摻雜區(qū)603和第一摻雜區(qū)203形成)和第二納米線903(由第四摻雜區(qū)703、溝道層601和第二摻雜區(qū)405形成)。在實(shí)施例中，通過(guò)以下步驟圖案化溝道層601、第一摻雜區(qū)203、第二摻雜區(qū)405、第三摻雜區(qū)603和第四摻雜區(qū)703：最初將第四光刻膠905應(yīng)用于第三摻雜區(qū)603和第四摻雜區(qū)703；將第四光刻膠905暴露于圖案化能量源(諸如，光)，以開(kāi)始改變第四光刻膠905的暴露部分的物理屬性的化學(xué)反應(yīng)。然后，通過(guò)應(yīng)用第四顯影劑(未在圖9中單獨(dú)示出)來(lái)顯影第四光刻膠905，以使用暴露區(qū)和未暴露區(qū)之間的改變后的物理屬性，來(lái)選擇性地去除暴露區(qū)或者未暴露區(qū)。

一旦圖案化第四光刻膠905，就將第四光刻膠905用作掩模，以將下面的第四摻雜區(qū)703、第三摻雜區(qū)603、溝道層601、第二摻雜區(qū)405和第一摻雜區(qū)203圖案化為第一納米線901(由第一摻雜區(qū)203、溝道層601內(nèi)的第一溝道區(qū)605和第三摻雜區(qū)603形成)和第二納米線903(由第二摻雜區(qū)405、溝道層601內(nèi)的第二溝道區(qū)607和第四摻雜區(qū)703形成)。在實(shí)施例中，通過(guò)第四光刻膠905作為掩模，使用諸如一種或多種反應(yīng)離子蝕刻工藝來(lái)圖案化第四摻雜區(qū)703、第三摻雜區(qū)603、溝道層601、第二摻雜區(qū)405和第一摻雜區(qū)203。繼續(xù)進(jìn)行圖案化工藝直到暴露溝道層601下面的第一摻雜區(qū)203和第二摻雜區(qū)405。第一納米線901和第二納米線903被形成為具有介于約5nm和約10nm之間的寬度，諸如約6nm。

另外地，必要時(shí)，圖案化工藝可繼續(xù)進(jìn)行至第一摻雜區(qū)203和第二摻雜區(qū)405內(nèi)。在實(shí)施例中，繼續(xù)進(jìn)行圖案化工藝，以去除第一摻雜區(qū)203和第二摻雜區(qū)405，從而具有第三深度D₃，其中，第三深度D₃介于約5nm 和約10nm之間，諸如約7.5nm。因此，第一納米線901和第二納米線903被形成為具有介于約50nm和約100nm之間的第一高度H₁，諸如約72nm。

在一些實(shí)施例中，也可隨著第一納米線901和第二納米線903形成偽棒911。形成偽棒911以平衡所形成的納米線的密度，使得工藝變化不會(huì)過(guò)分影響最終的產(chǎn)品。在實(shí)施例中，偽棒911與第一納米線901和第二納米線903具有類似的尺寸。例如，偽棒911的寬度介于約5nm和約10nm之間，諸如約6nm，但是可選地，可使用任何合適的尺寸。

一旦形成第一納米線901和第二納米線903，就使用諸如灰化的工藝去除第四光刻膠905，從而將第四光刻膠905的溫度升高，直到第四光刻膠905熱分解。接下來(lái)，執(zhí)行清潔，以去除第一納米線901和第二納米線903的本征氧化物。可使用稀釋的氫氟(DHF)酸來(lái)執(zhí)行清潔。

圖10示出了一旦形成第一納米線901和第二納米線903，就由第一納米線901和第二納米線903形成第一VGAA器件1000和第二VGAA器件1001。通過(guò)以下步驟開(kāi)始該工藝：最初圍繞第一摻雜區(qū)203和第二摻雜區(qū)405形成襯底隔離區(qū)1023，以使這些區(qū)域相互隔離。在實(shí)施例中，襯底隔離區(qū)1023包括諸如氧化硅的介電材料?？蛇x地，襯底隔離區(qū)1023可包括諸如氮化硅、氮氧化硅、摻碳氧化硅、摻碳氮化硅或摻碳氮氧化硅的其他合適的介電材料。在一些實(shí)施例中，介電材料層的形成包括：使用化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)或旋涂工藝沉積介電材料；執(zhí)行CMP工藝，以去除第一納米線901和第二納米線903上的部分介電材料；以及將介電材料回蝕至期望的高度，以幫助限定襯底隔離區(qū)1023。

一旦形成襯底隔離區(qū)1023，就形成第一接觸焊盤1002，以提供到達(dá)第一摻雜區(qū)203的電連接，以及形成第二接觸焊盤1004，以提供到達(dá)第二摻雜區(qū)405的電連接。在實(shí)施例中，由諸如鋁的導(dǎo)電材料形成第一接觸焊盤1002和第二接觸焊盤1004，但是可選地，可使用諸如銅、鎢等的其他合適的材料。使用諸如CVD或PVD的工藝形成第一接觸焊盤1002和第二接觸焊盤1004，但是可選地，可使用其他合適的材料和方法。一旦沉積用于第一接觸焊盤1002和第二接觸焊盤1004的材料，就使用諸如一種或多種光刻掩模和蝕刻工藝將上述材料成形為第一接觸焊盤1002和第二接觸焊盤 1004。

一旦形成第一接觸焊盤1002和第二接觸焊盤1004，就形成第一隔離區(qū)1005，以將第一摻雜區(qū)203和第二摻雜區(qū)405與隨后形成的第一柵電極1003和第二柵電極1007隔離。在實(shí)施例中，在第一接觸焊盤1002、第二接觸焊盤1004、第一摻雜區(qū)203和第二摻雜區(qū)405上方形成第一隔離區(qū)1005，該第一隔離區(qū)1005為第一VGAA器件1000和第二VGAA器件1001提供隔離功能并且適當(dāng)配置第一VGAA器件1000和第二VGAA器件1001的多種部件。在實(shí)施例中，第一隔離區(qū)1005包括諸如氧化硅的介電材料?？蛇x地，第一隔離區(qū)1005可包括諸如氮化硅、氮氧化硅、摻碳氧化硅、摻碳氮化硅或摻碳氮氧化硅的其他合適的介電材料。在一些實(shí)施例中，介電材料層的形成包括：使用化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)或旋涂工藝沉積介電材料；執(zhí)行CMP工藝，以去除第一納米線901和第二納米線903上的部分介電材料；以及將介電材料回蝕至期望的高度，以幫助限定第一隔離區(qū)1005。

一旦形成第一隔離區(qū)1005，就圍繞第一納米線901內(nèi)的第一溝道區(qū)605形成第一柵極電介質(zhì)1009和第一柵電極1003，以及圍繞第二納米線903內(nèi)的第二溝道區(qū)607形成第二柵極電介質(zhì)1011和第二柵電極1007。在一些實(shí)施例中，第一柵極電介質(zhì)1009和第二柵極電介質(zhì)1011可包括氧化硅、氮化硅、氮氧化硅或諸如金屬氧化物的高k電介質(zhì)?？捎米鞲遦電介質(zhì)的示例性的金屬氧化物包括以下金屬的氧化物：Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它們的混合物。在本實(shí)施例中，第一柵極電介質(zhì)1009和第二柵極電介質(zhì)1011是高k介電層，其厚度在約至約的范圍內(nèi)?？墒褂煤线m的工藝形成第一柵極電介質(zhì)1009和第二柵極電介質(zhì)1011，諸如原子層沉積(ALD)、化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、熱氧化、紫外線臭氧氧化或它們的組合。第一柵極電介質(zhì)1009和第二柵極電介質(zhì)1011還可包括界面層(未示出)，以減少第一柵極電介質(zhì)1009和第一納米線901的溝道層601之間的損害，以及第二柵極電介質(zhì)1011和第二納米線903的溝道層601之間的損害。界面層可包括氧化硅。

一旦形成第一柵極電介質(zhì)1009和第二柵極電介質(zhì)1011，就可形成第一柵電極1003和第二柵電極1007。在實(shí)施例中，可通過(guò)最初在第一柵極電介質(zhì)1009和第二柵極電介質(zhì)1011上方形成金屬層(未在圖10中單獨(dú)示出)來(lái)形成第一柵電極1003和第二柵電極1007。在一些實(shí)施例中，金屬層可包括單層或多層結(jié)構(gòu)。在本實(shí)施例中，金屬層可包括諸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、NiSi、CoSi、功函與襯底材料兼容的其他導(dǎo)電材料或它們的組合。在本實(shí)施例中，柵電極層具有均勻的厚度，該厚度在約1nm至約20nm的范圍內(nèi)?？墒褂弥T如ALD、CVD、PVD、電鍍或它們的組合的合適的工藝形成金屬層。

一旦形成金屬層，就通過(guò)選擇性地蝕刻來(lái)圖案化金屬層，以分離第一柵電極1003和第二柵電極1007。在實(shí)施例中，可通過(guò)以下步驟圖案化金屬層，以形成第一柵電極1003和第二柵電極1007：最初應(yīng)用第五光刻膠(未在圖10中單獨(dú)示出)；然后圖案化第五光刻膠，以暴露金屬層中期望被去除的一部分，以及覆蓋金屬層中期望保留的一部分。

在圖案化第五光刻膠以暴露金屬層之后，使用第五光刻膠作為掩模蝕刻金屬層。在一些實(shí)施例中，使用諸如反應(yīng)離子蝕刻工藝執(zhí)行部分去除金屬層的暴露的部分。一旦將金屬層圖案化為第一柵電極1003和第二柵電極1007，就使用諸如灰化的工藝去除第五光刻膠。

一旦形成第一柵電極1003和第二柵電極1007，就形成第三隔離區(qū)1013，以將第一納米線901內(nèi)的第三摻雜區(qū)603和第一柵電極1003隔離，以及將第二納米線903內(nèi)的第四摻雜區(qū)703和第二柵電極1007隔離。在實(shí)施例中，第三隔離區(qū)1013包括諸如氧化硅的介電材料。可選地，第三隔離區(qū)1013可包括諸如氮化硅、氮氧化硅、摻碳氧化硅、摻碳氮化硅、摻碳氮氧化硅的其他合適的介電材料。在一些實(shí)施例中，介電材料的形成包括使用諸如CVD或PVD沉積介電材料。然后，可使用蝕刻工藝，以從第一納米線901和第二納米線903的頂部去除第三隔離區(qū)1013的材料。

可在第三隔離區(qū)1013的上方形成第四隔離區(qū)1015，以提供圍繞第一納米線901的第一柵電極1003和圍繞第二納米線903的第二柵電極1007的附加隔離，以及相比于第三隔離區(qū)1013所提供的平面，第四隔離區(qū)1015 提供更加平坦的表面，以用于進(jìn)一步的處理。在實(shí)施例中，第四隔離區(qū)1015可包括諸如使用旋涂工藝所應(yīng)用的介電材料，并且該介電材料將填充于第三隔離區(qū)1013之間的空間中。

一旦形成第三隔離區(qū)1013和第四隔離區(qū)1015，就以與第一納米線901電連接的方式形成第三接觸焊盤1017，以及以與第二納米線903電連接的方式形成第四接觸焊盤1019。在實(shí)施例中，形成第三接觸焊盤1017和第四接觸焊盤1019，以提供第一納米線901內(nèi)的第三摻雜區(qū)603和接觸件(未在圖10中單獨(dú)示出)之間的電連接，以及提供第二納米線903內(nèi)的第四摻雜區(qū)703和接觸件之間的電連接。在實(shí)施例中，可由諸如鋁的導(dǎo)電材料形成第三接觸焊盤1017和第四接觸焊盤1019，但是可選地，可使用諸如銅、鎢等的其他合適的材料?？墒褂弥T如CVD或PVD的工藝形成第三接觸焊盤1017和第四接觸焊盤1019，但是可選地，可使用其他合適的材料和方法。一旦沉積用于第三接觸焊盤1017和第四接觸焊盤1019的材料，就可使用諸如光刻掩模和蝕刻工藝將上述材料成形為第三接觸焊盤1017和第四接觸焊盤1019。

在形成第三接觸焊盤1017和第四接觸焊盤1019之后，可形成第五隔離區(qū)1021，以將第三接觸焊盤1017與第四接觸焊盤1019隔離。在實(shí)施例中，第五隔離區(qū)1021包括諸如氧化硅(在本實(shí)例中)的介電材料?？蛇x地，第五隔離區(qū)1021可包括諸如氮化硅、氮氧化硅、摻碳氧化硅、摻碳氮化硅、摻碳氮氧化硅的其他合適的介電材料。在一些實(shí)施例中，介電材料層的形成包括使用CVD、PVD或旋涂工藝沉積介電材料。必要時(shí)，可使用CMP工藝平坦化第五隔離區(qū)1021。

根據(jù)實(shí)施例，提供制造半導(dǎo)體器件的方法，包括：在半導(dǎo)體襯底中形成第一開(kāi)口，并且在第一開(kāi)口中外延生長(zhǎng)第一半導(dǎo)體材料。平坦化第一半導(dǎo)體材料和半導(dǎo)體襯底。在第一半導(dǎo)體材料中形成第二開(kāi)口，并且在第二開(kāi)口中外延生長(zhǎng)第二半導(dǎo)體材料。平坦化第二半導(dǎo)體材料和第一半導(dǎo)體材料，并且在第一半導(dǎo)體材料和第二半導(dǎo)體材料上方外延生長(zhǎng)溝道層。

根據(jù)另一個(gè)實(shí)施例，提供制造半導(dǎo)體器件的方法，包括：將介電材料嵌入半導(dǎo)體襯底中。將第一半導(dǎo)體材料嵌入半導(dǎo)體襯底中，其中，至少部 分使用第一外延生長(zhǎng)工藝來(lái)執(zhí)行嵌入第一半導(dǎo)體材料。將第二半導(dǎo)體材料嵌入半導(dǎo)體襯底中，其中，至少部分使用與第一外延生長(zhǎng)工藝不同的第二外延生長(zhǎng)工藝來(lái)執(zhí)行嵌入第二半導(dǎo)體材料，并且其中，第二半導(dǎo)體材料和第一半導(dǎo)體材料共面。在第一半導(dǎo)體材料和第二半導(dǎo)體材料上外延生長(zhǎng)溝道層，其中溝道層的至少一部分延伸到介電材料的上方。

根據(jù)又一個(gè)實(shí)施例，提供半導(dǎo)體器件，包括：嵌入襯底內(nèi)的第一導(dǎo)電區(qū)，第一導(dǎo)電區(qū)具有第一導(dǎo)電性。第二導(dǎo)電區(qū)嵌入襯底內(nèi)，第二導(dǎo)電區(qū)具有的第二導(dǎo)電性與第一導(dǎo)電性相反，其中第一導(dǎo)電區(qū)、第二導(dǎo)電區(qū)和襯底相互共面。介電材料嵌入襯底內(nèi)。第一溝道區(qū)與第一導(dǎo)電區(qū)物理接觸，第一溝道區(qū)包括第一材料。第二溝道區(qū)與第二導(dǎo)電區(qū)物理接觸，第二溝道區(qū)包括第一材料。襯里覆蓋介電材料的第一部分的，其中襯里包括第一材料。

上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。