本公開涉及包括一種或多種iii-v族半導(dǎo)體合金作為鰭下(subfin)材料的非平面半導(dǎo)體器件。還描述了制造這種器件的方法。

背景技術(shù)：

可以通過若干種減性和加性工藝來制造晶體管和其他半導(dǎo)體器件。通過在除硅之外的半導(dǎo)體材料，例如鍺和iii-v族材料中形成器件層，可以獲得某些益處，例如，晶體管的溝道遷移率。在諸如硅的晶體材料充當(dāng)起始材料的情況下，可以利用外延生長技術(shù)(例如，異質(zhì)外延)以在襯底上加性地形成包括非硅材料的晶體管溝道。這樣的工藝由于很多原因可能具有挑戰(zhàn)性，這些原因包括但不限于，襯底和其上外延生長的層的晶格常數(shù)和/或熱性質(zhì)的失配。

硅基場效應(yīng)晶體管(fet)器件的制造商們現(xiàn)在已經(jīng)使采用非平面晶體管的器件商用化。這樣的器件可以包括從襯底突出的硅鰭，并包括鰭下區(qū)域(例如，其至少一部分在溝槽電介質(zhì)的表面下方)和上方的溝道。這樣的器件還可以包括一個或多個環(huán)繞溝道的兩個、三個甚至四個側(cè)面的柵極電極(在下文中，稱為“柵極”)(例如，雙柵極、三柵極、納米線晶體管等)。在柵極的任一側(cè)上，在溝道中形成或生長源極區(qū)和漏極區(qū)，使得耦合到溝道。在任何情況下，這些非平面晶體管設(shè)計都常常相對于平面晶體管表現(xiàn)出顯著改善的溝道控制以及改進的電氣性能(例如，改進的短溝道效應(yīng)、減小的源極到漏極電阻等)。

盡管上述器件具有潛力，但它們可能有一種或多種缺點，這些缺點可能限制其用途。例如，鰭下泄露(溝道經(jīng)由鰭下區(qū)域在源極和漏極之間的泄露)可能會阻礙柵極使非平面晶體管截止的能力?？紤]到這一點，用于在諸如上述那些非平面器件中包含鰭下泄露的一種方法是利用與源極和漏極中使用的摻雜劑相反類型(p或n)的摻雜劑對鰭下區(qū)域進行摻雜。盡管這種方法可能有效，但摻雜劑擴散和debye長度可能限制通過這種方法生成的對鰭下泄露的障礙的陡峭度。

非平面半導(dǎo)體器件的鰭下區(qū)域和溝道之間導(dǎo)帶偏移(cbo)的設(shè)計是用于包含鰭下泄露的另一種方法。在那種方法中，可以采用較寬的cbo和突變異質(zhì)結(jié)以約束溝道電子到達溝道區(qū)域，并防止它們泄露到鰭下區(qū)域中。不過，制造和現(xiàn)有材料考慮可能限制該方法的實際可用性。

附圖說明

隨著以下具體實施方式的進行，在參考附圖時，所主張主題的實施例的特征和優(yōu)點將變得顯而易見，在附圖中，相似的附圖標記表示相似部分，并且其中：

圖1a是根據(jù)本公開，包括溝道的非平面晶體管的一部分的方框圖。

圖1b是根據(jù)本公開，包括根據(jù)圖1a的溝道和柵極疊置體的非平面晶體管的一個范例的方框圖。

圖2a是沿軸b，圖1a的非平面晶體管的范例部分的截面圖。

圖2b是圖1b的范例非平面晶體管的截面圖。

圖2c是根據(jù)本公開，包括升高的源極和漏極的非平面晶體管的一個范例的截面圖。

圖3是根據(jù)本公開，繪示了導(dǎo)帶偏移與第一四元iii-v族半導(dǎo)體合金的一個范例和第二四元iii-v族半導(dǎo)體合金的一個范例的鋁含量關(guān)系的曲線圖。

圖4是根據(jù)本公開，繪示了導(dǎo)帶偏移與第一四元iii-v族半導(dǎo)體合金的另一范例和第二四元iii-v族半導(dǎo)體合金的一個范例的鋁含量關(guān)系的曲線圖。

圖5是根據(jù)本公開，形成非平面晶體管的溝道的方法的范例操作的流程圖。

圖6a-6e逐步示出了根據(jù)本公開，形成非平面晶體管的溝道的一種范例方法。

圖6f-6i逐步示出了根據(jù)本公開的范例非平面晶體管的形成。

圖7是根據(jù)本公開的范例計算裝置的方框圖。

盡管將參考例示性實施例繼續(xù)進行以下具體實施方式，但其很多替代方案、修改和變化將對于本領(lǐng)域的技術(shù)人員是顯而易見的。

具體實施方式

這里常常使用術(shù)語“在……上方”、“在……下方”、“在……之間”和“在……上”表示一個材料層或部件相對于其他材料層或部件的相對位置。例如，設(shè)置于另一層上(例如，上方或以上)或下方(以下)的一層可以直接接觸另一層，或者可以具有一個或多個居間層。此外，設(shè)置于兩個其他層之間的一層可以直接接觸兩個其他層，或者可以由其他層中的一個或多個，例如，由一個或多個居間層分開。類似地，除非明確做出相反表示，與另一個特征相鄰的一個特征可以直接與相鄰特征接觸，或者可以由一個或多個居間特征與相鄰特征分開。相反，使用術(shù)語“直接在……上”或“直接在……下”分別表示一個材料層與另一材料層的上表面或下表面直接接觸。同樣地，術(shù)語“直接相鄰”表示兩個特征彼此直接接觸。

如背景技術(shù)中所述，對非平面半導(dǎo)體器件，例如finfet和其他非平面晶體管的興趣已經(jīng)增大。盡管這樣的器件已經(jīng)呈現(xiàn)出很大的前景，但它們可能有一個或多個缺點，所述缺點可能限制其實際用途。具體而言，這樣的器件可能存在鰭下泄露，這可能阻礙或阻止柵極截止器件。盡管已經(jīng)研究過各種減輕鰭下泄露的方法，但這些方法的有效性可能受到材料和制造考慮的妨礙。

例如，用于減輕鰭下泄露的一種方法是設(shè)計半導(dǎo)體器件，使得在器件的鰭下區(qū)域和上方溝道之間存在較大的導(dǎo)帶偏移(cbo)。盡管這是一種有前途的減少鰭下泄露的技術(shù)，但其有效性可能受到各種因素影響，例如使用的材料、沉積形成器件鰭下區(qū)域的材料層的質(zhì)量和/或沉積形成器件溝道的材料層的質(zhì)量。

發(fā)明人曾經(jīng)研究過使用iii-v族化合物半導(dǎo)體材料形成鰭基半導(dǎo)體器件，例如finfet或其他非平面晶體管的鰭下區(qū)域和溝道。在這樣的器件中，可以在溝槽之內(nèi)沉積第一iii-v族化合物半導(dǎo)體的一個或多個層，例如，以形成鰭下區(qū)域。然后可以在第一iii-v族化合物半導(dǎo)體的層上沉積第二iii-v族化合物半導(dǎo)體的一個或多個層，例如，以形成溝道?？梢詫系赖牟糠诌M行摻雜以形成源極和漏極，并可以在溝道的至少一部分上形成柵極疊置體。柵極疊置體可以包括被配置成調(diào)制器件操作，即，導(dǎo)通或截止器件的柵極電極。

作為這種器件結(jié)構(gòu)的一個范例，參考圖1a和1b。圖1a示出了根據(jù)本公開的非平面半導(dǎo)體器件100一部分，在這種情況下為finfet一部分的一個范例。如圖所示，器件100包括襯底101、溝槽電介質(zhì)102、鰭下區(qū)域103和溝道105。如圖1b中所示，可以在溝道105上方形成柵極疊置體(例如，由柵極電介質(zhì)111和柵極電極113形成)，導(dǎo)致產(chǎn)生非平面半導(dǎo)體器件100'，例如，finfet。

考慮到以上內(nèi)容，發(fā)明人確定，通過利用特定iii-v族半導(dǎo)體合金(這里也稱為iii-v族化合物半導(dǎo)體)形成鰭下區(qū)域103和溝道105，可以實現(xiàn)鰭下區(qū)域103和溝道105之間較高的cbo。例如，在選擇銦、鎵和砷的合金(ingaas)用作溝道105時，可以通過由銦、鋁和砷的合金(inalas)或鋁、砷和銻的合金(alassb)形成鰭下區(qū)域103來實現(xiàn)較高的導(dǎo)帶偏移，這兩種合金都與inalas基本晶格匹配。

盡管alassb和inalas表現(xiàn)出用于鰭下區(qū)域103中的前途，但其較大的鋁含量對于在溝槽約束之內(nèi)沉積具有可接受質(zhì)量水平的這種材料提出了挑戰(zhàn)，該溝槽例如是由溝槽電介質(zhì)102和襯底101上表面限定的溝槽。實際上，由于inalas和alassb中的鋁和溝槽電介質(zhì)102之內(nèi)的成分(例如，氧)之間的化學(xué)相互作用，可能在沉積這種材料的一個或多個層時向鰭下區(qū)域103引入應(yīng)力和/或缺陷。所得的alassb和/或inalas的層因此可能質(zhì)量較差。此外，向沉積的alassb和/或inalas層中引入應(yīng)力和/或缺陷可能增大這種材料(沉積時)晶格常數(shù)和選擇形成溝道105的材料(在這種情況下為ingaas)晶格常數(shù)之間的差異。結(jié)果，可能妨礙甚至阻止ingaas或其他溝道材料的高質(zhì)量外延生長。

考慮到以上內(nèi)容，本公開總體上涉及包括鰭下和溝道的非平面半導(dǎo)體器件，所述鰭下包括第一iii-v族半導(dǎo)體合金的一個或多個層，所述溝道包括第二iii-v族半導(dǎo)體合金的一個或多個層。還描述了制造這種器件的方法。

如下文將要詳細描述的，可以調(diào)節(jié)用于形成半導(dǎo)體器件鰭下區(qū)域的本文所述的第一iii-v族半導(dǎo)體合金的組分，以呈現(xiàn)出與選作上方溝道的一種或多種材料較小的晶格失配或沒有晶格失配。第一iii-v族半導(dǎo)體合金還可以包括較低濃度的與氧反應(yīng)的元素，或可以在溝槽電介質(zhì)中發(fā)現(xiàn)的其他元素。結(jié)果，可以在溝槽之內(nèi)以較高質(zhì)量沉積本文所述的第一iii-v族半導(dǎo)體合金的層。亦即，可以在溝槽的約束之內(nèi)生長這種材料的層而不會顯著引入缺陷和/或應(yīng)力，例如，因為這種材料與溝槽側(cè)壁中的元素的化學(xué)相互作用有限。這樣一來，可以使用本文描述的第一iii-v族半導(dǎo)體合金形成鰭下區(qū)域，其能夠支持在其上的溝道的高質(zhì)量外延生長。在一些實施例中，也可以通過使用這樣的材料來實現(xiàn)鰭下區(qū)域和溝道之間的突變過渡(結(jié))。

作為上述特征的替代或補充，在一些實施例中，本文描述的iii-v族半導(dǎo)體合金可以實現(xiàn)在鰭下區(qū)域和上方溝道之間有較大導(dǎo)帶偏移的器件的生成?？梢哉J識到，這種相對較高的導(dǎo)帶偏移可以限制甚至消除所得器件中的鰭下泄露。

要指出的是，為了例示的原因，本公開集中于如下范例使用情況：第一iii-v族半導(dǎo)體合金用于形成諸如finfet、多柵極(例如，雙柵極、三柵極等)晶體管等非平面半導(dǎo)體器件的鰭下區(qū)域。應(yīng)當(dāng)理解，這樣的論述僅僅是為了舉例，可以將本文所述的技術(shù)擴展到適當(dāng)且被本領(lǐng)域技術(shù)人員理解的其他使用情況。

考慮到以上內(nèi)容，本公開的一個方面涉及包括一種或多種第一iii-v族半導(dǎo)體合金作為鰭下材料的非平面半導(dǎo)體器件。就此而言，再次參考圖1a，圖1a如前所述繪示了包括襯底101、溝槽電介質(zhì)102、鰭下區(qū)域103和溝道105的器件100。

襯底101可以由適于用作半導(dǎo)體器件襯底，尤其是用于諸如finfet和多柵極晶體管的非平面晶體管襯底的任何材料形成。因此，可以用作襯底101的適當(dāng)材料的非限制性范例包括硅(si)、鍺(ge)、硅-鍺(sige)、碳化硅(sic)、藍寶石、iii-v族化合物半導(dǎo)體或絕緣體上硅(soi)襯底、其組合等。并非作為限制，在一些實施例中，襯底101由單晶硅形成或包括單晶硅。

在一些實施例中，可以在襯底101上沉積一個或多個下層(未示出)，例如，使得它們存在于襯底與一個或多個溝槽電介質(zhì)102和形成鰭下區(qū)域103的材料之間。例如，可以在襯底101上沉積一個或多個半導(dǎo)體基底層。在使用時，這樣的基底層可以是假同晶、變性的或基本晶格匹配的緩沖和/或過渡層，如本領(lǐng)域所理解的那樣。在任何情況下，可以將襯底101理解為為接下來沉積鰭下區(qū)域103的材料提供外延種子表面(例如，具有(100)或其他適當(dāng)取向的晶體表面)。

在圖1a的實施例中，溝槽(未獨立標記)由溝槽電介質(zhì)102的側(cè)壁(下文稱為溝槽側(cè)壁)和襯底101的上部限定。于是，在本范例實施例中，溝槽由(溝槽電介質(zhì)102的)至少兩個溝槽側(cè)壁和襯底101的上表面限定。

溝槽的尺度可以有寬范圍的變化，可以使用任何適當(dāng)尺度的溝槽。并非作為限制，在一些實施例中，選擇本文描述的溝槽高度和寬度，從而能夠通過高寬比捕集(art)工藝沉積材料以用于形成鰭下區(qū)域103和/或溝道105。因此，在一些實施例中，這里描述的溝槽寬度可以從大約大于0到大約500納米(nm)分布，例如大于0到大約300nm，大約大于0到大約100nm，大約5到大約100nm，甚至大約5到大約30nm。同樣地，溝槽的寬度可以寬范圍變化，可以例如從大于0到大約500nm分布，例如大約100到大約300nm。

溝槽電介質(zhì)102可以由適于用作非平面半導(dǎo)體器件的溝槽電介質(zhì)材料的任何材料形成。此類材料的非限制性范例包括氧化物、氮化物和合金，例如，但不限于氧化硅(sio2)、氮化硅(sin)、其組合等。并非作為限制，在一些實施例中，溝槽電介質(zhì)102為sio2。

可以通過任何適當(dāng)方式來形成溝槽電介質(zhì)102。例如，可以通過在襯底101上，例如，經(jīng)由化學(xué)氣相沉積(cvd)、等離子體增強cvd或另一種適當(dāng)?shù)某练e工藝，沉積一層或多層電介質(zhì)材料(例如，sio2)來形成溝槽電介質(zhì)102。可以對所得的沉積層進行平面化，并可以使用蝕刻工藝去除電介質(zhì)材料的部分以形成溝槽。當(dāng)然，這種工藝僅僅用于舉例，可以使用其他工藝來形成根據(jù)本公開的溝槽。例如，可以通過蝕刻襯底101以形成一個或多個鰭，在鰭周圍沉積溝槽電介質(zhì)102，并去除形成鰭的襯底101的部分以便形成由溝槽電介質(zhì)102和襯底101上表面限定的溝槽，從而形成溝槽。

還應(yīng)當(dāng)理解，本文描述的溝槽不必形成于襯底101的上表面上，例如，如圖1a和1b所示。實際上，本公開設(shè)想了這樣的實施例，其中，可以在襯底101之內(nèi)，例如，通過化學(xué)蝕刻或另一種適當(dāng)?shù)臏喜坌纬晒に噥硇纬蓽喜?。在這樣的情況下，可以在溝槽之內(nèi)，例如，在其側(cè)壁上有選擇地沉積一種或多種溝槽電介質(zhì)材料，例如sio2、tin等。然后可以在溝槽之內(nèi)沉積鰭下區(qū)域103和/或溝槽105的一個或多個材料層。

用更一般的術(shù)語講，在一些實施例中，非平面半導(dǎo)體器件包括襯底和形成于襯底上或之內(nèi)的至少一個溝槽。溝槽可以由至少兩個相對側(cè)(溝槽側(cè)壁)和底部限定。溝槽的底部可以是襯底上表面的形式和/或沉積于襯底上的一個或多個緩沖和/或過渡層的形式。

在任何情況下，都可以在溝槽之內(nèi)形成器件100的鰭下區(qū)域103，并可以在鰭下區(qū)域103上形成溝道105。通常，鰭下區(qū)域103可以包括一層或多層第一iii-v族半導(dǎo)體合金和/或由其形成，溝道105可以包括一層或多層第二iii-v族半導(dǎo)體合金和/或由其形成。這樣一來，應(yīng)該理解的是顯然，在一些實施例中，鰭下區(qū)域103中的一層或多層材料可以與襯底101的上表面和溝槽側(cè)壁直接接觸，例如，如圖1a和1b所示。不過應(yīng)當(dāng)理解，本圖示僅僅用于舉例，鰭下區(qū)域103的材料不必形成為與襯底101和溝槽側(cè)壁直接接觸。實際上，本公開設(shè)想了這樣的實施例，其中，鰭下區(qū)域103形成于襯底101的上表面上，例如，其中在鰭下區(qū)域103和襯底101的材料之間形成一個或多個層(例如，緩沖層、外延種子層等)。同樣地，本公開設(shè)想了這樣的實施例，其中，在由溝槽電介質(zhì)102限定的溝槽側(cè)壁和鰭下區(qū)域103之間存在一個或多個層(例如，溝槽隔離氧化物等)。并非作為限制，在一些實施例中，鰭下區(qū)域103包括一層或多層第一iii-v族半導(dǎo)體合金，其中至少一層第一iii-v族半導(dǎo)體合金與襯底101的上表面和溝槽電介質(zhì)102限定的溝槽側(cè)壁直接接觸。并非作為限制，在一些實施例中，選擇用于形成第一和第二iii-v族半導(dǎo)體合金的材料，使得可以在第一iii-v族半導(dǎo)體合金上異質(zhì)外延生長第二iii-v族半導(dǎo)體合金。因此，可以至少部分基于其相應(yīng)晶格常數(shù)之間的相對差異來選擇第一和第二iii-v族半導(dǎo)體合金。在一些實施例中，第一和第二iii-v族半導(dǎo)體合金可以基本晶格匹配，即，其相應(yīng)晶格常數(shù)之間的差異可以充分低，以便能夠在第一iii-v族半導(dǎo)體合金的層上異質(zhì)外延生長一層第二iii-v族半導(dǎo)體合金的層。如這里使用的，術(shù)語“基本晶格匹配”表示兩種iii-v族化合物半導(dǎo)體的對應(yīng)晶格常數(shù)之間的相對差異支持外延生長，不會顯著影響異質(zhì)結(jié)的性質(zhì)。在一些實施例中，基本晶格匹配表示這種晶格常數(shù)之間的相對差異小于或等于大約5％，或甚至小于或等于大約1％。例如，在一些實施例中，至少一層鰭下區(qū)域103的晶格常數(shù)與至少一層溝道105相差小于或等于大約1％。

替代地或除上述之外，可以選擇第一和第二iii-v族半導(dǎo)體合金，使得鰭下區(qū)域103和溝道105之間存在較高的導(dǎo)帶偏移(cbo)。如這里使用的，“較高的導(dǎo)帶偏移”表示鰭下區(qū)域103的第一iii-v族半導(dǎo)體合金和溝道105的第二iii-v族半導(dǎo)體合金的導(dǎo)帶之間的偏移大于或等于閾值導(dǎo)帶偏移。在一些實施例中，優(yōu)選選擇第一和第二iii-v族半導(dǎo)體合金，使得鰭下區(qū)域103和溝道105之間的cbo大于或等于大約0.2電子伏(ev)的閾值cbo，大于或等于大約0.3ev的閾值cbo，甚至大于或等于大約0.4ev的閾值cbo。在一些實施例中，選擇第一和第二iii-v族半導(dǎo)體合金，使得鰭下區(qū)域103和溝道105之間的cbo的范圍從大于或等于大約0.3ev到大約0.8ev，例如大于或等于大約0.3ev到大約0.7ev。

在一些實施例中，可以選擇第一和第二iii-v族半導(dǎo)體合金，使得這種材料的材料層基本晶格匹配，且這種層之間的導(dǎo)帶偏移滿足或超過閾值導(dǎo)帶偏移。例如，在一些實施例中，可以選擇第一和第二iii-v族半導(dǎo)體合金，使得第二iii-v族半導(dǎo)體合金的層基本晶格匹配到下層第一iii-v族半導(dǎo)體合金。結(jié)果，可以在第一iii-v族半導(dǎo)體合金的層上異質(zhì)外延該層第二iii-v族半導(dǎo)體合金的層。在這樣的實施例中，還可以選擇第一和第二iii-v族半導(dǎo)體合金，使得該層第二iii-v族半導(dǎo)體合金和下層第一iii-v族半導(dǎo)體合金之間的導(dǎo)帶偏移在上述cbo范圍之內(nèi)，或大于或等于上述cbo值。

考慮到以上內(nèi)容，本公開構(gòu)思了多種第一和第二iii-v族半導(dǎo)體合金可用于分別形成一層或多層鰭下區(qū)域103和溝道105。在一些實施例中，第一iii-v族半導(dǎo)體合金是四元iii-v族半導(dǎo)體合金，第二iii-v族半導(dǎo)體合金是三元或四元iii-v族半導(dǎo)體合金。并非作為限制，在一些實施例中，第一iii-v族半導(dǎo)體合金是包含鋁的四元合金，第二iii-v族半導(dǎo)體合金是三元iii-v族半導(dǎo)體合金。

如上所述，四元iii-v族半導(dǎo)體合金是可以用作根據(jù)本公開的第一iii-v族半導(dǎo)體合金的一類iii-v族半導(dǎo)體合金的一個范例。適當(dāng)?shù)乃脑猧ii-v族半導(dǎo)體合金的非限制性范例包括，但不限于含鋁的四元iii-v族合金。此類合金的范例包括銦(in)、鋁(al)、鎵(ga)和砷(as)的四元合金(即；inalgaas)，以及鋁、鎵、砷和銻(sb)的合金(即，algaassb)。

并非作為限制，在一些實施例中，用于鰭下區(qū)域103中的第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga0.48-xin0.52asy的四元inalgaas合金，其中al、ga和in占據(jù)合金的iii族子晶格，as占據(jù)合金的v族子晶格，x是鋁在iii族子晶格中的摩爾分數(shù)，y是as在v族子晶格中的摩爾分數(shù)。在這樣的實施例中，y可以等于1，x范圍可以從大于0到小于大約0.48，在一些實施例中，可以從大于或等于大約0.1到小于或等于大約0.48，大于或等于大約0.2到小于或等于大約0.48，甚至大于或等于大約0.3到小于或等于大約0.48。并非作為限制，在一些實施例中，鰭下區(qū)域103由一層或多層第一iii-v族半導(dǎo)體和金形成，其中第一iii-v族半導(dǎo)體合金是四元alxga0.48-xin0.52asy合金，其中y＝1，x范圍從大于或等于大約0.3到小于或等于大約0.48。

在其他非限制性實施例中，用于鰭下區(qū)域103中的第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga1-xasysb1-y的四元algaassb，其中al和ga占據(jù)合金的iii族子晶格，as和sb占據(jù)合金的v族子晶格，x是鋁在iii族子晶格中的摩爾分數(shù)，y是as在v族子晶格中的摩爾分數(shù)。在這樣的實施例中，y范圍可以從大于0到小于或等于大約1，例如，大于0到小于或等于大約0.5，x范圍可以從大于0到大約0.5，例如，大于0到小于或等于大約0.48，大約0.1到小于或等于大約0.48，甚至大約0.2。

在一些實施例中，用于鰭下區(qū)域103中的第一iii-v族半導(dǎo)體合金可以包含較小濃度的與溝槽電介質(zhì)102中的一種或多種元素反應(yīng)的元素。例如，在溝槽電介質(zhì)包括氧的情況下(例如，在溝槽電介質(zhì)102是諸如sio2的氧化物的情況下)，可以調(diào)節(jié)鰭下區(qū)域中使用的第一iii-v族半導(dǎo)體合金的組分，以包含較小濃度的與氧反應(yīng)的元素。對于上述包含鋁的四元合金而言，例如，這種合金中的鋁可能與溝槽電介質(zhì)102中的氧發(fā)生高度反應(yīng)。結(jié)果，在由溝槽電介質(zhì)102限定的溝槽之內(nèi)沉積這種材料的一個或多個層時，這種合金中的一部分鋁可能與溝槽電介質(zhì)102中的氧反應(yīng)。這樣的反應(yīng)可能向鰭下區(qū)域103中引入應(yīng)力和或缺陷，如上所述，這可能會阻礙在其上異質(zhì)外延生長溝道105。

可以用作用于形成根據(jù)本公開的溝道的一個或多個層的第二iii-v族半導(dǎo)體合金的iii-v族半導(dǎo)體合金的非限制性范例包括二元、三元和四元iii-v族半導(dǎo)體，例如inas、inassb、ingaas、insb、algaas、gaas、其組合等。并非作為限制，在一些實施例中，溝道105由一層或多層ingaas合金形成，例如，但不限于in53ga47as合金，其中in和ga存在于iii族子晶格中，as存在于v族子晶格中。當(dāng)然，枚舉這些iii-v族合金僅僅是為了舉例，應(yīng)當(dāng)理解，可以使用任何適當(dāng)?shù)膇ii-v族半導(dǎo)體作為第二iii-v族半導(dǎo)體合金。就此而言，本公開構(gòu)思了這樣的實施例，其中，第二iii-v族半導(dǎo)體是al、ga和in與p、as和sb的可能的二元、三元和四元組合的任一種。諸如gan的二元iii-v族半導(dǎo)體也可以是用作第二iii-v族半導(dǎo)體的適當(dāng)候選。

考慮到以上內(nèi)容，可能有利的是控制本文所述的第一iii-v族半導(dǎo)體合金中鋁或其他元素的量，以便限制或避免可能由于這種元素與溝槽電介質(zhì)102的成分相互作用而向鰭下區(qū)域103中引入應(yīng)力和/或缺陷。就此而言，在一些實施例中，可以將本文描述的第一iii-v族半導(dǎo)體合金中與溝槽電介質(zhì)102的成分(例如，氧)反應(yīng)的元素(例如，al)的摩爾分數(shù)限制到相對于合金中元素的總量小于或等于大約0.5，例如小于大約0.48，小于大約0.4，從大于0到大約0.48，從大于0.05到大約0.48，甚至從大約0.1到大約0.48。可以認識到，這種材料中鋁的量小于上述三元inalas(iii族子晶格上al的摩爾分數(shù)≥0.5)和alassb(al在iii族子晶格上的摩爾分數(shù)＝1)中鋁的量。

除了控制本文所述的第一iii-v族半導(dǎo)體合金中與溝槽電介質(zhì)成分反應(yīng)的元素量之外，可能有利的是控制第一iii-v族半導(dǎo)體合金的組分，使其提供基本晶格匹配到溝道105中使用的第二iii-v族半導(dǎo)體合金的一個或多個層的外延種子表面?？紤]到這一點，發(fā)明人發(fā)現(xiàn)，在上述algalnas和algaassb合金的語境中，可以利用ga替代iii族子晶格中的至少一部分al來實現(xiàn)以上目標，例如，對于上述alxga0.48-xin0.52asy和alxga1-xasysb1-y合金就是這種情況。

根據(jù)以上論述，在一些實施例中，可以選擇第一和第二iii-v族半導(dǎo)體合金的組合用于形成鰭下區(qū)域103和溝道區(qū)域105的一個或多個層，例如，以獲得特定的期望性質(zhì)。考慮到這一點，在一些實施例中，鰭下區(qū)域由第一iii-v族半導(dǎo)體合金的一個或多個層形成，其中第一iii-v族半導(dǎo)體合金是四元iii-v族半導(dǎo)體合金，例如inalgaas或algaassb，溝道105由第二iii-v族半導(dǎo)體合金的一個或多個層形成，其中第二iii-v族半導(dǎo)體合金是三元iii-v族半導(dǎo)體合金，例如ingaas合金。

在非限制性實施例中，溝道105是in53ga47as的一個或多個層，鰭下區(qū)域103包括alxga0.48-xin0.52asy或alxga1-xasysb1-y的一個或多個層，其中x和y如前文結(jié)合此類合金所述。在這樣的實施例中，可以分別從alxga0.48-xin0.52asy或alxga1-xasysb1-y的層的表面異質(zhì)外延生長溝道105中的至少一層in53ga47as。如后所述，這樣的組合可以允許生成至少一層鰭下區(qū)域103基本晶格匹配到至少一層溝道105的器件，由此能夠在鰭下區(qū)域103上高質(zhì)量地異質(zhì)外延生長溝道105的一個或多個層。此外，這樣的組合可以實現(xiàn)在鰭下區(qū)域103和溝道105之間存在較高導(dǎo)帶偏移的器件生成，由此，妨礙甚至防止鰭下泄露。

要指出的是，圖1a和1b示出了鰭下區(qū)域103是單層第一iii-v族半導(dǎo)體和金，溝道105是直接形成于鰭下區(qū)域103上(即，該層第一iii-v族半導(dǎo)體合金的上表面上)的單層第二iii-v族半導(dǎo)體合金的實施例。應(yīng)當(dāng)理解，這樣的配置僅僅為了舉例，其他配置也是可能的。實際上，本公開設(shè)想了這樣的實施例，其中，在鰭下區(qū)域103和溝道105之間可以有一個或多個層(例如，緩沖層、中間層等)。此外，本公開構(gòu)思了這樣的實施例，其中，一個或多個鰭下區(qū)域103和/或溝道105均由多個層形成，例如，分別由一個或多個第一和第二iii-v族半導(dǎo)體合金形成。

不論第一和第二iii-v族半導(dǎo)體合金的性質(zhì)如何，都可以處理溝道105的部分以形成源極區(qū)107和溝道區(qū)109，如圖1b和2a-2c中一般所示。例如，在一些實施例中，如本領(lǐng)域一般所理解的，可以通過利用一種或多種p或n型摻雜劑對第二iii-v族合金的層的部分摻雜，來形成源極區(qū)和漏極區(qū)107、109。

還如圖1b和2a-2c所示，可以在溝道105的暴露部分的至少一部分上方形成柵極疊置體(未獨立標記)。這種概念在圖1b中得到了最好的展示，其中柵極疊置體形成于一部分溝道105上方，包括由柵極電介質(zhì)111與溝道105隔離的柵極電極113。柵極電極113和柵極電介質(zhì)可以由任何適當(dāng)?shù)臇艠O電極和柵極電介質(zhì)材料形成，從而為了簡潔起見不描述這種材料的性質(zhì)。

要指出的是，盡管圖1a-b和11a-b示出了源極107和漏極109嵌入溝道105中的實施例，但并不需要這樣的配置，可以采用任何適當(dāng)?shù)脑礃O/漏極配置。例如，本公開構(gòu)思了這樣的實施例，其中，本文描述的非平面半導(dǎo)體器件利用可以生長于或以其他方式耦合到溝道105的升高的源極和漏極區(qū)。這種概念在圖2c中得到展示，圖2c是使用升高源極和漏極的非平面半導(dǎo)體器件100“的一種范例配置的截面圖。更具體而言，圖2c繪示了這樣的實施例，其中器件100"包括與圖2b的器件100'相同的元件，但還包括升高的源極117和升高的漏極119，其可以生長或以其他方式耦合到溝道105的相應(yīng)部分。在任何情況下，可以形成柵極隔離間隔體115以將升高的源極117、升高的漏極119以及源極和漏極區(qū)107、109與柵極113隔離。

盡管圖1b示出了柵極電極113和柵極電介質(zhì)111形成于層105的三個側(cè)面上(例如，以形成三柵極晶體管)的實施例，但應(yīng)當(dāng)理解，這樣的例示僅僅為了舉例，柵極電極和/或柵極電介質(zhì)111可以形成于層105的一個、兩個、三個或更多側(cè)面上。因此，例如，柵極疊置體可以形成于溝道105的一部分上方，以便形成單柵極、雙柵極或三柵極非平面器件，例如單柵極或多柵極晶體管。在一些實施例中且如圖1b、2b和2c中最好示出的，柵極113可以從溝道105的上表面延伸并沿其至少一個側(cè)面向下，使得柵極113的底部接近或鄰接溝槽電介質(zhì)102。

在一些實施例中，可以構(gòu)造本文描述的非平面器件，從而可以將鰭下區(qū)域103和溝道105之間的邊界(異質(zhì)結(jié))定位于期望位置。例如，且如圖1a、1b和2a-c所示，在一些實施例中，鰭下區(qū)域103和溝道105之間的邊界可以位于溝道105基底處或附近。就此而言，要指出的是，溝道105可以具有高度hf，其中鰭下區(qū)域103和溝道105之間的邊界位于hf的底部，如圖1a、1b和2a-2c所示。在一些實施例中，可以設(shè)置溝槽電介質(zhì)的高度，使得其上表面與鰭下區(qū)域103和溝道105之間的界面處于相同或大致相同的高度，仍如圖1a、1b和2a-2c所示。當(dāng)然，這樣的圖示僅僅用于舉例，可以通過任何適當(dāng)方式配置鰭下區(qū)域103和溝道區(qū)域105之間的邊界以及溝槽電介質(zhì)102的高度。例如，在一些實施例中，溝槽電介質(zhì)102的高度可以使得鰭下區(qū)域103和溝槽105之間的邊界高于或低于溝槽電介質(zhì)102的上表面。

可以意識到，可能希望形成鰭下區(qū)域103和溝道105，使得從這種區(qū)域開始的過渡較為陡峭。就此而言，溝道105和鰭下區(qū)域103之間的邊界可以由過渡寬度限定，其中過渡寬度小于或等于大約5nm，例如小于或等于大約1nm。在一些實施例中，鰭下區(qū)域103和溝道105之間的過渡寬度小于1nm寬。

為了進一步解釋上述概念，本公開現(xiàn)在將繼續(xù)描述幾個范例實施例，其中，圖1a、1b和2a-2c的非平面器件包括形式為單層algalnas或algaassb合金的鰭下區(qū)域103，以及形式為分別異質(zhì)外延生長于algalnas或algaassb合金上的單層in53ga47as的溝道105。應(yīng)當(dāng)理解，這樣的范例僅僅是為了例示，可以將本文所述的技術(shù)擴展到本領(lǐng)域普通技術(shù)人員理解的其他適當(dāng)器件配置。

考慮到以上內(nèi)容，參考圖3，圖3是針對非平面器件的模擬導(dǎo)帶偏移與鰭下合金組分關(guān)系的圖示，該非平面器件包括由異質(zhì)外延生長于鰭下區(qū)域103上的單層in53ga47as形成的溝道105，該鰭下區(qū)域103由單層alxga0.48-xin0.52asy形成；其中y是as的摩爾分數(shù)且等于1。更具體而言，圖3是in53ga47as的層和alxga0.48-xin0.52asy的層之間的模擬cbo與該層alxga0.48-xin0.52asy中鋁摩爾分數(shù)(x)關(guān)系的圖示。要指出的是，在這些模擬的圖中，選擇該層alxga0.48-xin0.52asy和該層in53ga47as的組分，以便對于x的所有值都完全晶格匹配。

如圖3中所示，在alxga0.48-xin0.52asy中al的摩爾分數(shù)(x)大于或等于大約0.2時，預(yù)期有較高cbo(例如，cbo≥大約0.2)。實際上，在alxga0.48-xin0.52asy中al的摩爾分數(shù)(x)大于或等于大約0.3時，預(yù)期cbo≥大約0.3，在al的摩爾分數(shù)(x)增大到小于大約0.48時，預(yù)期cbo增大?？梢哉J識到，圖3指出，在鰭下區(qū)域103中使用alxga0.48-xin0.52asy的層時，可以調(diào)節(jié)其組分以包括較少的鋁(于是，潛在地減少了材料與溝槽側(cè)壁的相互作用)，同時，為上方溝道提供了晶格匹配的外延種子表面。此外，這樣的合金還可以實現(xiàn)鰭下區(qū)域103和溝道105之間具有較高cbo的器件生產(chǎn)，如上所述，這樣可以限制甚至防止此類器件中的鰭下泄露。

繼續(xù)論述，現(xiàn)在參考圖4，圖4是針對非平面器件的模擬導(dǎo)帶偏移與鰭下合金組分關(guān)系的圖示，該非平面器件包括由異質(zhì)外延生長于鰭下區(qū)域103上的單層in53ga47as形成的溝道105，該鰭下區(qū)域103由單層alxga1-xasysb1-y形成；其中y是as的摩爾分數(shù)且等于1。更具體而言，圖3是in53ga47as的層和alxga1-xas0.5sb0.5的層之間的模擬cbo與該層alxga1-xas0.5sb0.5中鋁摩爾分數(shù)(x)關(guān)系的圖示。要指出的是，選擇該層alxga0.48-xin0.52asy和該層in53ga47as的組分，以便對于x的所有值都完全晶格匹配。

如圖4中所示，在alxga1-xas0.5sb0.5中al的摩爾分數(shù)(x)大于0時，可以獲得較高cbo(例如，cbo≥大約0.2)，在x大約為0.1時，可以獲得0.4的高cbo。如圖所示，隨著al的摩爾分數(shù)(x)增大，模擬cbo增大?？梢哉J識到，圖4指出，在鰭下區(qū)域103中使用alxga1-xas0.5sb0.5的層時，可以調(diào)節(jié)其組分以包括較少的鋁(從而限制潛在的側(cè)壁相互作用)，同時為上方溝道提供晶格匹配的外延種子表面。此外，在al的摩爾分數(shù)(x)大于0時，這樣的合金還可以實現(xiàn)鰭下區(qū)域103和溝道105之間具有較高cbo的器件生產(chǎn)，即使在x僅為大約0.1時，預(yù)期也有0.4的有用cbo。如上所述，這樣較高的cbo可以限制甚至阻止此類器件中的鰭下泄露。

本公開的另一個方面涉及一種制造包括本文所述iii-v族半導(dǎo)體合金的非平面半導(dǎo)體器件的方法。就此而言，參考圖5，為了例示的緣故，將結(jié)合圖6a-6i描述圖5。如圖5中所示，該方法開始于方框501。該方法然后可以進行到方框502，其中可以提供包括溝槽的襯底。這一概念被例示于圖6a中，圖6a繪示了其上形成有溝槽電介質(zhì)102的襯底101，其中溝槽(未獨立標記)由襯底1091的上表面和溝槽電介質(zhì)102限定。因此，應(yīng)當(dāng)理解，在圖6a的語境中，可以將襯底101和溝槽電介質(zhì)102視為可以在其上形成更多層的“襯底”。還要指出的是，為了清楚和容易理解起見，圖6a示出了溝槽之內(nèi)未形成一個或多個種子層、過渡層等的襯底的實施例。這樣一來，襯底101的上表面可以形成生長表面，用于沉積第一iii-v族半導(dǎo)體合金的層，如稍后將要描述的。

考慮到以上內(nèi)容，可以通過任何適當(dāng)方式提供包括溝槽的襯底(例如，如圖6a中所示)。在一些實施例中，可以通過提供襯底(例如，硅、鍺等)并在其上形成一個或多個硬掩模層來形成圖6a中所示的襯底結(jié)構(gòu)。然后可以將硬掩模層處理成一個或多個硬掩模鰭。然后可以在襯底上和硬掩模鰭之間/周圍沉積溝槽電介質(zhì)102。然后可以任選地對溝槽電介質(zhì)進行平面化，并可以(例如，經(jīng)由蝕刻工藝)去除硬掩模鰭，以形成根據(jù)圖6a結(jié)構(gòu)的一個或多個溝槽，即，其包括由襯底101上表面和溝槽電介質(zhì)102限定的溝槽側(cè)壁限定的一個或多個溝槽。

在一些實施例中，襯底101上或襯底101中形成的溝槽適用于所謂的高寬比捕集(art)工藝中。有鑒于此，本文所述的溝槽的高寬比可以在很寬范圍變化，例如，從大約2:1、大約4:1、大約6:1或甚至大約8:1或更大。盡管圖6a繪示了使用包括垂直側(cè)壁的溝槽，但應(yīng)當(dāng)理解，本文所述的溝槽側(cè)壁可以是成角度的。例如，可以相對于襯底101的水平面以大約85到大約120度的角度，例如大約85度到95度，形成本文所述的溝槽側(cè)壁。在一些實施例中，本文所述的溝槽側(cè)壁基本垂直，即，相對于襯底101的水平面以從大約88度分布到大約92度的角度形成。

可以通過任何適當(dāng)方式沉積溝槽電介質(zhì)102。在一些實施例中，可以經(jīng)由化學(xué)氣相沉積(cvd)、等離子增強cvd(pecvd)或另一種適當(dāng)?shù)募有猿练e工藝，在襯底101上沉積溝槽電介質(zhì)102(其可以由前述材料形成)。并非進行限制，溝槽電介質(zhì)102的形式為利用cvd或pecvd在襯底101上沉積的氧化物(例如，sio2)。

返回到圖5，該方法可以從方框502進行到方框503，根據(jù)方框503，可以在襯底上或之內(nèi)的一個或多個溝槽中形成鰭下區(qū)域。在一些實施例中，鰭下的形成包括在襯底上或之內(nèi)的溝槽之內(nèi)形成一層或多層第一iii-v族半導(dǎo)體合金。并非作為限制，在一些實施例中，例如，利用cvd、pecvd、原子層沉積或另一種適當(dāng)技術(shù)在溝槽之內(nèi)選擇性地沉積一層或多層第一iii-v族半導(dǎo)體合金(例如，上述材料)。這個概念在圖6b中示出，圖6b繪示了在位于圖6a的區(qū)域a處的溝槽中形成鰭下區(qū)域103。在這一非限制性范例中，鰭下區(qū)域103是單層第一iii-v族半導(dǎo)體合金，其選擇性地形成于襯底101上和溝槽電介質(zhì)102限定的溝槽側(cè)壁之間。不過，如上所述，也可以形成多層第一iii-v族半導(dǎo)體合金以及其他組分層。

鰭下區(qū)域103中包括的一層或多層第一iii-v族半導(dǎo)體合金可以通過任何適當(dāng)方式形成。例如，可以針對選擇的材料利用外延生長技術(shù)形成鰭下區(qū)域103中包括的一層或多層第一iii-v族半導(dǎo)體合金，例如，但不限于金屬有機化學(xué)氣相沉積(mocvd)、分子束外延(mbe)、其組合等。在一些實施例中，可以在溝槽之內(nèi)，以及(例如，直接)在襯底101的上表面上或其上沉積的一個或多個居間層上，外延生長鰭下區(qū)域103的一個或多個層。在一些實施例中，鰭下區(qū)域103包括一層或多層algalnas或algaassb或由其形成，例如上述那些。

因為鰭下區(qū)域103的一個或多個層被約束到溝槽，它們可以具有與溝槽電介質(zhì)102(或其上沉積的一個或多個溝槽隔離層)限定的溝槽側(cè)壁互補的側(cè)壁。這個概念在圖6b中示出，圖6b示出了由單層第一iii-v族半導(dǎo)體合金形成鰭下區(qū)域103，其具有與溝槽電介質(zhì)102限定的溝槽側(cè)壁保形的壁。

返回到圖5，該方法可以從方框503進行到方框504，在此可以形成溝道。根據(jù)以上論述，溝道的形成可以涉及例如在鰭下區(qū)域103中包括的一層或多層第一iii-v族半導(dǎo)體合金的上表面上或直接在其上形成一層或多層第二iii-v族半導(dǎo)體合金。為了進行例示，將描述包括單層第二iii-v族半導(dǎo)體合金的溝道的形成。不過，應(yīng)當(dāng)理解，溝道可以具有現(xiàn)有技術(shù)已知的任何適當(dāng)結(jié)構(gòu)。例如，溝道可以包括至少一個高遷移率溝道層，其可以獨立使用或在量子阱結(jié)構(gòu)(例如，兩個或三個不同帶隙的外延層)語境中使用，量子阱結(jié)構(gòu)在于由鰭下103的一層或多層第一iii-v族半導(dǎo)體合金和/或其上沉積的一層或多層提供的種子表面上生長。

考慮到以上內(nèi)容，可以用于形成溝道的一個范例工藝流程在圖6c-e中示出。如圖6c中所示，可以通過形成一層或多層第二iii-v族半導(dǎo)體合金，例如上述那些，來開始溝道105的形成?？梢酝ㄟ^任何適當(dāng)方式，例如cvd、mocvd、mbe、其組合等，實現(xiàn)各層第二iii-v族半導(dǎo)體合金的形成。并未作為限制，優(yōu)選通過針對所選材料的外延生長技術(shù)形成一層或多層第二iii-v族半導(dǎo)體合金，使得各層異質(zhì)外延生長于例如由鰭下區(qū)域103中包括的一個或多個第一iii-v族半導(dǎo)體合金層和/或其上沉積的一個或多個其他層(例如，中間層)的上表面提供的外延種子表面上。在任何情況下，可以在鰭下區(qū)域103的上表面上選擇性沉積一層或多層第二iii-v族半導(dǎo)體合金，或者(如圖6c所示)，可以在更大區(qū)域上方大塊沉積這樣的層。在后一種情況下，如圖6d中所示，溝道105的形成可以包括平面化步驟，這樣可以將形成溝道105的層高度減小到大約與溝槽電介質(zhì)102的高度相同的水平。

可以認識到，可以在各種類型的半導(dǎo)體器件中使用圖6d所示的結(jié)構(gòu)。例如，源極和漏極區(qū)可以形成于溝道105中，柵極疊置體可以形成于圖6d的溝道105的上表面上，例如，以便形成單柵極晶體管。盡管這樣的器件是有用的，但為了例示的目的，本公開將繼續(xù)描述可以形成諸如多柵極晶體管的非平面器件的范例工藝。

就此而言，溝道105的形成還可以涉及使溝槽電介質(zhì)102凹陷，使得至少一部分溝道105突出到溝槽電介質(zhì)102的上表面上方。這個概念示出于圖6e中，圖6e示出了使溝槽電介質(zhì)102凹陷使得溝道105在其上表面上方延伸高度hf的實施例?？梢哉J識到，圖6e的結(jié)構(gòu)與圖1a和2a所示的結(jié)構(gòu)相同，從而可以理解為繪示非平面半導(dǎo)體器件的范例部分。在任何情況下，可以通過任何適當(dāng)方式實現(xiàn)溝槽電介質(zhì)102的凹陷。例如，在一些實施例中，可以利用選擇性干法或濕法蝕刻工藝，例如，但不限于光化學(xué)蝕刻工藝來使溝槽電介質(zhì)凹陷。

盡管圖6a-6i中未示出，但在一些實施例中，溝道105的形成涉及形成源極和漏極區(qū)，如前所述。就此而言，可以通過任何適當(dāng)方式，包括，但不限于本領(lǐng)域理解的工藝，在溝道105之內(nèi)形成源極和漏極區(qū)。例如，可以通過利用適當(dāng)?shù)膎或p型摻雜劑對其一個或多個區(qū)域摻雜來在溝道105中形成源極和漏極區(qū)。

返回到圖5，該方法可以從方框504進行到方框505，根據(jù)該方框可以形成柵極疊置體。就此而言，可以使用任何適當(dāng)結(jié)構(gòu)的柵極疊置體，并可以使用任何適當(dāng)數(shù)量的柵極。于是，盡管本公開集中于使用特定結(jié)構(gòu)的單個柵極疊置體的實施例，但應(yīng)當(dāng)理解，這樣的實施例僅僅用于舉例，本公開構(gòu)思并涵蓋了其他柵極結(jié)構(gòu)。

考慮到以上內(nèi)容，并參考圖6f-6h，圖6f-6h繪示了根據(jù)本公開可用于形成柵極疊置體的工藝流程的一個范例。如圖6f中所示，柵極疊置體的形成可以開始于沉積柵極電介質(zhì)111的層，其可以將溝道105的全部或一部分與柵極隔離，如本領(lǐng)域一般所理解的那樣。然后可以在柵極電介質(zhì)上沉積柵極電極材料的層113，如圖6g中一般性所示。可以通過任何適當(dāng)方式，例如，通過cvd工藝、mocvd工藝、pecvd工藝、原子層沉積(ald)工藝、濺鍍工藝、其組合等，完成柵極電介質(zhì)的層111和柵極電極材料的層113的沉積。盡管本公開構(gòu)思了在溝道105中選擇性沉積柵極電介質(zhì)層111和柵極電極材料層113的實施例，但圖6f和g繪示了在更寬區(qū)域上方沉積這種層的實施例。

在一些實施例中，柵極電極材料層113由金屬材料構(gòu)成，柵極電介質(zhì)層111由高k電介質(zhì)材料構(gòu)成。例如，在一些實施例中，柵極電介質(zhì)層111由氧化鉿、氮氧化鉿、硅酸鉿、氧化鑭、氧化鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅中的一種或多種或其組合形成。此外，柵極電介質(zhì)層111的一部分可以包括其天然氧化物的層。

在實施例中，柵極電極材料的層113由金屬層構(gòu)成，金屬層例如是，但不限于一層或多層金屬氮化物、金屬碳化物、金屬硅化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或?qū)щ娊饘傺趸?。在具體實施例中，該層113由金屬逸出功設(shè)置層上方形成的非逸出功設(shè)置填充材料構(gòu)成。在實施例中，該層113由p型材料構(gòu)成。如圖6h中所示，柵極疊置體還可以包括柵極間隔體115。

在形成柵極電介質(zhì)和柵極電極的層111、113之后(如圖6g中所示)，可以例如通過干法或濕法蝕刻工藝或另一種選擇性材料去除工藝，將層111、113處理成期望的幾何形狀。這個概念在圖6h中示出，圖6h示出了被構(gòu)圖以在溝道105一部分上方形成柵極疊置體的層111、113。僅僅出于例示的緣故，圖6h示出了柵極電介質(zhì)的層111。不過，應(yīng)當(dāng)理解，在沉積層111和113時，可以在溝道105的一個或多個側(cè)面上方形成它們，例如，使得它們延伸到圖6h中紙面中并從紙面平面延伸出。圖1b中最好地示出了這個概念，圖1b示出了柵極電介質(zhì)層111和柵極電極層113繞溝道105的延伸。如上所述，還可以形成柵極間隔體115。因此可以理解，圖6h示出了與圖2b所示相同的結(jié)構(gòu)。亦即，圖6h繪示了與圖2b中所示相同的非平面半導(dǎo)體器件100"。

如上所述，在一些實施例中，本文所述的器件包括升高的源極和漏極?？紤]到這一點，圖6h和6i中示出了繪示這種器件形成的一個范例工藝流程。在這種情況下，圖6i的結(jié)構(gòu)形成可以如前所述進行，只是不需要在溝道105之內(nèi)形成源極和漏極區(qū)。相當(dāng)按照這些實施例，可以通過如上所述形成柵極間隔體115來進行包括升高源極和漏極的半導(dǎo)體器件的形成。然后可以在溝道105的暴露部分上形成升高的源極117和升高的漏極區(qū)119。升高的源極區(qū)117和漏極區(qū)119可以是任何適當(dāng)?shù)母哌w移率材料，包括高遷移率n和p型半導(dǎo)電材料。此外，可以通過任何適當(dāng)方式，例如通過cvd、mocvd、pecvd、mbe、其組合等，形成用以形成升高的源極117和漏極119的一個或多個層。

返回到圖5，一旦已經(jīng)形成柵極疊置體，該方法就可以從方框505進行到方框506，在此該方法可以結(jié)束。

本公開的另一個方面涉及一種包括一個或多個根據(jù)本公開的非平面半導(dǎo)體器件的計算裝置。就此而言，參考圖8，圖8示出了根據(jù)本公開一種實施方式的計算裝置700。該計算裝置700容納板702(例如，母板)。板702可以包括若干部件，包括，但不限于處理器704和至少一個通信芯片706。處理器704物理和電耦合至板702。在一些實施方式中，至少一個通信芯片706也物理和電耦合至板802。在其他實施方式中，通信芯片706是處理器704的部分。

根據(jù)其應(yīng)用，計算裝置700可以包括可以物理和電耦合至或不耦合至板702的其他部件。這些其他部件包括，但不限于易失性存儲器(例如，dram)、非易失性存儲器(例如，rom)、閃速存儲器、圖形處理器、數(shù)字信號處理器、密碼處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(gps)裝置、羅盤、加速度計、回轉(zhuǎn)儀、揚聲器、相機和大容量存儲裝置(例如硬盤驅(qū)動器、緊致盤(cd)、數(shù)字多用盤(dvd)等)。

通信芯片706實現(xiàn)無線通信，用于傳輸來自計算裝置700的數(shù)據(jù)并且傳輸數(shù)據(jù)至計算裝置700。術(shù)語“無線”及其派生詞可以用于描述可以利用通過非固體介質(zhì)的調(diào)制電磁輻射來傳輸數(shù)據(jù)的電路、裝置、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語并非暗示關(guān)聯(lián)的裝置不包含任何線路，盡管在一些實施例中它們可能不包含。通信芯片706可以實施若干無線標準或協(xié)議的任一種，包括，但不限于wi-fi(ieee802.11系列)、wimax(ieee802.16系列)、ieee802.20、長期演進(lte)、ev-do、hspa+、hsdpa+、hsupa、edge、gsm、gprs、cdma、tdma、dect、藍牙、其衍生物，以及被指定為3g、4g、5g和更高的任何其他無線協(xié)議。計算裝置700可以包括多個通信芯片706。例如，第一通信芯片706可以專用于更短范圍的無線通信，例如wi-fi和藍牙，第二通信芯片706可以專用于更長范圍的無線通信，例如gps、edge、gprs、cdma、wimax、lte、ev-do等。

計算裝置700的處理器704包括處理器704之內(nèi)封裝的集成電路管芯。在本公開的一些實施方式中，處理器的集成電路管芯包括一個或多個器件，例如根據(jù)本公開實施方式構(gòu)建的mosfet和/或非平面晶體管。術(shù)語“處理器”可以指處理來自寄存器和/或存儲器的電子數(shù)據(jù)的任何器件或器件部分，以將該電子數(shù)據(jù)轉(zhuǎn)換成可以在寄存器和/或存儲器中存儲的其他電子數(shù)據(jù)。

通信芯片706還包括通信芯片706之內(nèi)封裝的集成電路管芯。根據(jù)本公開的另一實施方式，通信芯片的集成電路管芯包括一個或多個器件，例如根據(jù)本公開實施方式構(gòu)建的mosfet和/或非平面晶體管。

在其他實施方式中，計算裝置700中容納的另一部件可以包含集成電路管芯，該集成電路管芯包括一個或多個器件，例如根據(jù)本公開實施方式構(gòu)造的mosfet和/或非平面晶體管。

在各種實施方式中，計算裝置700可以是膝上計算機、上網(wǎng)本、筆記本、超級本、智能電話、平板計算機、個人數(shù)字助理(pda)、超級移動pc、移動電話、臺式計算機、服務(wù)器、打印機、掃描儀、監(jiān)視器、機頂盒、娛樂控制單元、數(shù)字相機、便攜式音樂播放器或數(shù)字錄像機。在其他實施方式中，計算裝置700可以是處理數(shù)據(jù)的任何其他電子裝置。

范例

以下范例枚舉了本公開的額外非限制性實施例。

范例1-根據(jù)本范例，提供了一種半導(dǎo)體器件，包括：包括由至少兩個溝槽側(cè)壁限定的溝槽的襯底；襯底上和溝槽之內(nèi)的第一iii-v族半導(dǎo)體合金；第一iii-v族半導(dǎo)體合金上的第二iii-v族半導(dǎo)體合金；其中：在第一iii-v族半導(dǎo)體合金上外延生長第二iii-v族半導(dǎo)體合金；并且第一iii-v族半導(dǎo)體合金和第二iii-v族半導(dǎo)體合金之間的導(dǎo)帶偏移大于或等于大約0.3電子伏。

范例2-這個范例包括范例1的任何或全部特征，其中溝槽側(cè)壁包括電介質(zhì)氧化物。

范例3-這個范例包括范例2的任何或全部特征，其中電介質(zhì)氧化物為氧化硅。

范例4-本范例包括范例2的任何或所有特征，其中第一iii-v族半導(dǎo)體合金與電介質(zhì)氧化物接觸。

范例5-本范例包括范例1的任何或所有特征，其中第一iii-v族半導(dǎo)體合金是包括鋁的四元iii-v族半導(dǎo)體合金。

范例6-本范例包括范例5的任何或所有特征，其中所述四元iii-v族半導(dǎo)體合金是從鋁、鎵、銦和砷的合金(algalnas)，鋁、鎵、砷和銻的合金(algaassb)及其組合選擇的。

范例7-本范例包括范例6的任何或所有特征，其中：所述四元iii-v族半導(dǎo)體合金是化學(xué)式為alxga0.48-xin0.52asy的algalnas合金；至少一部分al、ga和in存在于四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)，其范圍從大于0到小于0.48；至少一部分as存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且等于1。

范例8-本范例包括范例7的任何或所有特征，其中x范圍從大約0.3到小于0.48。

范例9-本范例包括范例6的任何或所有特征，其中：所述四元iii-v族半導(dǎo)體合金是化學(xué)式為alxga1-xasysb1-y的algaassb合金；至少一部分al和ga存在于四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)，其范圍從大于0到小于0.5；至少一部分as和sb存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且小于或等于0.5。

范例10-本范例包括范例9的任何或所有特征，其中：x范圍從大約0.1到大約0.4。

范例11-本范例包括范例1的任何或所有特征，其中所述第二iii-v族半導(dǎo)體合金包括晶格匹配到所述第一iii-v族半導(dǎo)體合金的三元iii-v族半導(dǎo)體合金。

范例12-本范例包括范例11的任何或所有特征，其中所述第二iii-v族半導(dǎo)體合金形成為所述半導(dǎo)體器件的溝道的至少一部分。

范例13-本范例包括范例11的任何或所有特征，其中所述三元iii-v族半導(dǎo)體合金是銦、鎵和砷的合金(ingaas)。

范例14-本范例包括范例13的任何或所有特征，其中所述第一iii-v族半導(dǎo)體合金是從鋁、鎵、銦和砷的合金(algalnas)，以及鋁、鎵、砷和銻的合金(algaassb)選擇的。

范例15-本范例包括范例14的任何或所有特征，其中：所述第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga0.48-xin0.52asy的algalnas合金；至少一部分al、ga和in存在于所述四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)且其范圍從大于0到小于0.48；至少一部分as存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且等于1。

范例16-本范例包括范例15的任何或所有特征，其中x范圍從大約0.3到小于0.48。

范例17-本范例包括范例14的任何或所有特征，其中：所述第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga1-xasysb1-y的algaassb合金；至少一部分al和ga存在于所述四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)且其范圍從大于0到小于0.5；至少一部分as和sb存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且小于或等于0.5。

范例18-本范例包括范例17的任何或所有特征，其中x范圍從大約0.1到大約0.4。

范例19-本范例包括范例1的任何或所有特征，其中：所述第二iii-v族半導(dǎo)體合金形成為所述半導(dǎo)體器件的溝道的至少一部分；且所述器件還包括形成于所述第二iii-v族半導(dǎo)體合金上的柵極疊置體，所述柵極疊置體包括柵極電極。

范例20-本范例包括范例19的任何或所有特征，其中：所述第二iii-v族半導(dǎo)體合金的至少暴露部分突出到所述溝槽側(cè)壁的上表面上方，所暴露部分包括上表面和至少第一和第二側(cè)面；所述柵極電極設(shè)置于所述暴露部分的所述上表面和所述第一和第二側(cè)面中的至少一個上。

范例21-本范例包括范例20的任何或所有特征，其中所述柵極電極設(shè)置于所述暴露部分的所述上表面和所述第一和第二側(cè)面上。

范例22-本范例包括范例20的任何或所有特征，其中所述器件是基于鰭的晶體管。

范例23-根據(jù)本范例，提供了一種制造半導(dǎo)體器件的方法，包括：在襯底上和至少兩個溝槽側(cè)壁限定的溝槽之內(nèi)形成第一iii-v族半導(dǎo)體合金的層；在所述第一iii-v族半導(dǎo)體合金上外延形成第二iii-v族半導(dǎo)體合金的層；其中所述第一iii-v族半導(dǎo)體合金和所述第二iii-v族半導(dǎo)體合金之間的導(dǎo)帶偏移大于或等于大約0.3電子伏。

范例24-本范例包括范例23的任何或所有特征，其中所述溝槽側(cè)壁包括電介質(zhì)氧化物。

范例25-本范例包括范例24的任何或所有特征，其中所述電介質(zhì)氧化物是氧化硅。

范例26-本范例包括范例24的任何或所有特征，其中形成所述第一iii-v族半導(dǎo)體合金包括在所述溝槽之內(nèi)形成所述第一iii-v族半導(dǎo)體合金的層，其中所述第一iii-v族半導(dǎo)體合金的所述層至少一部分接觸所述電介質(zhì)氧化物。

范例27-本范例包括范例23的任何或所有特征，其中所述第一iii-v族半導(dǎo)體合金是包括鋁的四元iii-v族半導(dǎo)體合金。

范例28-本范例包括范例27的任何或所有特征，其中所述四元iii-v族半導(dǎo)體合金是從鋁鎵銦和砷的合金(algalnas)、鋁鎵砷和銻的合金(algaassb)及其組合選擇的。

范例29-本范例包括范例28的任何或所有特征，其中：所述四元iii-v族半導(dǎo)體合金是化學(xué)式為alxga0.48-xin0.52asy的algalnas合金；至少一部分al、ga和in存在于四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)，其范圍從大于0到小于0.48；至少一部分as存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且等于1。

范例30-本范例包括范例29的任何或所有特征，其中x范圍從大約0.3到小于0.48。

范例31-本范例包括范例28的任何或所有特征，其中：所述四元iii-v族半導(dǎo)體合金是化學(xué)式為alxga1-xasysb1-y的algaassb合金；至少一部分al和ga存在于四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)，其范圍從大于0到小于0.5；至少一部分as和sb存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且小于或等于0.5。

范例32-本范例包括范例31的任何或所有特征，其中x范圍從大約0.1到大約0.4。

范例33-本范例包括范例23的任何或所有特征，其中所述第二iii-v族半導(dǎo)體合金包括晶格匹配到所述第一iii-v族半導(dǎo)體合金的三元iii-v族半導(dǎo)體合金。

范例34-本范例包括范例33的任何或所有特征，其中所述第二iii-v族半導(dǎo)體合金形成為所述半導(dǎo)體器件的溝道的至少一部分。

范例35-本范例包括范例33的任何或所有特征，其中所述三元iii-v族半導(dǎo)體合金是銦、鎵和砷的合金(ingaas)。

范例36-本范例包括范例35的任何或所有特征，其中所述第一iii-v族半導(dǎo)體合金是從鋁、鎵、銦和砷的合金(algalnas)以及鋁、鎵、砷和銻的合金(algaassb)選擇的。

范例37-本范例包括范例36的任何或所有特征，其中：所述第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga0.48-xin0.52asy的algalnas合金；至少一部分al、ga和in存在于所述四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)且其范圍從大于0到小于0.48；至少一部分as存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且等于1。

范例38-本范例包括范例37的任何或所有特征，其中x范圍從大約0.3到小于0.48。

范例39-本范例包括范例36的任何或所有特征，其中：所述第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga1-xasysb1-y的algaassb合金；至少一部分al和ga存在于所述四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)且其范圍從大于0到小于0.5；至少一部分as和sb存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且小于或等于0.5。

范例40-本范例包括范例39的任何或所有特征，其中x范圍從大約0.1到大約0.4。

范例41-本范例包括范例23的任何或所有特征，其中：所述第二iii-v族半導(dǎo)體合金形成為所述半導(dǎo)體器件的溝道的至少一部分；且所述方法還包括在所述第二iii-v族半導(dǎo)體合金上形成柵極疊置體，所述柵極疊置體包括柵極電極。

范例42-本范例包括范例41的任何或所有特征，其中所述外延形成包括在所述溝槽之內(nèi)的第一iii-v族半導(dǎo)體合金的所述層的上表面上外延生長第二iii-v族半導(dǎo)體合金的層；且所述方法還包括：使所述溝槽側(cè)壁凹陷，使得所述第二iii-v族半導(dǎo)體合金的暴露部分突出于所述溝槽側(cè)壁的上表面上方，所述暴露部分包括上表面和至少第一和第二側(cè)面；且形成所述柵極疊置體包括在所述暴露部分的至少上表面和第一和第二側(cè)面中的至少一個上形成柵極電極。

范例43-本范例包括范例42的任何或所有特征，其中形成所述柵極疊置體包括在所述暴露部分的所述上表面和所述第一和第二側(cè)面上形成柵極電極。

范例44-本范例包括范例42的任何或所有特征，其中所述半導(dǎo)體器件是基于鰭的晶體管。

范例45-根據(jù)本范例，提供了一種計算裝置，包括：電路，該電路包括至少一個半導(dǎo)體器件，包括：包括由至少兩個溝槽側(cè)壁限定的溝槽的襯底；襯底上和溝槽之內(nèi)的第一iii-v族半導(dǎo)體合金；第一iii-v族半導(dǎo)體合金上的第二iii-v族半導(dǎo)體合金；其中：在第一iii-v族半導(dǎo)體合金上外延生長第二iii-v族半導(dǎo)體合金；并且第一iii-v族半導(dǎo)體合金和第二iii-v族半導(dǎo)體合金之間的導(dǎo)帶偏移大于或等于大約0.3電子伏。

范例46-本范例包括范例45的任何或所有特征，其中所述溝槽側(cè)壁包括電介質(zhì)氧化物。

范例47-本范例包括范例46的任何或所有特征，其中所述電介質(zhì)氧化物是氧化硅。

范例48-本范例包括范例46的任何或所有特征，其中所述第一iii-v半導(dǎo)體合金與電介質(zhì)氧化物接觸。

范例49-本范例包括范例45的任何或所有特征，其中所述第一iii-v族半導(dǎo)體合金是包括鋁的四元iii-v族半導(dǎo)體合金。

范例50-本范例包括范例49的任何或所有特征，其中所述四元iii-v族半導(dǎo)體合金是從鋁鎵銦和砷的合金(algalnas)、鋁鎵砷和銻的合金(algaassb)及其組合選擇的。

范例51-本范例包括范例50的任何或所有特征，其中：所述四元iii-v族半導(dǎo)體合金是化學(xué)式為alxga0.48-xin0.52asy的algalnas合金；至少一部分al、ga和in存在于四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)，其范圍從大于0到小于0.48；至少一部分as存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且等于1。

范例52-本范例包括范例51的任何或所有特征，其中x范圍從大約0.3到小于0.48。

范例53-本范例包括范例50的任何或所有特征，其中：所述四元iii-v族半導(dǎo)體合金是化學(xué)式為alxga1-xasysb1-y的algaassb合金；至少一部分al和ga存在于四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)，其范圍從大于0到小于0.5；至少一部分as和sb存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且小于或等于0.5。

范例54-本范例包括范例53的任何或所有特征，其中x范圍從大約0.1到大約0.4。

范例55-本范例包括范例45的任何或所有特征，其中所述第二iii-v族半導(dǎo)體合金包括晶格匹配到所述第一iii-v族半導(dǎo)體合金的三元iii-v族半導(dǎo)體合金。

范例56-本范例包括范例55的任何或所有特征，其中所述第二iii-v族半導(dǎo)體合金形成為所述半導(dǎo)體器件的溝道的至少一部分。

范例57-本范例包括范例55的任何或所有特征，其中所述三元iii-v族半導(dǎo)體合金是銦、鎵和砷的合金(ingaas)。

范例58-本范例包括范例57的任何或所有特征，其中所述第一iii-v族半導(dǎo)體合金是從鋁、鎵、銦和砷的合金(algalnas)以及鋁、鎵、砷和銻的合金(algaassb)選擇的。

范例59-本范例包括范例58的任何或所有特征，其中所述第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga0.48-xin0.52asy的algalnas合金；至少一部分al、ga和in存在于所述四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)且其范圍從大于0到小于0.48；至少一部分as存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且等于1。

范例60-本范例包括范例59的任何或所有特征，其中，x范圍從大約0.3到小于0.48。

范例61-本范例包括范例58的任何或所有特征，其中：所述第一iii-v族半導(dǎo)體合金是化學(xué)式為alxga1-xasysb1-y的algaassb合金；至少一部分al和ga存在于所述四元iii-v族半導(dǎo)體合金的iii族子晶格中；x是al的摩爾分數(shù)且其范圍從大于0到小于0.5；至少一部分as和sb存在于四元iii-v族半導(dǎo)體合金的v族子晶格中；y是as的摩爾分數(shù)且小于或等于0.5。

范例62-本范例包括范例61的任何或所有特征，其中x范圍從大約0.1到大約0.4。

范例63-本范例包括范例45的任何或所有特征，其中：所述第二iii-v族半導(dǎo)體合金形成為所述半導(dǎo)體器件的溝道的至少一部分；且所述器件還包括形成于所述第二iii-v族半導(dǎo)體合金上的柵極疊置體，所述柵極疊置體包括柵極電極。

范例64-本范例包括范例63的任何或所有特征，其中：所述第二iii-v族半導(dǎo)體合金的至少暴露部分突出到所述溝槽側(cè)壁的上表面上方，所述暴露部分包括上表面和至少第一和第二側(cè)面；所述柵極電極設(shè)置于所述暴露部分的所述上表面以及所述第一和第二側(cè)面中的至少一個上。

范例65-本范例包括范例64的任何或所有特征，其中所述柵極電極設(shè)置于所述暴露部分的所述上表面以及所述第一和第二側(cè)面二者上。

范例66-本范例包括范例65的任何或所有特征，其中所述器件是基于鰭的晶體管。

本文中采用的術(shù)語和表達被用作描述而非限制性術(shù)語，在使用這樣的術(shù)語和表達時，無意排除圖示和所述的特征的任何等價物(或其部分)，并認為在權(quán)利要求的范圍之內(nèi)各種修改都是可能的。因此，權(quán)利要求的意圖是覆蓋所有這樣的等價物。本文已經(jīng)描述了各種特征、方面和實施例。如本領(lǐng)域普通技術(shù)人員所理解的，容易將各個特征、方面和實施例彼此組合以及進行變化和修改。因此，應(yīng)當(dāng)認為本公開涵蓋這樣的組合、變化和修改。