本發(fā)明公開了一種基于玻璃轉(zhuǎn)接板的疊層封裝體，本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域。

背景技術(shù)：
隨著人們對(duì)電子產(chǎn)品的要求向小型化、多功能、環(huán)保型等方向的發(fā)展，人們努力尋求將電子系統(tǒng)越做越小，集成度越來越高，功能越做越多、越來越強(qiáng)，由此產(chǎn)生了許多新技術(shù)、新材料和新設(shè)計(jì)，其中疊層芯片封裝技術(shù)以及系統(tǒng)級(jí)封裝（System-in-Package，SIP）技術(shù)就是這些技術(shù)的典型代表。晶圓級(jí)封裝以晶圓為加工對(duì)象，在晶圓上同時(shí)對(duì)多個(gè)芯片進(jìn)行封裝、測(cè)試，最后切割成單個(gè)器件，以倒扣焊的方式組裝，它使封裝尺寸減小至芯片尺寸，是一種先進(jìn)的超小型封裝技術(shù)。與傳統(tǒng)封裝技術(shù)不同，傳統(tǒng)晶片封裝是切割后再封裝和測(cè)試，封裝后尺寸會(huì)比原晶片尺寸增加約20%，而晶圓級(jí)封裝是先在整片晶圓上進(jìn)行封裝和測(cè)試，然后再進(jìn)行劃線分割，封裝后的體積與IC裸芯片的尺寸幾乎相同，進(jìn)一步促進(jìn)集成電路封裝的小型化發(fā)展。現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造，比如硅通孔封裝、晶圓級(jí)封裝構(gòu)造（waferlevelpackage，WLP）、芯片尺寸封裝構(gòu)造（chipscalepackage，CSP）以及無外引腳封裝構(gòu)造（qua-flatno-leadpackage，QFN）等。由于傳統(tǒng)的WLP所實(shí)現(xiàn)的芯片間互聯(lián)都建立在通過多層布線實(shí)現(xiàn)芯片間的互聯(lián)，而同時(shí)這些技術(shù)也會(huì)引入一些其他的問題，比如信號(hào)延遲，干擾等。在公開號(hào)為US2014/0036454A1的文件中，介紹了一種焊孔陣列(BVA)技術(shù)。在新型POP封裝中，通過增加PoP的中間層帶寬來延遲對(duì)TSV的需求。BVAPoP是基于銅線鍵合的封裝堆疊互連技術(shù)，能夠減少間距，并在PoP周圍的堆疊裝置中大量的互連。但是該技術(shù)同時(shí)面臨一個(gè)問題就是在芯片之間的互連是通過重復(fù)制作的引線實(shí)現(xiàn)的，該技術(shù)會(huì)引來一系列的電性能問題和可靠性問題，比如焊接不完全和焊接區(qū)域隱裂等問題。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的目的之一是克服現(xiàn)有技術(shù)中存在的不足，提供一種...