體硅雙柵絕緣隧穿基極雙極晶體管及其制造方法
【專利摘要】本發(fā)明涉及一種體硅雙柵絕緣隧穿基極雙極晶體管及其制造方法。該器件在基區(qū)兩側(cè)同時具有絕緣隧穿結(jié)構(gòu)，使絕緣隧穿效應(yīng)同時發(fā)生在基區(qū)兩側(cè)，因此提升了隧穿電流的產(chǎn)生率；對比同尺寸MOSFETs或TFETs器件，利用隧穿絕緣層阻抗與其內(nèi)部場強間極為敏感的相互關(guān)系實現(xiàn)優(yōu)秀的開關(guān)特性；通過發(fā)射極將隧穿電流增強實現(xiàn)了優(yōu)秀的正向?qū)ㄌ匦裕涣硗獗景l(fā)明還提出了一種體硅雙柵絕緣隧穿基極雙極晶體管的具體制造方法，該方法與現(xiàn)有集成電路工藝完全兼容，并利用普通體硅晶圓作為器件襯底，在保證器件具有優(yōu)秀性能的同時，節(jié)約生產(chǎn)成本。該晶體管顯著改善了納米級集成電路單元的工作特性，適用于推廣應(yīng)用。
【專利說明】體硅雙柵絕緣隧穿基極雙極晶體管及其制造方法
【技術(shù)領(lǐng)域】
:
[0001]本發(fā)明涉及超大規(guī)模集成電路制造領(lǐng)域，涉及一種適用于高性能超高集成度集成電路制造的體硅雙柵絕緣隧穿基極雙極晶體管及其制造方法。
【背景技術(shù)】
:
[0002]集成電路的基本單元金屬氧化物半導體場效應(yīng)晶體管(MOSFETs)溝道長度的不斷縮短導致了器件開關(guān)特性的明顯下降。具體表現(xiàn)為亞閾值擺幅隨著溝道長度的減小而增大、靜態(tài)功耗明顯增加。雖然通過改善柵電極結(jié)構(gòu)的方式可使這種器件性能的退化有所緩解，但當器件尺寸進一步縮減時，器件的開關(guān)特性會繼續(xù)惡化。
[0003]對比于MOSFETs器件，近年來提出的隧穿場效應(yīng)晶體管(TFETs)，雖然其平均亞閾值擺幅有所提升，然而其正向?qū)娏鬟^小，雖然通過引入化合物半導體、鍺化硅或鍺等禁帶寬度更窄的材料來生成TFETs的隧穿部分可增大隧穿幾率以提升開關(guān)特性，但增加了工藝難度。采用高介電常數(shù)絕緣材料作為柵極與襯底之間的絕緣介質(zhì)層，雖然能夠改善柵極對溝道電場分布的控制能力，卻不能從本質(zhì)上提高硅材料的隧穿幾率，因此對于TFETs的正向?qū)ㄌ匦愿纳坪苡邢蕖?br>
【發(fā)明內(nèi)容】
:
[0004]發(fā)明目的
[0005]為在兼容現(xiàn)有基于硅工藝技術(shù)的前提下顯著提升納米級集成電路基本單元器件的開關(guān)特性，確保器件在降低亞閾值擺幅的同時具有良好的正向電流導通特性，本發(fā)明提供一種適用于高性能、高集成度集成電路制造的體硅雙柵絕緣隧穿基極雙極晶體管及其制造方法。
[0006]技術(shù)方案
[0007]本發(fā)明是通過以下技術(shù)方案來實現(xiàn)的:
[0008]體硅雙柵絕緣隧穿基極雙極晶體管，采用包含單晶硅襯底I的體硅晶圓作為生成器件的襯底；發(fā)射區(qū)3、基區(qū)4和集電區(qū)5位于單晶硅襯底I的上方，基區(qū)4位于發(fā)射區(qū)3和集電區(qū)5之間；發(fā)射極9位于發(fā)射區(qū)3的上方；集電極10位于集電區(qū)5的上方；導電層6、隧穿絕緣層7和柵電極8依次在基區(qū)4的兩側(cè)的中間部分形成夾層結(jié)構(gòu)；阻擋絕緣層2與位于發(fā)射區(qū)3、集電區(qū)5和基區(qū)4下方以外的單晶硅襯底I的上表面部分相互接觸。
[0009]體硅雙柵絕緣隧穿基極雙極晶體管，采用包含單晶硅襯底I的體硅晶圓作為生成器件的襯底；發(fā)射區(qū)3、基區(qū)4和集電區(qū)5位于單晶硅襯底I的上方；發(fā)射極9位于發(fā)射區(qū)3的上方；集電極10位于集電區(qū)5的上方；由導電層6、隧穿絕緣層7和柵電極8在基區(qū)4的兩側(cè)形成夾層結(jié)構(gòu)；阻擋絕緣層2位于器件單元之間和各電極之間，對各器件單元之間和各電極之間起隔離作用。
[0010]為達到本發(fā)明所述的器件功能，本發(fā)明提出體硅雙柵絕緣隧穿基極雙極晶體管及其制造方法，其核心結(jié)構(gòu)特征為:
[0011]導電層6形成于基區(qū)4的兩側(cè)，并在兩側(cè)均形成歐姆接觸，是金屬材料，或者是同基區(qū)4具有相同雜質(zhì)類型的、且摻雜濃度大于119每立方厘米的半導體材料。
[0012]隧穿絕緣層7為用于產(chǎn)生隧穿電流的絕緣材料層，具有兩個獨立部分，每一部分形成于基區(qū)4兩側(cè)導電層6的與基區(qū)4相接觸一側(cè)的另一側(cè)。
[0013]柵電極8是控制隧穿絕緣層7產(chǎn)生隧穿效應(yīng)的電極，是控制器件開啟和關(guān)斷的電極，與隧穿絕緣層7的兩個獨立部分的與導電層6相接觸一側(cè)的另一側(cè)相接觸。
[0014]導電層6、隧穿絕緣層7和柵電極8均通過阻擋絕緣層2與發(fā)射區(qū)3、發(fā)射極9、集電區(qū)5和集電極10相互隔離；柵電極8通過阻擋絕緣層2與單晶硅襯底I相互隔離。
[0015]導電層6、隧穿絕緣層7和柵電極8共同組成了體硅雙柵絕緣隧穿基極雙極晶體管的隧穿基極，當隧穿絕緣層7在柵電極8的控制下發(fā)生隧穿時，電流從柵電極8經(jīng)隧穿絕緣層7流動到導電層6，并為基區(qū)4供電。
[0016]發(fā)射區(qū)3與基區(qū)4之間、集電區(qū)5與基區(qū)4之間具有相反雜質(zhì)類型、且發(fā)射區(qū)3與發(fā)射極9之間形成歐姆接觸、集電區(qū)3與集電極10之間形成歐姆接觸。
[0017]體硅雙柵絕緣隧穿基極雙極晶體管，以N型為例，發(fā)射區(qū)3、基區(qū)4和集電區(qū)5分別為N區(qū)、P區(qū)和N區(qū)，其具體的工作原理為:當集電極10正偏，且柵電極8處于低電位時，柵電極8與導電層6之間沒有形成足夠的電勢差，此時隧穿絕緣層7處于高阻狀態(tài)，沒有明顯隧穿電流通過，因此使得基區(qū)4和發(fā)射區(qū)3之間無法形成足夠大的基區(qū)電流來驅(qū)動體硅雙柵絕緣隧穿基極雙極晶體管，即器件處于關(guān)斷狀態(tài)；隨著柵電極8電壓的逐漸升高，柵電極8與導電層6之間的電勢差逐漸增大，使得位于柵電極8與導電層6之間隧穿絕緣層7內(nèi)的電場強度也隨之逐漸增大，當隧穿絕緣層7內(nèi)的電場強度位于臨界值以下時，隧穿絕緣層7依然保持良好的高阻狀態(tài)，柵電極和發(fā)射極之間的電勢差幾乎完全降在隧穿絕緣層7的內(nèi)壁和外壁兩側(cè)之間，也就使得基區(qū)和發(fā)射區(qū)之間的電勢差極小，因此基區(qū)幾乎沒有電流流過，器件也因此保持良好的關(guān)斷狀態(tài)，而當隧穿絕緣層7內(nèi)的電場強度位于臨界值以上時，隧穿絕緣層7會由于隧穿效應(yīng)而產(chǎn)生明顯的隧穿電流，并且隧穿電流則會隨著柵電極8電勢的增大以極快的速度陡峭上升，這就使得隧穿絕緣層7在柵電極極短的電勢變化區(qū)間內(nèi)由高阻態(tài)迅速轉(zhuǎn)換為低阻態(tài)，當隧穿絕緣層7處于低阻態(tài)，此時隧穿絕緣層7在柵電極8和導電層6之間所形成的電阻要遠小于導電層6和發(fā)射極3之間所形成的電阻，這就使得基區(qū)4和發(fā)射區(qū)3之間形成了足夠大的正偏電壓，并且在隧穿效應(yīng)的作用下，在隧穿絕緣層7的內(nèi)壁和外壁之間產(chǎn)生大量電流移動，導電層6、隧穿絕緣層7和柵電極8共同組成了體硅雙柵絕緣隧穿基極雙極晶體管的隧穿基極，當隧穿絕緣層7在柵電極8的控制下發(fā)生隧穿時，電流從柵電極8經(jīng)隧穿絕緣層7流動到導電層6，并為基區(qū)4供電；基區(qū)4電流經(jīng)發(fā)射區(qū)3增強后由集電極流出，此時器件處于開啟狀態(tài)。
[0018]優(yōu)點及效果
[0019]本發(fā)明具有如下優(yōu)點及有益效果:
[0020]1.低成本
[0021]體硅雙柵絕緣隧穿基極雙極晶體管，與現(xiàn)有集成電路工藝完全兼容，并利用普通體硅晶圓作為器件襯底，在保證器件具有優(yōu)秀性能的同時，節(jié)約生產(chǎn)成本。
[0022]2.高隧穿電流產(chǎn)生率
[0023]體硅雙柵絕緣隧穿基極雙極晶體管，在基區(qū)4兩側(cè)同時具有絕緣隧穿結(jié)構(gòu)，在柵電極8的控制作用下使絕緣隧穿效應(yīng)同時發(fā)生在基區(qū)兩側(cè)，因此提升了隧穿電流的產(chǎn)生率。
[0024]3.優(yōu)秀的開關(guān)特性
[0025]體硅雙柵絕緣隧穿基極雙極晶體管，利用隧穿絕緣層阻抗與隧穿絕緣層內(nèi)電場強度之間極為敏感的相互關(guān)系，通過對隧穿絕緣層7選取適當?shù)乃淼澜^緣材料，并對隧穿絕緣層7的高度及厚度進行適當調(diào)節(jié)，就可以使隧穿絕緣層7在極小的柵電極電勢變化區(qū)間內(nèi)實現(xiàn)高阻態(tài)和低阻態(tài)之間的轉(zhuǎn)換，可以實現(xiàn)更優(yōu)秀的開關(guān)特性。
[0026]4.高正向?qū)娏?br>
[0027]體硅雙柵絕緣隧穿基極雙極晶體管，柵絕緣隧穿電流通過導電層6流向基區(qū)，并經(jīng)過發(fā)射區(qū)進行信號增強，與普通TFETs只是利用少量的半導體帶間隧穿電流作為器件的導通電流相比，具有更好的正向電流導通特性，基于上述原因，對比于普通TFETs器件，體硅雙柵絕緣隧穿基極雙極晶體管可以實現(xiàn)更高的正向?qū)娏鳌?br>
【專利附圖】
【附圖說明】
[0028]圖1為本發(fā)明體硅雙柵絕緣隧穿基極雙極晶體管的二維結(jié)構(gòu)俯視示意圖；
[0029]圖2是圖1沿切線A切割得到的剖面示意圖，
[0030]圖3是圖1沿切線B切割得到的剖面示意圖，
[0031]圖4是步驟一的俯視示意圖，
[0032]圖5是圖4沿切線A切割得到的剖面示意圖，
[0033]圖6是步驟二的俯視示意圖，
[0034]圖7是圖6沿切線A切割得到的步驟二的剖面示意圖，
[0035]圖8是步驟二的俯視不意圖，
[0036]圖9是圖8沿切線A切割得到的步驟三的剖面示意圖，
[0037]圖10是步驟四的俯視示意圖，
[0038]圖11是圖10沿切線A切割得到的步驟四的剖面示意圖，
[0039]圖12是步驟五的俯視示意圖，
[0040]圖13是圖12沿切線B切割得到的步驟五的剖面示意圖，
[0041]圖14是步驟六的俯視示意圖，
[0042]圖15是圖14沿切線B切割得到的步驟六的剖面示意圖，
[0043]圖16是步驟七的俯視示意圖，
[0044]圖17是圖16沿切線B切割得到的步驟七的剖面示意圖，
[0045]圖18是步驟八的俯視示意圖，
[0046]圖19是圖18沿切線B切割得到的步驟八的剖面示意圖，
[0047]圖20是步驟九的俯視示意圖，
[0048]圖21是圖20沿切線B切割得到的步驟九的剖面示意圖，
[0049]圖22是步驟十的俯視示意圖，
[0050]圖23是圖22沿切線B切割得到的步驟十的剖面示意圖，
[0051]圖24是步驟i^一的俯視示意圖，
[0052]圖25是圖24沿切線B切割得到的步驟i^一的剖面示意圖，
[0053]圖26是步驟十二的俯視示意圖，
[0054]圖27是圖26沿切線A切割得到的步驟十二的剖面示意圖，
[0055]圖28是圖26沿切線B切割得到的步驟十二的剖面示意圖，
[0056]圖29是步驟十三的俯視示意圖，
[0057]圖30是圖29沿切線B切割得到的步驟十三的剖面示意圖，
[0058]圖31是步驟十四的俯視示意圖，
[0059]圖32是圖31沿切線A切割得到的步驟十四的剖面示意圖，
[0060]圖33是圖31沿切線B切割得到的步驟十四的剖面示意圖，
[0061]圖34是步驟十五的俯視示意圖，
[0062]圖35是圖34沿切線B切割得到的步驟十五的剖面示意圖，
[0063]圖36是步驟十六的俯視示意圖，
[0064]圖37是圖36沿切線A切割得到的步驟十六的剖面示意圖，
[0065]圖38是圖36沿切線B切割得到的步驟十六的剖面示意圖，
[0066]圖39是步驟十七的俯視示意圖，
[0067]圖40是圖39沿切線A切割得到的步驟十七的剖面示意圖，
[0068]圖41是步驟十八的俯視示意圖，
[0069]圖42是圖41沿切線A切割得到的步驟十八的剖面示意圖，
[0070]圖43是圖41沿切線B切割得到的步驟十八的剖面示意圖，
[0071]圖44是步驟十九的俯視示意圖，
[0072]圖45是圖44沿切線A切割得到的步驟十九的剖面示意圖。
[0073]附圖標記說明:
[0074]1、單晶硅襯底；2、阻擋絕緣層；3、發(fā)射區(qū)；4、基區(qū)；5、集電區(qū)；6、導電層；7、隧穿絕緣層；8、柵電極；9、發(fā)射極；10、集電極。
【具體實施方式】
[0075]下面結(jié)合附圖對本發(fā)明做進一步的說明:
[0076]如圖1為本發(fā)明體硅雙柵絕緣隧穿基極雙極晶體管的二維結(jié)構(gòu)俯視示意圖；圖2是圖1沿切線A切割得到的剖面示意圖；圖3是圖1沿切線B切割得到的剖面示意圖；具體包括單晶硅襯底I ;阻擋絕緣層2 ;發(fā)射區(qū)3 ;基區(qū)4 ;集電區(qū)5 ;導電層6 ;隧穿絕緣層7 ;柵電極8 ;發(fā)射極9 ;集電極10。
[0077]體硅雙柵絕緣隧穿基極雙極晶體管，采用包含單晶硅襯底I的體硅晶圓作為生成器件的襯底；發(fā)射區(qū)3、基區(qū)4和集電區(qū)5位于單晶硅襯底I的上方，基區(qū)4位于發(fā)射區(qū)3和集電區(qū)5之間；發(fā)射極9位于發(fā)射區(qū)3的上方；集電極10位于集電區(qū)5的上方；導電層6、隧穿絕緣層7和柵電極8依次在基區(qū)4的兩側(cè)的中間部分形成夾層結(jié)構(gòu)；阻擋絕緣層2與位于發(fā)射區(qū)3、集電區(qū)5和基區(qū)4下方以外的單晶硅襯底I的上表面部分相互接觸。
[0078]為達到本發(fā)明所述的器件功能，本發(fā)明提出體硅雙柵絕緣隧穿基極雙極晶體管及其制造方法，其核心結(jié)構(gòu)特征為:
[0079]導電層6形成于基區(qū)4的兩側(cè)，并在兩側(cè)均形成歐姆接觸，是金屬材料，或者是同基區(qū)4具有相同雜質(zhì)類型的、且摻雜濃度大于1019每立方厘米的半導體材料。
[0080]隧穿絕緣層7為用于產(chǎn)生隧穿電流的絕緣材料層，具有兩個獨立部分，每一部分形成于基區(qū)4兩側(cè)導電層6的與基區(qū)4相接觸一側(cè)的另一側(cè)。
[0081]柵電極8是控制隧穿絕緣層7產(chǎn)生隧穿效應(yīng)的電極，是控制器件開啟和關(guān)斷的電極，與隧穿絕緣層7的兩個獨立部分的與導電層6相接觸一側(cè)的另一側(cè)相接觸。
[0082]導電層6、隧穿絕緣層7和柵電極8均通過阻擋絕緣層2與發(fā)射區(qū)3、發(fā)射極9、集電區(qū)5和集電極10相互隔離；柵電極8通過阻擋絕緣層2與單晶硅襯底I相互隔離。
[0083]導電層6、隧穿絕緣層7和柵電極8共同組成了體硅雙柵絕緣隧穿基極雙極晶體管的隧穿基極，當隧穿絕緣層7在柵電極8的控制下發(fā)生隧穿時，電流從柵電極8經(jīng)隧穿絕緣層7流動到導電層6，并為基區(qū)4供電。
[0084]發(fā)射區(qū)3與基區(qū)4之間、集電區(qū)5與基區(qū)4之間具有相反雜質(zhì)類型、且發(fā)射區(qū)3與發(fā)射極9之間形成歐姆接觸、集電區(qū)3與集電極10之間形成歐姆接觸。
[0085]體硅雙柵絕緣隧穿基極雙極晶體管，以N型為例，發(fā)射區(qū)3、基區(qū)4和集電區(qū)5分別為N區(qū)、P區(qū)和N區(qū)，其具體的工作原理為:當集電極10正偏，且柵電極8處于低電位時，柵電極8與導電層6之間沒有形成足夠的電勢差，此時隧穿絕緣層7處于高阻狀態(tài)，沒有明顯隧穿電流通過，因此使得基區(qū)4和發(fā)射區(qū)3之間無法形成足夠大的基區(qū)電流來驅(qū)動體硅雙柵絕緣隧穿基極雙極晶體管，即器件處于關(guān)斷狀態(tài)；隨著柵電極8電壓的逐漸升高，柵電極8與導電層6之間的電勢差逐漸增大，使得位于柵電極8與導電層6之間隧穿絕緣層7內(nèi)的電場強度也隨之逐漸增大，當隧穿絕緣層7內(nèi)的電場強度位于臨界值以下時，隧穿絕緣層7依然保持良好的高阻狀態(tài)，柵電極和發(fā)射極之間的電勢差幾乎完全降在隧穿絕緣層7的內(nèi)壁和外壁兩側(cè)之間，也就使得基區(qū)和發(fā)射區(qū)之間的電勢差極小，因此基區(qū)幾乎沒有電流流過，器件也因此保持良好的關(guān)斷狀態(tài)，而當隧穿絕緣層7內(nèi)的電場強度位于臨界值以上時，隧穿絕緣層7會由于隧穿效應(yīng)而產(chǎn)生明顯的隧穿電流，并且隧穿電流則會隨著柵電極8電勢的增大以極快的速度陡峭上升，這就使得隧穿絕緣層7在柵電極極短的電勢變化區(qū)間內(nèi)由高阻態(tài)迅速轉(zhuǎn)換為低阻態(tài)，當隧穿絕緣層7處于低阻態(tài)，此時隧穿絕緣層7在柵電極8和導電層6之間所形成的電阻要遠小于導電層6和發(fā)射極3之間所形成的電阻，這就使得基區(qū)4和發(fā)射區(qū)3之間形成了足夠大的正偏電壓，并且在隧穿效應(yīng)的作用下，在隧穿絕緣層7的內(nèi)壁和外壁之間產(chǎn)生大量電流移動，導電層6、隧穿絕緣層7和柵電極8共同組成了體硅雙柵絕緣隧穿基極雙極晶體管的隧穿基極，當隧穿絕緣層7在柵電極8的控制下發(fā)生隧穿時，電流從柵電極8經(jīng)隧穿絕緣層7流動到導電層6，并為基區(qū)4供電；基區(qū)4電流經(jīng)發(fā)射區(qū)3增強后由集電極流出，此時器件處于開啟狀態(tài)。
[0086]體硅雙柵絕緣隧穿基極雙極晶體管，與現(xiàn)有集成電路工藝完全兼容，并利用普通體硅晶圓作為器件襯底，在保證器件具有優(yōu)秀性能的同時，節(jié)約生產(chǎn)成本。
[0087]體硅雙柵絕緣隧穿基極雙極晶體管，在基區(qū)4兩側(cè)同時具有絕緣隧穿結(jié)構(gòu)，在柵電極8的控制作用下使絕緣隧穿效應(yīng)同時發(fā)生在基區(qū)兩側(cè)，因此提升了隧穿電流的產(chǎn)生率。
[0088]體硅雙柵絕緣隧穿基極雙極晶體管，利用隧穿絕緣層阻抗與隧穿絕緣層內(nèi)電場強度之間極為敏感的相互關(guān)系，通過對隧穿絕緣層7選取適當?shù)乃淼澜^緣材料，并對隧穿絕緣層7的高度及厚度進行適當調(diào)節(jié)，就可以使隧穿絕緣層7在極小的柵電極電勢變化區(qū)間內(nèi)實現(xiàn)高阻態(tài)和低阻態(tài)之間的轉(zhuǎn)換，可以實現(xiàn)更優(yōu)秀的開關(guān)特性。
[0089]體硅雙柵絕緣隧穿基極雙極晶體管，柵絕緣隧穿電流通過導電層6流向基區(qū)，并經(jīng)過發(fā)射區(qū)進行信號增強，與普通TFETs只是利用少量的半導體帶間隧穿電流作為器件的導通電流相比，具有更好的正向電流導通特性，基于上述原因，對比于普通TFETs器件，體硅雙柵絕緣隧穿基極雙極晶體管可以實現(xiàn)更高的正向?qū)娏鳌?br>
[0090]本發(fā)明所提出的體硅雙柵絕緣隧穿基極雙極晶體管的單元及陣列在體硅晶圓上的具體制造工藝步驟如下:
[0091 ] 步驟一、如圖4至圖5所示，提供一個體硅晶圓，通過離子注入或擴散工藝，對體硅晶圓上方的單晶硅薄膜進行摻雜，初步形成基區(qū)4。
[0092]步驟二、如圖6至圖7所示，再次通過離子注入或擴散工藝，對體硅晶圓上方進行摻雜，在晶圓上表面形成與步驟一中的雜質(zhì)類型相反的、濃度不低于1019每立方厘米的重摻雜區(qū)，初步形成發(fā)射區(qū)3和集電區(qū)5。
[0093]步驟三、如圖8至圖9所示，通過光刻、刻蝕等工藝在所提供的體硅晶圓上形成長方體狀單晶硅孤島隊列。
[0094]步驟四、如圖10至圖11所示,在晶圓上方淀積絕緣介質(zhì)后平坦化表面至露出發(fā)射區(qū)3、基區(qū)4和集電區(qū)5，初步形成阻擋絕緣層11。
[0095]步驟五、如圖12至圖13所示，進一步通過光刻、刻蝕等工藝在晶圓上方形成長方體狀單晶硅孤島陣列。
[0096]步驟六、如圖14至圖15所示，在晶圓上方淀積絕緣介質(zhì)后平坦化表面至露出發(fā)射區(qū)3、基區(qū)4和集電區(qū)5，進一步形成阻擋絕緣層11。
[0097]步驟七、如圖16至圖17所示，通過刻蝕工藝，對晶圓表面基區(qū)兩側(cè)中間部分的阻擋絕緣層2進行刻蝕。
[0098]步驟八、如圖18至圖19所不,在晶圓上方淀積金屬或具有和基區(qū)4相同雜質(zhì)類型的重摻雜的多晶硅，使步驟七中被刻蝕掉的阻擋絕緣層2完全被填充，再將表面平坦化至露出發(fā)射區(qū)3、基區(qū)4、集電區(qū)5和阻擋絕緣層2，形成導電層6。
[0099]步驟九、如圖20至圖21所示，分別在基區(qū)兩側(cè)的導電層6的遠離基區(qū)的一側(cè)對阻擋絕緣層2進行刻蝕。
[0100]步驟十、如圖22至圖23所示，在晶圓上方淀積隧穿絕緣層介質(zhì)，使步驟九中被刻蝕掉的阻擋絕緣層2被隧穿絕緣層介質(zhì)完全填充，再將表面平坦化至露出發(fā)射區(qū)3、基區(qū)4、集電區(qū)5、導電層6和阻擋絕緣層2，形成隧穿絕緣層7。
[0101]步驟十一、如圖24至圖25所示，分別在基區(qū)兩側(cè)的隧穿絕緣層7的遠離基區(qū)的一側(cè)對阻擋絕緣層2進行刻蝕。
[0102]步驟十二、如圖26至圖28所示，在晶圓上方淀積金屬或重摻雜的多晶硅，使步驟十一中被刻蝕掉的阻擋絕緣層2被完全填充。
[0103]步驟十三、如圖29至30所示，將表面平坦化至露出發(fā)射區(qū)3、基區(qū)4、集電區(qū)5、導電層6、隧穿絕緣層7和阻擋絕緣層2，初步形成柵電極8。
[0104]步驟十四、如圖31至圖33所示，在晶圓上方淀積絕緣介質(zhì)，進一步形成阻擋絕緣層2。
[0105]步驟十五、如圖34至圖35所示，通過刻蝕工藝將位于步驟十三所形成的柵電極8上方的阻擋絕緣層2刻蝕掉。
[0106]步驟十六、如圖36至圖38所示，在晶圓上方淀積金屬或重摻雜的多晶硅，使步驟十五中被刻蝕掉的阻擋絕緣層2被完全填充，將表面平坦化，進一步形成柵電極8。
[0107]步驟十七、如圖39至圖40所示，通過刻蝕工藝刻蝕掉用于形成器件單元之間走線部分以外的部分，進一步形成柵電極8。
[0108]步驟十八、如圖41至圖43所示,在晶圓上方淀積絕緣介質(zhì),將表面平坦化,進一步形成阻擋絕緣層2。
[0109]步驟十九、如圖44至45所示，通過刻蝕工藝刻蝕掉位于發(fā)射區(qū)3和集電區(qū)5的上方的阻擋絕緣層2，形成發(fā)射極9和集電極10的通孔。
[0110]步驟二十、如圖1至圖3所示，在晶圓上方淀積金屬，使步驟十八中所形成的發(fā)射極9和集電極10的通孔被完全填充，并通過刻蝕工藝形成發(fā)射極9和集電極10。
【權(quán)利要求】
1.體硅雙柵絕緣隧穿基極雙極晶體管，其特征在于:采用包含單晶硅襯底(I)的體硅晶圓作為生成器件的襯底；發(fā)射區(qū)(3)、基區(qū)(4)和集電區(qū)(5)位于單晶硅襯底(I)的上方，基區(qū)⑷位于發(fā)射區(qū)⑶和集電區(qū)(5)之間；發(fā)射極(9)位于發(fā)射區(qū)⑶的上方；集電極(10)位于集電區(qū)(5)的上方；導電層(6)、隧穿絕緣層(7)和柵電極⑶依次在基區(qū)⑷的兩側(cè)的中間部分形成夾層結(jié)構(gòu)；阻擋絕緣層(2)與位于發(fā)射區(qū)(3)、集電區(qū)(5)和基區(qū)(4)下方以外的單晶硅襯底(I)的上表面部分相互接觸。
2.根據(jù)權(quán)利要求1所述的體硅雙柵絕緣隧穿基極雙極晶體管，其特征在于:導電層(6)形成于基區(qū)(4)的兩側(cè)，并在兩側(cè)均形成歐姆接觸，導電層(6)是金屬材料或者是同基區(qū)(4)具有相同雜質(zhì)類型的、且摻雜濃度大于119每立方厘米的半導體材料。
3.根據(jù)權(quán)利要求1所述的體硅雙柵絕緣隧穿基極雙極晶體管，其特征在于:隧穿絕緣層(7)為用于產(chǎn)生隧穿電流的絕緣材料層，具有兩個獨立部分，每一部分形成于基區(qū)(4)兩側(cè)導電層(6)與基區(qū)⑷相接觸一側(cè)的另一側(cè)。
4.根據(jù)權(quán)利要求1所述的體硅雙柵絕緣隧穿基極雙極晶體管，其特征在于:柵電極(8)是控制隧穿絕緣層(7)產(chǎn)生隧穿效應(yīng)的電極，是控制器件開啟和關(guān)斷的電極，與隧穿絕緣層(7)的兩個獨立部分與導電層(6)相接觸一側(cè)的另一側(cè)相接觸。
5.根據(jù)權(quán)利要求1所述的體硅雙柵絕緣隧穿基極雙極晶體管，其特征在于:導電層(6)、隧穿絕緣層(7)和柵電極(8)均通過阻擋絕緣層(2)與發(fā)射區(qū)(3)、發(fā)射極(9)、集電區(qū)(5)和集電極(10)相互隔離；柵電極⑶通過阻擋絕緣層(2)與單晶硅襯底⑴相互隔離。
6.根據(jù)權(quán)利要求1所述的體硅雙柵絕緣隧穿基極雙極晶體管，其特征在于:導電層(6)、隧穿絕緣層(7)和柵電極(8)共同組成了體硅雙柵絕緣隧穿基極雙極晶體管的隧穿基極，當隧穿絕緣層(7)在柵電極(8)的控制下發(fā)生隧穿時，電流從柵電極(8)經(jīng)隧穿絕緣層(7)流動到導電層(6)，并為基區(qū)(4)供電。
7.根據(jù)權(quán)利要求1所述的體硅雙柵絕緣隧穿基極雙極晶體管，其特征在于:發(fā)射區(qū)(3)與基區(qū)⑷之間、集電區(qū)(5)與基區(qū)⑷之間具有相反雜質(zhì)類型，且發(fā)射區(qū)(3)與發(fā)射極(9)之間形成歐姆接觸，集電區(qū)(3)與集電極(10)之間形成歐姆接觸。
8.—種如權(quán)利要求1所述的體硅雙柵絕緣隧穿基極雙極晶體管的制造方法，其特征在于:該工藝步驟如下: 步驟一、提供一個體硅晶圓，通過離子注入或擴散工藝，對體硅晶圓上方的單晶硅薄膜進行摻雜，初步形成基區(qū)(4)； 步驟二、再次通過離子注入或擴散工藝，對體硅晶圓上方進行摻雜，在晶圓上表面形成與步驟一中的雜質(zhì)類型相反的、濃度不低于119每立方厘米的重摻雜區(qū)，初步形成發(fā)射區(qū)(3)和集電區(qū)(5)； 步驟三、通過光刻、刻蝕工藝在所提供的體硅晶圓上形成長方體狀單晶硅孤島隊列； 步驟四、在晶圓上方淀積絕緣介質(zhì)后平坦化表面至露出發(fā)射區(qū)(3)、基區(qū)(4)和集電區(qū)(5)，初步形成阻擋絕緣層(11)； 步驟五、進一步通過光刻、刻蝕等工藝在晶圓上方形成長方體狀單晶硅孤島陣列；步驟六、在晶圓上方淀積絕緣介質(zhì)后平坦化表面至露出發(fā)射區(qū)(3)、基區(qū)(4)和集電區(qū)(5)，進一步形成阻擋絕緣層(11)；步驟七、通過刻蝕工藝，對晶圓表面基區(qū)兩側(cè)中間部分的阻擋絕緣層(2)進行刻蝕；步驟八、在晶圓上方淀積金屬或具有和基區(qū)(4)相同雜質(zhì)類型的重摻雜的多晶硅，使步驟七中被刻蝕掉的阻擋絕緣層(2)完全被填充，再將表面平坦化至露出發(fā)射區(qū)(3)、基區(qū)(4)、集電區(qū)(5)和阻擋絕緣層(2)，形成導電層(6)；步驟九、分別在基區(qū)兩側(cè)的導電層出)的遠離基區(qū)的一側(cè)對阻擋絕緣層(2)進行刻蝕； 步驟十、在晶圓上方淀積隧穿絕緣層介質(zhì)，使步驟九中被刻蝕掉的阻擋絕緣層(2)被隧穿絕緣層介質(zhì)完全填充，再將表面平坦化至露出發(fā)射區(qū)(3)、基區(qū)(4)、集電區(qū)(5)、導電層(6)和阻擋絕緣層(2)，形成隧穿絕緣層(7)； 步驟十一、分別在基區(qū)兩側(cè)的隧穿絕緣層(7)的遠離基區(qū)的一側(cè)對阻擋絕緣層(2)進行刻蝕； 步驟十二、在晶圓上方淀積金屬或重摻雜的多晶硅，使步驟十一中被刻蝕掉的阻擋絕緣層(2)被完全填充； 步驟十三、將表面平坦化至露出發(fā)射區(qū)(3)、基區(qū)(4)、集電區(qū)(5)、導電層(6)、隧穿絕緣層(7)和阻擋絕緣層(2)，初步形成柵電極⑶； 步驟十四、在晶圓上方淀積絕緣介質(zhì)，進一步形成阻擋絕緣層(2); 步驟十五、通過刻蝕工藝將位于步驟十三所形成的柵電極(8)上方的阻擋絕緣層(2)刻蝕掉； 步驟十六、在晶圓上方淀積金屬或重摻雜的多晶硅，使步驟十五中被刻蝕掉的阻擋絕緣層(2)被完全填充，將表面平坦化，進一步形成柵電極(8)； 步驟十七、通過刻蝕工藝刻蝕掉用于形成器件單元之間走線部分以外的部分，進一步形成柵電極⑶； 步驟十八、在晶圓上方淀積絕緣介質(zhì)，將表面平坦化，進一步形成阻擋絕緣層(2);步驟十九、通過刻蝕工藝刻蝕掉位于發(fā)射區(qū)(3)和集電區(qū)(5)的上方的阻擋絕緣層(2)，形成發(fā)射極(9)和集電極(10)的通孔； 步驟二十、在晶圓上方淀積金屬，使步驟十八中所形成的發(fā)射極(9)和集電極(10)的通孔被完全填充，并通過刻蝕工藝形成發(fā)射極(9)和集電極(10)。
【文檔編號】H01L21/331GK104465737SQ201410747247
【公開日】2015年3月25日 申請日期:2014年12月8日 優(yōu)先權(quán)日:2014年12月8日
【發(fā)明者】靳曉詩, 劉溪 申請人:沈陽工業(yè)大學