半導(dǎo)體裝置及其制造方法
【專(zhuān)利摘要】半導(dǎo)體襯底(1)在第一主表面具有槽(1b)。絕緣柵型場(chǎng)效應(yīng)部包含形成在第一主表面的柵電極(12a)。電位固定用電極(12b)埋入槽(1b)內(nèi)且具有在所述第一主表面上以寬度(w2)比槽(1b)的寬度(w1)大的方式伸出的伸出部。發(fā)射極形成在第一主表面上，與柵電極(12a)電絕緣且連接到電位固定用電極(12b)的伸出部的整個(gè)上表面上。這樣可以得到能夠通過(guò)抑制鋁尖峰的產(chǎn)生而提高可靠性的半導(dǎo)體裝置及其制造方法。
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置及其制造方法
[0001]本申請(qǐng)是基于2008年2月20日提出的申請(qǐng)?zhí)枮?00810081235.2的申請(qǐng)(半導(dǎo)體裝置及其制造方法)的分案申請(qǐng)，以下引用其內(nèi)容。

【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及半導(dǎo)體裝置及其制造方法。

【背景技術(shù)】
[0003]在作為驅(qū)動(dòng)電機(jī)等的開(kāi)關(guān)的功率半導(dǎo)體裝置(power semiconductor device)中，在額定電壓為300V以上的領(lǐng)域主要采用IGBT (Insulated Gate Bipolar Transistor)。
[0004]作為這樣的功率半導(dǎo)體裝置，以往提出如下的結(jié)構(gòu):在溝槽柵型的IGBT單元之間設(shè)置溝槽，在該溝槽內(nèi)埋入成為與發(fā)射極相同電位的填充層(參考特開(kāi)2002 — 353456號(hào)公報(bào)，國(guó)際公開(kāi)第021058160號(hào)小冊(cè)子)。
[0005]特別地，在特開(kāi)2002 - 353456號(hào)公報(bào)中，IGBT的柵電極和成為發(fā)射極電位的填充層相互在同一步驟中形成。
[0006]在該制造步驟中，首先，在襯底上形成柵電極用的溝槽和填充層用的溝槽，以覆蓋這些溝槽的各自的內(nèi)壁的方式形成第一絕緣膜。之后，以對(duì)這些溝槽內(nèi)進(jìn)行填充的方式在襯底的整個(gè)表面上形成導(dǎo)電層，對(duì)該導(dǎo)電層進(jìn)行整個(gè)面刻蝕。由此，僅這些溝槽的各自的內(nèi)部殘留導(dǎo)電層，形成柵電極和填充層。
[0007]之后，以覆蓋柵電極和填充層的方式在襯底的整個(gè)表面上形成第二絕緣膜，選擇性地對(duì)該第二絕緣膜實(shí)施刻蝕處理。由此，在第二絕緣膜上形成使填充層周邊露出的接觸孔，柵電極上的第二絕緣膜殘留。之后，在整個(gè)表面上形成發(fā)射極，由此，發(fā)射極通過(guò)接觸孔與填充層電連接，并且，由于第二絕緣膜而與柵電極電絕緣。
[0008]這樣，IGBT的柵電極和成為發(fā)射極電位的填充層在同一步驟中形成。
[0009]但是，在特開(kāi)2002 — 353456號(hào)公報(bào)這樣的結(jié)構(gòu)、制造方法中，存在如下問(wèn)題:在填充層和溝槽內(nèi)壁之間產(chǎn)生微細(xì)的間隙，在該部分產(chǎn)生招尖峰(aluminum spike)等，由此,可靠性降低。下面將對(duì)此進(jìn)行說(shuō)明。
[0010]在特開(kāi)2002 - 353456號(hào)公報(bào)這樣的制造方法中，在用于形成接觸孔的刻蝕中，通常，實(shí)施第二絕緣膜厚度的百分之幾十的過(guò)刻蝕。該過(guò)刻蝕是考慮第二絕緣膜厚度的晶片表面內(nèi)、表面間的不均勻和刻蝕裝置的刻蝕速度的不均勻而進(jìn)行的。
[0011]由于該過(guò)刻蝕，對(duì)形成在填充層和溝槽的內(nèi)壁面之間的第一絕緣膜進(jìn)行預(yù)定量刻蝕除去。由此，在填充層和溝槽的內(nèi)壁面之間形成了柵極氧化膜厚度大小的非常細(xì)的間隙。
[0012]此外，在利用濺射法等形成與硅接觸而形成硅化物用的高熔點(diǎn)金屬層的情況下，除了使用酸或者堿液等的一般的接觸孔清洗之外，還以除去硅的露出部分的自然氧化膜為目的，利用氫氟酸(HF)等進(jìn)行表面的刻蝕。在該刻蝕時(shí)，形成在填充層和溝槽內(nèi)壁面之間的第一絕緣膜也被進(jìn)行預(yù)定量刻蝕除去。由此，也存在更大(深)地對(duì)填充層和溝槽內(nèi)壁面之間的第一絕緣膜進(jìn)行預(yù)定量刻蝕除去的危險(xiǎn)性。
[0013]這樣產(chǎn)生的間隙不僅與最前端的LSI (Large Scale Integrated circuit)的加工尺寸差不多細(xì)小，而且是在接觸孔內(nèi)產(chǎn)生的也被稱(chēng)為雙接觸孔的截面結(jié)構(gòu)。由此，即使采用應(yīng)用于最前端的LSI的濺射成膜裝置，在間隙中埋入鈦(Ti)等金屬膜作為阻擋層也是非常困難的。此外，即使假定載入金屬膜以填塞間隙的上部，也不能避免其膜厚度變薄、或者產(chǎn)生針孔。
[0014]結(jié)果，利用后繼步驟的熱處理、或者利用由作為一般元件動(dòng)作的通電導(dǎo)致的電遷移(electro-migrat1n)反應(yīng)等，通過(guò)阻擋性較弱的金屬膜，作為發(fā)射極材料的招和作為襯底材料的硅直接反應(yīng)。由此，在硅擴(kuò)散到鋁中的同時(shí)，鋁也侵蝕到硅中而成為尖峰(產(chǎn)生所謂的鋁尖峰)，電特性受到很大損失，不能保證長(zhǎng)期的可靠性。


【發(fā)明內(nèi)容】

[0015]本發(fā)明是簽于上述問(wèn)題而進(jìn)行的，其目的是提供可一種通過(guò)抑制鋁尖峰的產(chǎn)生而提高可靠性的半導(dǎo)體裝置及其制造方法。
[0016]本發(fā)明的半導(dǎo)體裝置具有半導(dǎo)體襯、元件、電位固定用電極和第一主電極。半導(dǎo)體襯底具有第一主表面，在該第一主表面具有槽。元件具有絕緣柵型場(chǎng)效應(yīng)部，該絕緣柵型場(chǎng)效應(yīng)部包含形成在第一主表面上的柵電極。電位固定用電極埋入槽內(nèi)，并且，具有在第一主表面上以寬度比槽的寬度大的方式伸出的伸出部。第一主電極形成在第一主表面上，與柵電極電絕緣并且連接到電位固定用電極的伸出部的整個(gè)上表面。
[0017]本發(fā)明的半導(dǎo)體裝置的制造方法具有如下步驟。
[0018]在半導(dǎo)體襯底的主表面形成槽。以埋入槽內(nèi)的方式在主表面上形成導(dǎo)電層。對(duì)導(dǎo)電層進(jìn)行構(gòu)圖，由此，形成電位固定用電極，并且，在主表面形成柵電極，該電位固定用電極埋入槽內(nèi)且具有在主表面上以寬度比槽的寬度大的伸出的伸出部。以覆蓋柵電極上并且使電位固定用電極的伸出部露出的方式形成絕緣層。以與柵電極電絕緣并且連接到電位固定用電極的伸出部的整個(gè)上表面的方式形成主電極。
[0019]根據(jù)本發(fā)明，由于電位固定用電極在第一主表面上以比槽寬度寬的方式伸出，所以，可以防止在電位固定用電極和槽的壁表面之間產(chǎn)生間隙。由此，可以得到可靠性較高的半導(dǎo)體裝置。
[0020]本發(fā)明的上述及其他目的、特征、方式和優(yōu)點(diǎn)，可由與附圖相關(guān)聯(lián)地理解的關(guān)于本發(fā)明的以下的詳細(xì)說(shuō)明明確。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0021]圖1是概要地示出本發(fā)明實(shí)施方式I的半導(dǎo)體裝置的結(jié)構(gòu)的截面圖。
[0022]圖2?圖11是以步驟順序示出本發(fā)明實(shí)施方式I的半導(dǎo)體裝置的制造方法的概要截面圖。
[0023]圖12是示出在電位固定用電極12b和槽Ib的內(nèi)壁面之間產(chǎn)生間隙的狀態(tài)的概要截面圖。
[0024]圖13是概要地示出將圖1的結(jié)構(gòu)應(yīng)用于縱型的PT型IGBT的情況下的結(jié)構(gòu)的概要截面圖。
[0025]圖14是概要地示出將圖1的結(jié)構(gòu)應(yīng)用于縱型的LPT型IGBT的情況下的結(jié)構(gòu)的概要截面圖。
[0026]圖15是概要地示出將圖1的結(jié)構(gòu)應(yīng)用于縱型的NPT型IGBT的情況下的結(jié)構(gòu)的概要截面圖。
[0027]圖16是概要地示出將圖1的結(jié)構(gòu)應(yīng)用于縱型的MOSFET的情況下的結(jié)構(gòu)的概要截面圖。
[0028]圖17是概要地示出將圖1的結(jié)構(gòu)應(yīng)用于橫型的IGBT的情況下的結(jié)構(gòu)的概要截面圖。
[0029]圖18是本發(fā)明實(shí)施方式3的半導(dǎo)體裝置的結(jié)構(gòu)，概要地示出具有平面柵極結(jié)構(gòu)的結(jié)構(gòu)的截面圖。
[0030]圖19概要地示出作為本發(fā)明實(shí)施方式4的半導(dǎo)體裝置的載流子積累型IGBT的結(jié)構(gòu)的截面圖。
[0031]圖20概要地示出作為本發(fā)明實(shí)施方式4的半導(dǎo)體裝置的MCT結(jié)構(gòu)的截面圖。
[0032]圖21概要地示出作為本發(fā)明實(shí)施方式4的半導(dǎo)體裝置的IEGT結(jié)構(gòu)的截面圖。
[0033]圖22A是改變發(fā)射極區(qū)域的形狀的例子，是示出發(fā)射極和發(fā)射極區(qū)域電連接的狀態(tài)的概要平面圖。
[0034]圖22B是沿圖22A的平面圖的XXIIB 一 XXIIB線的概要截面圖。

【具體實(shí)施方式】
[0035]下面基于【專(zhuān)利附圖】

【附圖說(shuō)明】本發(fā)明的實(shí)施方式。
[0036](實(shí)施方式I)
[0037]參考圖1，本實(shí)施方式的半導(dǎo)體裝置例如可以應(yīng)用于縱型或橫型M0SFET(MetalOxide Semiconductor Field Effect Transistor)、IGBT 等。
[0038]下面，作為例子，說(shuō)明溝槽柵極結(jié)構(gòu)的IGBT或MOSFET的表面的MOS柵極部分的結(jié)構(gòu)。此外，為了說(shuō)明便利，作為例子說(shuō)明了 η溝道型MOS柵極，但是，相反導(dǎo)電型的P溝道型也具有相同的結(jié)構(gòu)或效果。
[0039]例如，在由硅構(gòu)成的半導(dǎo)體襯底I內(nèi)，形成例如成為漂移區(qū)域的η-區(qū)域2。在該η-區(qū)域2上，在半導(dǎo)體襯底I的第一主表面?zhèn)?，例如形成?gòu)成基極區(qū)域的P型區(qū)域3。在該P(yáng)型區(qū)域3內(nèi)，在半導(dǎo)體襯底I的第一主表面，選擇性地形成例如成為發(fā)射極區(qū)域(源極區(qū)域)的η型區(qū)域4。
[0040]以穿過(guò)η型區(qū)域4以及P型區(qū)域3而到達(dá)η_區(qū)域2的方式，在半導(dǎo)體襯底I的第一主表面形成槽la。此外，在沒(méi)有形成η型區(qū)域4的半導(dǎo)體襯底I的第一主表面，以穿過(guò)P型區(qū)域3而到達(dá)η—區(qū)域2的方式形成槽lb。以覆蓋這些槽la、Ib的各自的內(nèi)壁面以及半導(dǎo)體襯底I的第一主表面的方式，例如，形成由氧化硅膜構(gòu)成的絕緣膜11。
[0041]在槽Ia內(nèi)形成作為控制電極的柵電極12a。柵電極12a以隔著絕緣膜(柵極絕緣膜)11而與被η-區(qū)域2和η型區(qū)域4夾持的ρ型區(qū)域3對(duì)置的方式形成。也就是，由柵電極12a、絕緣膜(柵極絕緣膜)ll、n_區(qū)域2、n型區(qū)域4和ρ型區(qū)域3構(gòu)成絕緣柵型場(chǎng)效應(yīng)部。
[0042]該柵電極12a例如由摻雜有雜質(zhì)后的多晶硅層(下面稱(chēng)為摻雜多晶硅層)等的具有導(dǎo)電性的材質(zhì)構(gòu)成。該柵電極12a僅形成在槽12a內(nèi)，沒(méi)有從槽Ia突出到半導(dǎo)體襯底I的第一主表面上方。
[0043]在槽Ib內(nèi)形成電位固定用電極12b。該電位固定用電極12b例如由摻雜多晶硅層等的具有導(dǎo)電性的材質(zhì)構(gòu)成。該電位固定用電極12b具有從槽Ib突出到半導(dǎo)體襯底I的第一主表面上方的部分，該突出的部分具有以成為比槽Ib的寬度wl大的寬度w2的方式在橫向(第一主表面的面內(nèi)方向)伸出的伸出部。并且，在電位固定用電極12b的伸出部和半導(dǎo)體襯底I之間設(shè)置絕緣膜11。
[0044]在半導(dǎo)體襯底I的第一主表面上，形成例如由氧化硅膜構(gòu)成的絕緣膜13。該絕緣膜13具有覆蓋柵電極12a上、并且使電位固定用電極12b的伸出部的上表面整體和半導(dǎo)體襯底I的第一主表面的一部分露出的接觸孔13a。在該絕緣膜13上形成例如由氧化硅膜構(gòu)成的絕緣膜19。并且，絕緣膜11位于絕緣膜13和半導(dǎo)體襯底I之間。
[0045]在該絕緣膜13、19上以及接觸孔13a上形成成為發(fā)射極(或者源電極)的主電極。該主電極連接到從接觸孔13a露出的電位固定用電極12b的伸出部的上表面整體，并且，利用絕緣膜13、19與柵電極12a電絕緣。
[0046]該主電極具有娃化物層14b、16、高熔點(diǎn)金屬層14a、勢(shì)魚(yú)金屬層15、導(dǎo)電層17。娃化物層14b形成在電位固定用電極12b的伸出部的整個(gè)上表面上。硅化物層16形成在從接觸孔13a露出的半導(dǎo)體襯底I的表面上。高熔點(diǎn)金屬層14a分別形成在絕緣膜11、13、19上。勢(shì)魚(yú)金屬層15形成在娃化物層14b、16以及高熔點(diǎn)金屬層14a上。導(dǎo)電層17形成在勢(shì)魚(yú)金屬層15上。
[0047]例如，高熔點(diǎn)金屬層14a是在形成硅化物時(shí)未反應(yīng)的鈦(Ti)層，所以，不存在的情況較多，此外，在存在的情況下厚度也極薄。硅化物層14b、16例如由硅化鈦(TiSi2)構(gòu)成。勢(shì)壘金屬層15由以抑制半導(dǎo)體襯底I和導(dǎo)電層17的反應(yīng)為目的而形成的金屬膜或金屬化合物膜構(gòu)成，例如由氮化鈦(TiN)層構(gòu)成。導(dǎo)電層17由熔點(diǎn)比勢(shì)壘金屬層15低、并且電阻率比高熔點(diǎn)金屬層14a或勢(shì)壘金屬層15低的材料構(gòu)成。該導(dǎo)電層17在硅含量高于1%的情況下，難以與襯底硅反應(yīng)，所以沒(méi)有問(wèn)題，但是，考慮到下述的引線接合特性，在由難以產(chǎn)生娃析出(nodule)的材質(zhì)例如娃含量小于I %的招娃(AlSi)合金、純的招等構(gòu)成的情況下，與高熔點(diǎn)金屬層14a或勢(shì)壘金屬層15相比，具有容易與襯底的硅材料進(jìn)行反應(yīng)的性質(zhì)。
[0048]接下來(lái)，說(shuō)明本實(shí)施方式的制造方法。
[0049]參考圖2，在具有n_區(qū)域2的半導(dǎo)體襯底I的第一主表面形成p型區(qū)域3和η型區(qū)域4。接下來(lái)，在半導(dǎo)體襯底I的第一主表面上，形成穿過(guò)這些η型區(qū)域4和P型區(qū)域3這二者而到達(dá)η—區(qū)域2的槽la、和在沒(méi)有形成η型區(qū)域4的區(qū)域穿過(guò)ρ型區(qū)域3而到達(dá)η_區(qū)域2的槽lb。以覆蓋槽la、lb的內(nèi)壁面以及半導(dǎo)體襯底I的第一主表面的方式形成絕緣膜11。對(duì)于該絕緣膜11來(lái)說(shuō),例如，由利用熱氧化法所形成的氧化硅膜、利用CVD(ChemicalVapor Deposit1n)法所形成的氧化娃膜或者氮化娃膜、或者這些膜的組合的材質(zhì)構(gòu)成。
[0050]參考圖3，在半導(dǎo)體襯底I的第一主表面上，以埋入槽la、Ib這二者的方式，形成例如由摻雜多晶硅膜構(gòu)成的導(dǎo)電層12。為了使該導(dǎo)電層12薄膜化，有時(shí)也對(duì)該導(dǎo)電層12進(jìn)行整個(gè)面刻蝕。
[0051]參考圖4，利用通常的照相制版技術(shù)，在涂敷光致抗蝕劑21后，進(jìn)行曝光、顯影。由此，在槽Ib上，形成寬度比槽Ib寬的抗蝕劑圖形21。
[0052]參考圖5，將抗蝕劑圖形21作為掩膜，在導(dǎo)電層12上實(shí)施干法刻蝕。進(jìn)行該干法刻蝕，直到至少絕緣膜11的表面露出，由此，選擇性地除去導(dǎo)電層12，槽Ia內(nèi)的導(dǎo)電層12a和抗蝕劑圖形21正下方的導(dǎo)電層12b殘留。
[0053]導(dǎo)電層12a僅殘留在槽Ia內(nèi)，導(dǎo)電層12a的上表面為比半導(dǎo)體襯底I的第一主表面退后的位置(即，與第一主表面相比為圖中下側(cè)的位置)。由該導(dǎo)電層12a形成柵電極。
[0054]此外，導(dǎo)電層12b埋入槽Ib內(nèi)，并且，從槽Ib突出到半導(dǎo)體襯底I的第一主表面的上方，該突出的部分成為以寬度比槽Ib大的方式伸出的形狀。由該導(dǎo)電層12b形成電位固定用電極12b。
[0055]之后，例如通過(guò)灰化等除去抗蝕劑圖形21。
[0056]參考圖6，以覆蓋半導(dǎo)體襯底I的第一主表面上的方式形成絕緣膜13。該絕緣膜13可以是利用常壓CVD法或等離子體CVD法所形成的PSG(Phosphc)Silicate Glass)、 BPSG(Boro-Phospho Silicate Glass)> BP(Boro-Phospho)—TEOS (Tetra-Ethyl-Ortho-Silicate)氧化娃膜等的任何一種。
[0057]參考圖7，利用熱處理使絕緣膜13回流，使其上表面變平坦。之后，為了提高與照相制版用的光致抗蝕劑的粘著性，例如，利用減壓CVD法等形成由氧化硅膜等構(gòu)成的絕緣膜19。之后，在絕緣膜19上涂敷光致抗蝕劑22。
[0058]并且，絕緣膜19的成膜不是必須的，光致抗蝕劑22可以直接涂敷在絕緣膜13上。
[0059]參考圖8，利用通常的照相制版技術(shù)對(duì)光致抗蝕劑22進(jìn)行曝光、顯影，構(gòu)圖為預(yù)定的形狀。以覆蓋柵電極12a上、并且使電位固定用電極12b及其周邊部開(kāi)口的方式對(duì)該抗蝕劑圖形22進(jìn)行構(gòu)圖。
[0060]將該抗蝕劑圖形作為掩膜，對(duì)絕緣膜19、13實(shí)施濕法刻蝕之后，實(shí)施干法刻蝕。由此，在絕緣膜19、13上，形成到達(dá)電位固定用電極12b的伸出部的上表面以及半導(dǎo)體襯底I的表面的接觸孔13a。之后，例如利用灰化等除去抗蝕劑圖形22。
[0061]并且，用于形成上述接觸孔13a的對(duì)絕緣膜19、13進(jìn)行的刻蝕不僅可以是干法刻蝕，而且也可以是濕法刻蝕。
[0062]參考圖9，實(shí)施用于使絕緣膜19、13的接觸孔13a的開(kāi)口端部的形狀成為圓形的熱處理(回流)。
[0063]參考圖10，以覆蓋整個(gè)表面的方式，形成例如鈦等的高熔點(diǎn)金屬層14。
[0064]參考圖11，利用例如反應(yīng)性濺射法形成由例如氮化鈦(TiN)構(gòu)成的勢(shì)壘金屬層
15。之后，通過(guò)燈加熱退火(lamp annealing)等的 RTA(Rapid Thermal Anneal)處理,越過(guò)勢(shì)壘金屬層15，對(duì)高熔點(diǎn)金屬層14進(jìn)行熱處理。由此，高熔點(diǎn)金屬層14的高熔點(diǎn)金屬和導(dǎo)電層12或半導(dǎo)體襯底I的硅進(jìn)行反應(yīng)，形成由高熔點(diǎn)金屬和硅構(gòu)成的硅化物層(例如TiSi2) 14b、16。也就是，在高熔點(diǎn)金屬層14和導(dǎo)電層12的接觸部分，形成硅化物層14b，在高熔點(diǎn)金屬層14和半導(dǎo)體襯底I的接觸部分，形成硅化物層16。
[0065]此時(shí)，還存在絕緣膜11、13、19上的高熔點(diǎn)金屬層14未進(jìn)行反應(yīng)而作為未反應(yīng)的高熔點(diǎn)金屬層(例如鈦層)14a殘留下來(lái)的情況。
[0066]之后，在整個(gè)表面形成由例如鋁構(gòu)成的導(dǎo)電層17，實(shí)施用于使勢(shì)壘金屬層15、導(dǎo)電層17等穩(wěn)定的熱處理，從而圖1中示出的本實(shí)施方式的半導(dǎo)體裝置完成。
[0067]根據(jù)本實(shí)施方式，由于在電位固定用電極12b和槽Ib的內(nèi)壁面之間沒(méi)有產(chǎn)生間隙，所以，可以得到可靠性較高的半導(dǎo)體裝置。下面對(duì)其進(jìn)行說(shuō)明。
[0068]參考圖12，在電位固定用電極12b僅形成在槽Ib內(nèi)的情況下，在絕緣膜13上形成接觸孔13a時(shí)，電位固定用電極12b和槽Ib的內(nèi)壁面之間的絕緣膜11也被刻蝕了。由此，在電位固定用電極12b和槽Ib的內(nèi)壁面之間產(chǎn)生了非常細(xì)的間隙50。
[0069]此外，在通過(guò)濺射法等形成與硅接觸而形成硅化物層14b、16的高熔點(diǎn)金屬層的情況下，在成膜之前，以除去硅的露出部分的自然氧化膜為目的，利用氫氟酸等進(jìn)行表面的刻蝕。由于該刻蝕，存在絕緣膜11被更大(深)地刻蝕的危險(xiǎn)性。
[0070]在這樣產(chǎn)生的極細(xì)的間隙50中埋入高熔點(diǎn)金屬層或勢(shì)壘金屬層15非常困難。此夕卜，高熔點(diǎn)金屬層或勢(shì)壘金屬層15即使以堵塞間隙50上的方式付著，也不能避免其膜厚度變薄或者產(chǎn)生針孔。
[0071]在這種狀態(tài)下，當(dāng)形成鋁層作為導(dǎo)電層17時(shí)，導(dǎo)電層17的鋁與半導(dǎo)體襯底I的硅或電位固定用電極12b的硅直接接觸、或者隔著阻擋性較弱的金屬膜而形成。由此，硅擴(kuò)散到鋁中，同時(shí)，鋁也侵蝕到硅中而成為尖峰(產(chǎn)生所謂的鋁尖峰)，從而電特性受到很大損失，不能保證長(zhǎng)期的可靠性。
[0072]另一方面，在本實(shí)施方式中，如圖1所不，電位固定用電極12b具有在第一主表面上以成為比槽Ib的寬度Wl大的寬度《2的方式伸出的伸出部。并且，該電位固定用電極12b的伸出部覆蓋槽Ib的內(nèi)壁面和電位固定用電極12b之間的絕緣膜11上。因此，當(dāng)進(jìn)行形成圖8中示出的接觸孔用的刻蝕時(shí)，可以防止槽Ib的內(nèi)壁面和電位固定用電極12b之間的絕緣膜11被刻蝕除去。由此，可以防止在電位固定用電極12b和槽Ib的內(nèi)壁面之間產(chǎn)生間隙。這樣，可以防止產(chǎn)生細(xì)微的間隙，所以，在該細(xì)微的間隙上勢(shì)壘金屬的阻擋性也不會(huì)惡化。因此，可以防止導(dǎo)電層17的鋁與半導(dǎo)體襯底I的硅或電位固定用電極12b的硅進(jìn)行反應(yīng)，可得到可靠性較高的半導(dǎo)體裝置。
[0073]此外，由于電位固定用電極12b的伸出部的整個(gè)上表面與發(fā)射電極連接，所以，可以確保電位固定用電極12b和發(fā)射極的接觸面積變較大。由此，可以穩(wěn)定地將電位固定用電極12b的電位固定到GND。
[0074]此外，由于電位固定用電極12b的伸出部的整個(gè)上表面與發(fā)射極連接，所以，形成圖8中示出的接觸孔13a所要求的加工精度可以降低。
[0075]假定以僅到達(dá)電位固定用電極12b的伸出部的一部分方式形成接觸孔時(shí)，必須使電位固定用電極12b用的槽Ib的寬度比柵電極用的槽Ia的寬度大。由此，若在相同的刻蝕步驟中形成槽Ib和槽Ia時(shí)，槽Ib比槽Ia深一些。由此，在截止時(shí)的主耐壓保持時(shí)產(chǎn)生電場(chǎng)集中，導(dǎo)致主耐壓降低。
[0076]與此相對(duì),在本實(shí)施方式中，由于將電位固定用電極12b的伸出部分的整個(gè)上表面與發(fā)射極連接，所以，可以使槽Ib的寬度與槽Ia的寬度相同。由此，可以抑制上述的主耐壓保持時(shí)的電場(chǎng)集中，可以將主耐壓維持得較高。
[0077]此外，電位固定用電極12b與發(fā)射極電連接，通過(guò)絕緣膜11與半導(dǎo)體襯底I對(duì)置地形成電容，所以，可利用該電位固定用電極12b使半導(dǎo)體襯底I的電位固定并穩(wěn)定。
[0078]此外，在本實(shí)施方式中，在以相同的間距重復(fù)地形成幾百萬(wàn)、幾十億單元組中，編入電位固定用電極12b。由此，本實(shí)施方式的半導(dǎo)體裝置是適于與高集成化相伴的單元尺寸的縮小的結(jié)構(gòu)。
[0079]此外，在本實(shí)施方式中，假定多個(gè)電位固定用電極12b鄰接地形成的情況下，鄰接的電位固定用電極12b所夾持的ρ型區(qū)域3能夠與發(fā)射極電連接。因此，鄰接的電位固定用電極12b所夾持的ρ型區(qū)域3能夠可靠地成為接地電壓而不成為電浮置狀態(tài)。
[0080]并且，作為形成圖1所示的硅化鈦(TiSi2)層14b和氮化鈦(TiN)層15的疊層結(jié)構(gòu)的方法，具有如下方法:例如，對(duì)利用濺射法形成在硅上的鈦(Ti)層進(jìn)行燈加熱退火，由此，使與硅接觸的鈦層的下側(cè)進(jìn)行硅化物化而成為硅化鈦，同時(shí)，使鈦層的上側(cè)與燈加熱退火的環(huán)境下的氮?dú)膺M(jìn)行反應(yīng)，形成氮化鈦。下層的硅化鈦層使歐姆特性較好，上層的氮化鈦層成為勢(shì)壘金屬。由利用上述燈加熱退火進(jìn)行的熱氮化形成氮化鈦層的方法，是由下層的硅化物層和上層的氮化鈦層分?jǐn)傗亴拥暮穸鹊姆椒?，所以，氮化鈦層的膜不?huì)變厚。
[0081]因此，在需要較厚的氮化鈦層的情況下，優(yōu)選通過(guò)反應(yīng)性濺射法形成氮化鈦層。在采用該方法的情況下，可得到硅化鈦層14b/反應(yīng)性氮化鈦層15/鋁系材料層17的疊層結(jié)構(gòu)。此外，鋁系材料層17是純的鋁、硅含量小于1%的鋁硅(AlSi)合金、鋁銅(AlCu)合金、鋁硅銅(AlSiCu)合金等。
[0082]此外,在雙極IC(Integrated Circuit)或功率器件的情況下,也存在使用歐姆特性比硅化鈦好的硅化物層即硅化鉬(PtSi)層作為硅化物層的情況。在這種情況下，使用硅化鉬(PtSi)層/鎢化鈦(TiW)層/鋁系材料層的疊層結(jié)構(gòu)。
[0083](實(shí)施方式2)
[0084]圖1中示出的結(jié)構(gòu)可以應(yīng)用于圖13?圖15中示出的縱型的IGBT、圖16中示出的縱型的η溝道MOSFET (下面稱(chēng)為nMOSFET)或圖17中示出的橫型的IGBT等。
[0085]并且，所謂縱型的意思是，主電流在形成在半導(dǎo)體襯底的第一主表面上的電極和形成在第二主表面上的電極之間流過(guò)的類(lèi)型。此外，所謂橫型的意思是，主電流在形成在半導(dǎo)體襯底的第一主表面上的電極間流過(guò)的類(lèi)型。
[0086]參考圖13，該結(jié)構(gòu)是將圖1的結(jié)構(gòu)應(yīng)用于縱型的PT(穿通:Punch Through)型IGBT的情況下的結(jié)構(gòu)。在該結(jié)構(gòu)中，在半導(dǎo)體襯底I的n_區(qū)域(n_漂移區(qū)域)2的第二主表面?zhèn)纫来涡纬蒼+區(qū)域(n+緩沖區(qū)域)5和ρ+區(qū)域(ρ+集電極區(qū)域)6。以與該P(yáng)+區(qū)域(p+集電極區(qū)域)6接觸的方式，在半導(dǎo)體襯底I的第二主表面上形成主電極(集電極)18。
[0087]參考圖14,該結(jié)構(gòu)是將圖1的結(jié)構(gòu)應(yīng)用于縱型LPT (弱穿通:LightPunch Through)型IGBT的情況下的結(jié)構(gòu)。在該結(jié)構(gòu)中，在半導(dǎo)體襯底I的ιΓ區(qū)域(ιΓ漂移區(qū)域)2的第二主表面?zhèn)纫来涡纬搔切蛥^(qū)域(η型緩沖區(qū)域)5和ρ型區(qū)域(P型集電極區(qū)域)6。以與該ρ型區(qū)域(P型集電極區(qū)域)6接觸的方式，在半導(dǎo)體襯底I的第二主表面上形成主電極(集電極)18。
[0088]此外，參考圖15，該結(jié)構(gòu)是將圖1的結(jié)構(gòu)應(yīng)用于縱型的ΝΡΤ(非穿通:Non PunchThrough)型IGBT的情況下的結(jié)構(gòu)。在該結(jié)構(gòu)中，在半導(dǎo)體襯底I的ιΓ區(qū)域(ιΓ漂移區(qū)域)2的第二主表面?zhèn)戎苯有纬蒔型區(qū)域(P型集電極區(qū)域)6。以與該ρ型區(qū)域(P型集電極區(qū)域)6接觸的方式在半導(dǎo)體襯底I的第二主表面上形成主電極(集電極)18。
[0089]參考圖16，在該結(jié)構(gòu)中，在半導(dǎo)體襯底I的η_區(qū)域(η_漂移區(qū)域)2的第二主表面?zhèn)戎苯有纬搔?區(qū)域(η+漏極區(qū)域)5。以與該η+區(qū)域(η+漏極區(qū)域)5接觸的方式，在半導(dǎo)體襯底I的第二主表面上形成主電極(漏電極)18。
[0090]參考圖17，在該結(jié)構(gòu)中，在η_區(qū)域(η_漂移區(qū)域)2內(nèi)，在半導(dǎo)體襯底I的第一主表面形成η型區(qū)域(η型緩沖區(qū)域)5。此外，在η型區(qū)域(η型緩沖區(qū)域)5內(nèi)，在半導(dǎo)體襯底I的第一主表面形成P型區(qū)域(P型集電極區(qū)域)6。
[0091]以與P型區(qū)域(P型集電極區(qū)域)6接觸的方式，在第一主表面上形成主電極(集電極)區(qū)域。該主電極(集電極)具有在半導(dǎo)體襯底I的第一主表面與P型區(qū)域(P型集電極區(qū)域)6接觸的硅化物層16、形成在絕緣膜11、13、19上的未反應(yīng)的高熔點(diǎn)金屬層14a、形成在硅化物層16以及高熔點(diǎn)金屬層14a上的勢(shì)壘金屬層15、形成在該勢(shì)壘金屬層15上的例如由鋁構(gòu)成的導(dǎo)電層18。
[0092]在該圖17中示出的橫型IGBT結(jié)構(gòu)將圖13中示出的PT型的縱型IGBT的結(jié)構(gòu)作成橫型。與此相同地，在圖1中示出的結(jié)構(gòu)也可以應(yīng)用于將圖14中示出的LPT型的縱型IGBT結(jié)構(gòu)作成橫型或?qū)D15中示出的NPT型的縱型IGBT結(jié)構(gòu)作成橫型后的結(jié)構(gòu)。
[0093]并且，圖13?圖17的除此以外的結(jié)構(gòu)與圖1中示出的實(shí)施方式I的結(jié)構(gòu)幾乎相同，所以，相同的要素給出相同的符號(hào)，并且省略其說(shuō)明。
[0094]這樣，圖13?圖17的各結(jié)構(gòu)也與實(shí)施方式I相同，電位固定用電極12b具有在第一主表面上寬度w2比槽Ib的寬度wl大的伸出部，所以，可防止在電位固定用電極12b和槽Ib的壁面之間產(chǎn)生間隙，由此可以得到可靠性較高的半導(dǎo)體裝置。
[0095](實(shí)施方式3)
[0096]在圖1中示出的上述實(shí)施方式I中，說(shuō)明了絕緣柵型場(chǎng)效應(yīng)部的柵極是溝槽柵極結(jié)構(gòu)，但是，絕緣柵型場(chǎng)效應(yīng)部的柵極也可以是平面柵極結(jié)構(gòu)。下面說(shuō)明該結(jié)構(gòu)。
[0097]參考圖18，例如，在由硅構(gòu)成的半導(dǎo)體襯底I內(nèi)，形成例如成為漂移區(qū)域的n_區(qū)域2。在該η—區(qū)域2，在半導(dǎo)體襯底I的第一主表面?zhèn)龋x擇性地形成例如成為基極區(qū)域的P型區(qū)域3。在該P(yáng)型區(qū)域3內(nèi)，在半導(dǎo)體襯底I的第一主表面?zhèn)?，選擇性地形成例如成為發(fā)射極區(qū)域(源極區(qū)域)的η型區(qū)域4。
[0098]在第一主表面，在被η型區(qū)域4和η_區(qū)域2夾持的ρ型區(qū)域3上，隔著絕緣膜(柵極絕緣膜)11形成柵電極12a。該柵電極12a形成在平坦的第一主表面上，而沒(méi)有形成在槽內(nèi)。絕緣膜(柵極絕緣膜)11例如由氧化硅膜構(gòu)成，柵電極12a例如由摻雜多晶硅層等的具有導(dǎo)電性的非金屬的材質(zhì)構(gòu)成。
[0099]由柵電極12a、絕緣膜(柵極絕緣膜)11、η—區(qū)域2、η型區(qū)域4和ρ型區(qū)域3構(gòu)成絕緣柵型場(chǎng)效應(yīng)部。
[0100]并且，本實(shí)施方式的除此以外的結(jié)構(gòu)與圖1中示出的實(shí)施方式I的結(jié)構(gòu)幾乎相同，所以，相同要素給出相同的符號(hào)，并且，省略其說(shuō)明。
[0101]這樣，即使絕緣柵型場(chǎng)效應(yīng)部的柵極是平面柵極結(jié)構(gòu)，與實(shí)施方式I相同地，電位固定用電極12b具有在第一主表面上寬度比槽Ib的寬度大的伸出部，所以，也可以防止在電位固定用電極12b和槽Ib的壁面之間產(chǎn)生間隙，由此，可得到可靠性較高的半導(dǎo)體裝置。
[0102]此外，與實(shí)施方式I的結(jié)構(gòu)相同，本實(shí)施方式的結(jié)構(gòu)也可以應(yīng)用于圖13?圖15中示出的縱型IGBT、圖16中示出的縱型MOSFET或圖17中示出的橫型IGBT等。
[0103](實(shí)施方式4)
[0104]在實(shí)施方式I?3中說(shuō)明了 IGBT、M0SFET，但是，本發(fā)明也可以應(yīng)用于除此以外的具有絕緣柵型場(chǎng)效應(yīng)部的元件，也可應(yīng)用于例如載流子積累型IGBT、MCT(MOS-ControlledThyristor) > IEGT(Inject1n Enhanced Gate Transistor)等。下面說(shuō)明這些結(jié)構(gòu)。
[0105]參考圖19，本實(shí)施方式的載流子積累型IGBT與圖13中示出的PT型的縱型IGBT結(jié)構(gòu)相比，不同之處在于，在rT區(qū)域2和ρ型區(qū)域3之間增加η型CS (Carrier Stored)層31。
[0106]除此以外的載流子積累型IGBT的結(jié)構(gòu)與圖13中示出的結(jié)構(gòu)幾乎相同，所以相同的要素給出相同的符號(hào)，并且省略其說(shuō)明。
[0107]參考圖20，在本實(shí)施方式的MCT中，在例如由硅構(gòu)成的半導(dǎo)體襯底I內(nèi)，形成例如成為漂移區(qū)域的n_區(qū)域2。在該n_區(qū)域2上，在半導(dǎo)體襯底I的第一主表面?zhèn)?，依次形成例如成為基極區(qū)域的P型區(qū)域3和例如成為陰極區(qū)域的η型區(qū)域32。在該η型區(qū)域32內(nèi)，在半導(dǎo)體襯底I的第一主表面?zhèn)龋x擇性地形成例如成為短發(fā)射極區(qū)域(short emitterreg1n)的 p.區(qū)域 33。
[0108]以穿過(guò)p+區(qū)域33、η型區(qū)域32以及ρ型區(qū)域3而到達(dá)η_區(qū)域2的方式，在半導(dǎo)體襯底I的第一主表面形成槽la。此外，在沒(méi)有形成P+區(qū)域33的半導(dǎo)體襯底I的第一主表面，以穿過(guò)η型區(qū)域32以及ρ型區(qū)域3而到達(dá)η—區(qū)域2的方式形成槽lb。以覆蓋這些槽la、lb的各自的內(nèi)壁面以及半導(dǎo)體襯底I的第一主表面的方式，形成例如由氧化硅膜構(gòu)成的絕緣膜11。在槽Ia內(nèi)形成柵電極12a，在槽Ib內(nèi)形成電位固定用電極12b。
[0109]除此以外的MCT的結(jié)構(gòu)與圖13中示出的結(jié)構(gòu)幾乎相同，所以，相同的要素給出相同的符號(hào)，并且省略其說(shuō)明。
[0110]參考圖21，本實(shí)施方式的IEGT與圖13中示出的PT型的縱型IGBT結(jié)構(gòu)相比，不同之處在于，在柵電極12a和電位固定用電極12b之間增加?xùn)艠O的間隔結(jié)構(gòu)。
[0111]該柵極的間隔結(jié)構(gòu)具有至少兩個(gè)槽Ic和埋入該槽Ic內(nèi)的偽柵極12c。在沒(méi)有形成η型區(qū)域4的半導(dǎo)體襯底I的第一主表面，以穿過(guò)ρ型區(qū)域3而到達(dá)η—區(qū)域2的方式形成兩個(gè)槽lc。在兩個(gè)槽Ic的各自的內(nèi)壁上形成例如由氧化硅膜構(gòu)成的絕緣膜11。
[0112]兩個(gè)槽Ic分別由偽柵極12c填埋。分別埋入兩個(gè)槽Ic的偽柵極12c具有以寬度比槽Ic的寬度大的方式伸出的伸出部。鄰接的偽柵極12c的伸出部在半導(dǎo)體襯底I的第一主表面上相互連接，由此,鄰接的偽柵極12c彼此為相同電位。由兩個(gè)槽Ic夾持的ρ型區(qū)域3成為電浮置的狀態(tài)。
[0113]以覆蓋兩個(gè)偽柵極12c的伸出部的方式形成絕緣膜13、19。在該絕緣膜13、19上形成發(fā)射極。
[0114]在該IEGT中，偽柵極12c的數(shù)量或間隔可根據(jù)IEGT所要求的特性(主耐壓等級(jí)、電流密度、動(dòng)作速度等)、結(jié)構(gòu)任意設(shè)定。
[0115]在除此以外的IEGT結(jié)構(gòu)中，由于與圖13中示出的結(jié)構(gòu)幾乎相同，所以相同的要素給出相同的符號(hào)，并且省略其說(shuō)明。
[0116]這樣，即使在載流子積累型IGBT、MCT以及IEGT的任何一種中，與實(shí)施方式I相同地，電位固定用電極12b在第一主表面上具有寬度比槽Ib的寬度大的伸出部，所以，也可以防止在電位固定用電極12b和槽Ib的壁面之間產(chǎn)生間隙，由此，可得到可靠性較高的半導(dǎo)體裝置。
[0117](其他實(shí)施方式)
[0118]對(duì)改變發(fā)射極區(qū)域的形狀后的其他例子進(jìn)行說(shuō)明。
[0119]圖22k和圖22B是改變了發(fā)射極區(qū)域的形狀的例子，圖22k是示出發(fā)射極和發(fā)射極區(qū)域的電連接的狀態(tài)的概要平面圖，圖22B是沿圖22A的XXIIB — XXIIB線的概要截面圖。參考圖22A，在半導(dǎo)體襯底I的第一主表面，在與槽la、lb的延伸的方向交叉的方向(例如，正交的方向)上條紋狀地配置各η型區(qū)域(發(fā)射極區(qū)域)4和ρ型區(qū)域(基極區(qū)域)3。也就是，在圖22Α中，如粗線所示，η型區(qū)域(發(fā)射極區(qū)域)4在平面圖中形成為由槽la、lb斷開(kāi)的帶狀。此外，P型區(qū)域(基極區(qū)域)3也在平面圖中形成為由槽la、lb斷開(kāi)的帶狀。
[0120]這樣，η型區(qū)域(發(fā)射極區(qū)域)4和ρ型區(qū)域(基極區(qū)域)3在平面圖中在第一主表面交替地形成為帶狀，對(duì)于η型區(qū)域(發(fā)射極區(qū)域)4的帶狀區(qū)域來(lái)說(shuō)，除槽la、Ib以外，僅由η型區(qū)域(發(fā)射極區(qū)域)4構(gòu)成，對(duì)于ρ型區(qū)域(基極區(qū)域)3的帶狀區(qū)域來(lái)說(shuō)，除槽la、Ib以外，僅由P型區(qū)域(基極區(qū)域)3構(gòu)成。
[0121]這樣條紋狀地配置各η型區(qū)域(發(fā)射極區(qū)域)4和ρ型區(qū)域(基極區(qū)域)3，所以，硅化物層16與η型區(qū)域(發(fā)射極區(qū)域)4和ρ型區(qū)域(基極區(qū)域)3這二者接觸。由此，對(duì)于發(fā)射極來(lái)說(shuō)，硅化物層16與η型區(qū)域(發(fā)射極區(qū)域)4和ρ型區(qū)域(基極區(qū)域)3電連接。
[0122]在上述實(shí)施方式中，說(shuō)明了半導(dǎo)體襯底I的材料是硅的情況，但是，在本發(fā)明中的半導(dǎo)體襯底I的材料不限于硅材料，廣泛地也可以是除硅以外的半導(dǎo)體材料或由硅與其他元素的化合物構(gòu)成的半導(dǎo)體材料。例如，作為半導(dǎo)體襯底I的材料，也可以采用碳化硅(SiC)、氮化鎵(GaN)等寬帶隙材料、或硅鍺(SiGe)、鎵砷(GaAs)、銦磷(InP)、鎵鋁砷(GaAlAs)等化合物半導(dǎo)體材料、作為由碳構(gòu)成的寬帶隙半導(dǎo)體材料的鉆石或熱解石墨(Pyloritic Graphite)、p_BN(Pyloritic Boron Nitride)、硫化鎘(CdS)或鎘硒(CdSe)等I1-VI族化合物半導(dǎo)體材料等。
[0123]本發(fā)明可以特別有利地應(yīng)用于功率用半導(dǎo)體裝置。
[0124]在上述實(shí)施方式中示出的導(dǎo)電型(P型、η型)可以是相反的導(dǎo)電類(lèi)型。
[0125]詳細(xì)地說(shuō)明并示出了本發(fā)明，但是這僅是示例性用的，不是限定，應(yīng)該理解為本發(fā)明的范圍由所附的技術(shù)方案的范圍解釋。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，具有: 半導(dǎo)體襯底，具有第一主表面，在所述第一主表面具有槽； 具有絕緣柵型場(chǎng)效應(yīng)部的元件，該絕緣柵型場(chǎng)效應(yīng)部包括形成在所述第一主表面的柵電極； 電位固定用電極，埋入所述槽內(nèi)，并且，具有在所述第一主表面上以寬度比所述槽的寬度大的方式伸出的伸出部； 第一主電極，形成在所述第一主表面上，與所述柵電極電絕緣，并且，連接到所述電位固定用電極的所述伸出部的整個(gè)上表面， 所述元件包括: 第一導(dǎo)電型的發(fā)射極區(qū)域，形成在所述半導(dǎo)體襯底的所述第一主表面；以及 第二導(dǎo)電性的基極區(qū)域，形成在所述半導(dǎo)體襯底的所述第一主表面， 在所述第一主表面，在平面視圖中，所述發(fā)射極區(qū)域和所述基極區(qū)域在與所述槽的延伸方向交叉的方向上以帶狀形成。
2.根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其特征在于， 所述第一主電極包括: 第一金屬膜；以及 第二金屬膜，形成在所述第一金屬膜上，熔點(diǎn)比所述第一金屬膜低并且容易與所述半導(dǎo)體襯底的構(gòu)成材料反應(yīng)。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述元件是具有所述絕緣柵型場(chǎng)效應(yīng)部的雙極晶體管。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述半導(dǎo)體襯底具有與所述第一主表面對(duì)置的第二主表面， 所述半導(dǎo)體裝置還具有形成在所述第二主表面的第二主電極， 所述元件是在所述第一主電極和所述第二主電極之間流過(guò)主電流的縱型元件。
5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 還具有形成在所述第一主表面的第二主電極， 所述元件是在所述第一主電極和所述第二主電極之間流過(guò)主電流的橫型元件。
【文檔編號(hào)】H01L29/739GK104377235SQ201410514446
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2008年2月20日 優(yōu)先權(quán)日:2007年6月20日
【發(fā)明者】湊忠玄, 高野和豐 申請(qǐng)人:三菱電機(jī)株式會(huì)社