導(dǎo)電橋存儲器系統(tǒng)及其制造方法
【專利摘要】本公開內(nèi)容涉及導(dǎo)電橋存儲器系統(tǒng)及其制造方法。一種導(dǎo)電橋存儲器系統(tǒng)及其制造方法包括：在下電極上提供具有孔的介電層，所述孔在下電極上方；在下電極上方并在所述孔中形成離子源層，該步驟包括：在下電極上方沉積再活化層，在再活化層上沉積第一離子源層，在第一離子源層上沉積另一再活化層，在所述另一再活化層上沉積第二離子源層；并且在離子源層上形成上電極。
【專利說明】導(dǎo)電橋存儲器系統(tǒng)及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總地涉及半導(dǎo)體存儲器系統(tǒng)，更具體地，涉及隨機存取存儲器系統(tǒng)。

【背景技術(shù)】
[0002] 非易失性存儲器系統(tǒng)的性能在過去幾年得到了改進(jìn)。技術(shù)管理中的改變已經(jīng)將非 易失性存儲器裝置推進(jìn)到照相機、計算機、個人數(shù)據(jù)助理、智能電話和專有業(yè)務(wù)應(yīng)用中。
[0003] 當(dāng)前基于電荷儲存技術(shù)的閃存裝置由于電荷儲存層在寫入期間的損傷而具有有 限壽命。損傷可以由用于儲存電荷的晶體結(jié)構(gòu)的物理減弱引起。該狀況通過限制單個的存 儲器單元可以進(jìn)行的讀寫次數(shù)并且平衡存儲器中的所有位置上的寫入來抵抗。這些單元的 有限可靠性導(dǎo)致了糾錯策略和分布式寫操作，以便延長存儲器模塊的可用壽命。許多維護 處理可以在操作者不了解的情況下在后臺進(jìn)行操作。
[0004] 可以提高可用存儲器密度、同時延展存儲器結(jié)構(gòu)的壽命可靠性的其他非易失 性存儲器技術(shù)在發(fā)展中。這些非易失性存儲器技術(shù)包括自旋轉(zhuǎn)移力矩隨機存取存儲器 (STT-RAM)、電阻型隨機存取存儲器以及可編程金屬化存儲器。
[0005] 可編程金屬化存儲器也被稱為導(dǎo)電橋隨機存取存儲器（CBRAM)，其每個單元一般 由離子源層以及夾在下電極與上電極之間的氧化膜構(gòu)成。存儲器單元操作是由于通過來自 離子源層的材料電沉積而形成的導(dǎo)電橋的形成/溶解而產(chǎn)生的。在目前已知的CBRAM單元 制造方法中，通過物理氣相沉積（PVD)工藝使層沉積。然而，來自不需要的區(qū)域的濺射沉積 材料的移除可能留下殘留物，這些殘留物可以損害單元性能。此外，在鑲嵌工藝中不能使用 PVD來形成受限的存儲器單元。
[0006] 因此，對于更好的導(dǎo)電橋存儲器系統(tǒng)及其制造方法的需要仍然存在。鑒于對于更 小型裝置和更高密度存儲器的推進(jìn)，找到這些問題的答案越來越關(guān)鍵。鑒于日益增長的商 業(yè)競爭壓力，連同增長的消費者期待和市場上減少的有意義的產(chǎn)品差異的機會，找到這些 問題的答案是關(guān)鍵的。另外，對于降低成本、改進(jìn)效率和性能以及滿足競爭壓力的需要給找 到這些問題的答案的關(guān)鍵必要性增添了更大的緊迫性。
[0007] 長久以來一直在尋求這些問題的解決方案，但是現(xiàn)有的發(fā)展尚未教導(dǎo)或建議任何 解決方案，因此，這些問題的解決方案長久以來一直困擾著本領(lǐng)域的技術(shù)人員。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明提供一種導(dǎo)電橋存儲器系統(tǒng)的制造方法，該制造方法包括：在下電極上提 供具有孔的介電層，所述孔在下電極上方；在下電極上方并在所述孔中形成離子源層，該步 驟包括：在下電極上方沉積再活化層，在再活化層上沉積第一離子源層，在第一離子源層上 沉積另一再活化層，在所述另一再活化層上沉積第二離子源層；并且在所述離子源層上形 成上電極。
[0009] 本發(fā)明提供一種導(dǎo)電橋存儲器系統(tǒng)，該導(dǎo)電橋存儲器系統(tǒng)包括：下電極；介電層， 在下電極上方，具有孔；離子源層，在下電極上方并在所述孔中，該離子源層包括：在下電 極上方的再活化層、在再活化層上的第一離子源層、在第一離子源層上的另一再活化層、在 所述另一再活化層上的第二離子源層；以及上電極，在所述離子源層上。
[0010] 本發(fā)明的某些實施例具有除了以上提及的那些步驟或元件之外或者代替以上提 及的那些步驟或元件的其他步驟或元件。當(dāng)參照附圖進(jìn)行以下詳細(xì)描述時，通過閱讀以下 詳細(xì)描述，這些步驟或元件對于本領(lǐng)域的技術(shù)人員將變得清楚。

【專利附圖】

【附圖說明】
[0011] 圖1是本發(fā)明的實施例中的導(dǎo)電橋存儲器系統(tǒng)的架構(gòu)圖。
[0012] 圖2是存儲器層的一部分的詳細(xì)視圖。
[0013] 圖3是存儲器層的部分在沉積制造階段中的截面圖。
[0014] 圖4是在進(jìn)一步沉積制造階段中的圖3的結(jié)構(gòu)。
[0015] 圖5是在進(jìn)一步沉積制造階段中的圖4的結(jié)構(gòu)。
[0016] 圖6是本發(fā)明的另一實施例中的導(dǎo)電橋存儲器系統(tǒng)的制造方法的流程圖。

【具體實施方式】
[0017] 充分詳細(xì)地描述以下實施例以使得本領(lǐng)域的技術(shù)人員能夠做出并使用本發(fā)明。要 理解，其他實施例基于本公開將是顯而易見的，并且可以在不脫離本發(fā)明的范圍的情況下 進(jìn)行系統(tǒng)、處理或機械改變。
[0018] 在以下描述中，給出了許多特定細(xì)節(jié)來提供對本發(fā)明的透徹理解。然而，將顯而易 見的是，可以在沒有這些特定細(xì)節(jié)的情況下實施本發(fā)明。為了避免模糊本發(fā)明，沒有詳細(xì)公 開一些公知的電路、系統(tǒng)構(gòu)造和處理步驟。
[0019] 示出所述系統(tǒng)的實施例的附圖是半圖解式的，并且沒有按比例繪制，具體地，一些 尺寸是為了清晰地呈現(xiàn)，在附圖中被夸張示出。類似地，盡管附圖中的視圖為了易于描述通 常示出類似的方位，但是圖中的這個描繪多半是任意的。一般來講，可以在任何方位操作本 發(fā)明。
[0020] 相同的編號在所有附圖中都用于涉及相同的元件。為了方便描述，將實施例編號 為第一實施例、第二實施例等，這些實施例并非意圖具有任何其他重要性或者對本發(fā)明提 供限制。
[0021] 為了說明的目的，本文中所使用的術(shù)語"水平"被定義為平行于存儲器層的平面或 表面的平面，而不管其方位如何。術(shù)語"垂直"是指垂直于剛才定義的水平的方向。如附圖 中所示，諸如"上方"、"下方"、"底部"、"頂部"、"側(cè)面"（如在"側(cè)壁"中）、"較高"、"較低"、 "較上"、"上面"和"下面"的術(shù)語是相對于水平面定義的。術(shù)語"在…上"意指在元件之間 存在直接接觸。術(shù)語"直接在...上"意指在一個元件與另一個元件之間存在直接接觸而 沒有中間元件。
[0022] 術(shù)語"有源側(cè)"是指芯片、模塊、封裝件或電子結(jié)構(gòu)的一側(cè)，該側(cè)具有制造于其上的 有源電路系統(tǒng)，或者具有用于連接到該芯片、模塊、封裝件或電子結(jié)構(gòu)內(nèi)的有源電路系統(tǒng)的 元件。
[0023] 本文中所使用的術(shù)語"處理"包括在形成所描述的結(jié)構(gòu)時所需要的材料或光刻膠 的沉積、該材料或光刻膠的構(gòu)圖、曝光、顯影、蝕刻、清潔和/或移除。
[0024] 現(xiàn)在參照圖1，其中示出了本發(fā)明的實施例中的導(dǎo)電橋存儲器系統(tǒng)100的架構(gòu)圖。 導(dǎo)電橋存儲器系統(tǒng)1〇〇的架構(gòu)圖描繪了單個存儲器單元，該存儲器單元具有耦合到下電極 106的晶體管102,下電極106與存儲器層104接觸。要理解，存儲器單元組合在一起的陣 列可以形成導(dǎo)電橋存儲器系統(tǒng)1〇〇。
[0025] 可以通過掩膜、蝕刻和沉積的組合在介電層108中以及在介電層108上形成下電 極106,介電層108諸如氮化硅（SiN)層或二氧化硅（Si02)層。下電極106可以是由金屬或 合金形成的金屬結(jié)構(gòu)，所述金屬或合金包括鉬（Pt)、氮化鈦（TiN)、釕（Ru)、鎢（W)、硫（S)、 氮化鎢（WN)或它們的組合?？梢栽诮殡妼?08中蝕刻的開口中通過物理氣相沉積（PVD)、 化學(xué)氣相沉積（CVD)、濺射、電鍍或金屬層沉積來使下電極106沉積。
[0026] 存儲器層104包括在下電極106上的電阻改變層110上的離子源層112。例如， 電阻改變層110可以通過合適的絕緣材料或半導(dǎo)體材料沉積在下電極106上而形成，所述 絕緣材料或半導(dǎo)體材料諸如稀土氧化物、稀土氮化物、氧化硅或氮化硅，或具體地，氧化釓 (Gd203)、氧化鋁（A1203)或氧化硅（Si 203)。電阻改變層110被定義為絕緣層，根據(jù)在上電極 114與下電極106之間產(chǎn)生的電場的方向（電壓的極性），該絕緣層與離子源層112組合可 以在高阻狀態(tài)或低阻狀態(tài)之間切換。
[0027] 離子源層112被定義為用于形成上電極114與下電極106之間的導(dǎo)電橋的離子 源，從而降低這兩個電極之間的電阻。例如，離子源層112可以由摻雜硫族化物或碲（Te) 合金（通稱為碲化物）層以及過渡金屬或主族金屬形成，諸如各種構(gòu)造的碲化銅（CuTex)、 碲化鋁（Al2Tex)、碲化鋅（ZnTex)、碲化鎳（Ni2Te x)、碲化鋯（ZrTex)以及碲化銀（Ag2Tex)。電 阻改變層110和離子源層112的組合可以形成存儲器層104。在操作期間，可以操縱存儲器 層104以通過誘導(dǎo)來自離子源層112的離子流動通過電阻改變層110來反映低阻狀態(tài)或高 阻狀態(tài)。離子源層112可以為50至1000埃，150至300埃的厚度為優(yōu)選厚度。
[0028] 上電極114可以形成在離子源層112的頂表面上。上電極114可以由直接沉積在 尚子源層112上的界面層116以及在界面層116上的復(fù)蓋層118形成。界面層116可以通 過過渡金屬的沉積而形成，所述過渡金屬包括鈦（Ti)、硅（Si)、鋯（Zr)或合金，但是要理 解，選擇用于界面層116的材料不能與離子源層112過度反應(yīng)。例如，當(dāng)諸如銀（Ag)和銅 (Cu)的金屬被加熱到200-450攝氏度的工藝溫度范圍時，這些金屬可以被離子源層112完 全消耗。
[0029] 覆蓋層118可以由低阻金屬或合金形成，所述低阻金屬或合金包括：鎢（W)、氮化 鎢（WN)、鈦（Ti)和氮化鈦（TiN)。覆蓋層118可以由與離子源層112化學(xué)隔離的多層金屬 或合金形成。覆蓋層118的多層還可以包括銅（Cu)、鋁（A1)、鉭（Ta)或它們的合金的層。 要理解，金屬或合金的其他組合可以成單層地或成多層地沉積在界面層116上，以便形成 厚度在2-30nm范圍內(nèi)的覆蓋層118。
[0030] 電壓參考互連線120可以耦合到上電極114以用于提供操作導(dǎo)電橋存儲器系統(tǒng) 1〇〇所需的操作電壓。該視圖中示出的存儲器單元可以使用鑲嵌工藝來形成以形成受限的 存儲器單元。
[0031] 現(xiàn)在參照圖2,其中示出了存儲器層104的一部分的詳細(xì)視圖。在該詳細(xì)視圖中示 出了在圖1的介電層108的孔中的存儲器層104的離子源層112的各層的例子。例如，離 子源層112的各層可以形成碲化鋁銅鋯膜（AlCuZrTe膜）。離子源層112還可以含有其他 元素，諸如氧（〇)、鍺（Ge)、硅（Si)或氮（N)。離子源層112還可以含有其他硫族元素。該 圖兩側(cè)的波浪線指示僅示出了每層的一部分。
[0032] 離子源層112可以具有再活化層212R(層R)、第一離子源層212A(層A)以及第 -尚子源層212B (層B)。再活化層212R、弟一尚子源層212A以及弟_尚子源層212B可 以通過諸如化學(xué)氣相沉積（CVD)或原子層沉積（ALD)的工藝而沉積在電阻改變層上，再活 化層212R諸如碲化鋁（AlTe)，第一離子源層212A諸如前過渡金屬與Te結(jié)合，諸如碲化鋯 (ZrTe)，第二離子源層212B諸如后過渡金屬與Te結(jié)合，諸如碲化銅（CuTe)。再活化層212R 還可以是碲與除了 A1之外的前主族金屬結(jié)合。
[0033] 這些層可以以各種方式布置。例如，這些層可以從上到下按四層構(gòu)造（諸如ARBR) 布置在電阻改變層110上?？商娲?，該構(gòu)造可以是形式BRAR。在BRAR構(gòu)造中，再活化層 212R可以直接在電阻改變層110上，第一離子源層212A在再活化層212R的頂部，接著為 在第一離子源層212A上的另一再活化層212R、以及在該另一再活化層212R上的第二離子 源層212B。在這個例子中，四層構(gòu)造可以從上到下為：CuTe層，CuTe層在AlTe層的頂部， AlTe層在ZrTe層的頂部，ZrTe層在另一 AlTe層的頂部。
[0034] 為了例示說明的目的，描述了四層構(gòu)造，但是要理解其他分層構(gòu)造是可能的，只要 在每個交替CuTe層與ZrTe層之間存在AlTe層即可。例如，6個或更多個交替層可以成諸 如ARBRAR的構(gòu)造。此外，Cu可以被適當(dāng)?shù)暮筮^渡金屬取代，Zr可以被適當(dāng)?shù)那斑^渡金屬取 代。
[0035] 現(xiàn)在參照圖3,其中示出了存儲器層104的一部分在沉積制造階段中的截面圖?？?以用用于創(chuàng)建受限的存儲器單元的圖案掩蓋圖1的介電層108,并且對介電層108進(jìn)行蝕 刻以在介電層108中形成孔?？梢允紫仁闺娮韪淖儗?10沉積到介電層108中的孔中?？?以在電阻改變層110的頂部經(jīng)由CVD或ALD工藝使再活化層212R沉積在該孔中。以下表 1中示出了用于使作為AlTe的再活化層212R沉積的示例性CVD工藝：
[0036] 表 1
[0037]

【權(quán)利要求】
1. 一種導(dǎo)電橋存儲器系統(tǒng)的制造方法，包括： 在下電極上提供具有孔的介電層，所述孔在所述下電極上方； 在所述下電極上方并在所述孔中形成離子源層，包括： 在所述下電極上方沉積再活化層， 在所述再活化層上沉積第一離子源層， 在所述第一離子源層上沉積另一再活化層， 在所述另一再活化層上沉積第二離子源層；和 在所述離子源層上形成上電極。
2. 根據(jù)權(quán)利要求1所述的方法，還包括在所述下電極上并在所述孔中形成電阻改變 層。
3. 根據(jù)權(quán)利要求1所述的方法，其中，沉積第一離子源層包括： 沉積前過渡金屬；和 沉積硫族元素。
4. 根據(jù)權(quán)利要求1所述的方法，其中，沉積第二離子源層包括： 沉積后過渡金屬；和 沉積硫族元素。
5. 根據(jù)權(quán)利要求1所述的方法，其中，沉積再活化層包括： 沉積前主族金屬；和 沉積硫族元素。
6. 根據(jù)權(quán)利要求1所述的方法，還包括： 在所述下電極上并在所述孔中形成電阻改變層； 其中： 沉積再活化層包括沉積前主族金屬和硫族元素； 沉積第一離子源層包括沉積前過渡金屬和硫族元素；并且 沉積第二離子源層包括沉積后過渡金屬和硫族元素。
7. 根據(jù)權(quán)利要求6所述的方法，還包括將晶體管連接到所述下電極。
8. 根據(jù)權(quán)利要求6所述的方法，其中，沉積第一離子源層包括： 沉積鋯；和 沉積碲。
9. 根據(jù)權(quán)利要求6所述的方法，其中，沉積第二離子源層包括： 沉積銅；和 沉積碲。
10. 根據(jù)權(quán)利要求6所述的方法，其中，沉積再活化層包括： 沉積鋁；和 沉積碲。
11. 一種導(dǎo)電橋存儲器系統(tǒng)的制造方法，包括： 在下電極上提供具有孔的介電層，所述孔在所述下電極上方； 在所述下電極上并在所述孔中形成電阻改變層； 在所述電阻改變層上并在所述孔中形成離子源層，包括： 在所述電阻改變層上沉積具有碲化鋁的再活化層， 在所述再活化層上沉積具有碲化鋯的第一離子源層， 在所述第一離子源層上沉積另一再活化層， 在所述另一再活化層上沉積具有碲化銅的第二離子源層；和 在所述離子源層上形成上電極。
12. 根據(jù)權(quán)利要求11所述的方法，其中，形成離子源層包括通過化學(xué)氣相沉積或原子 層沉積來沉積材料。
13. 根據(jù)權(quán)利要求11所述的方法，其中，沉積具有碲化鋯的第一離子源層包括在化學(xué) 氣相沉積工藝中提供具有通用化學(xué)式Zr(NR2)4的鋯前體。
14. 根據(jù)權(quán)利要求11所述的方法，其中，沉積具有碲化銅的第二離子源層包括用具有 碲化鋁的再活化層使具有碲化鋯的第一離子源層的表面再活化。
15. 根據(jù)權(quán)利要求11所述的方法，其中，沉積具有碲化銅的第二離子源層包括在化學(xué) 氣相沉積或原子層沉積工藝中提供銅前體。
16. -種導(dǎo)電橋存儲器系統(tǒng)，包括： 下電極； 在所述下電極上方具有孔的介電層； 在所述下電極上方并在所述孔中的離子源層，所述離子源層包括： 在所述下電極上方的再活化層， 在所述再活化層上的第一離子源層， 在所述第一離子源層上的另一再活化層， 在所述另一再活化層上的第二離子源層；和 在所述離子源層上的上電極。
17. 根據(jù)權(quán)利要求16所述的系統(tǒng)，還包括在所述下電極上并在所述孔中的電阻改變 層。
18. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中，所述第一離子源層包括碲化鋯。
19. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中，所述第二離子源層包括碲化銅。
20. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中，所述再活化層包括碲化鋁。
【文檔編號】H01L27/24GK104517988SQ201410513145
【公開日】2015年4月15日 申請日期:2014年9月29日 優(yōu)先權(quán)日:2013年10月2日
【發(fā)明者】E·瑪什, T·奎克 申請人:索尼公司