用于替換柵極流程的內(nèi)部l間隔件的制作方法
【專利摘要】本申請案涉及用于替換柵極流程的內(nèi)部L間隔件。通過移除犧牲柵極電介質(zhì)層(110)及犧牲柵極(112)以形成柵極腔(128)而形成集成電路(100)。在所述柵極腔(128)中形成保形電介質(zhì)第一襯里(132)且在所述第一襯里(132)上形成保形第二襯里(134)。第一蝕刻從所述柵極腔(128)的底部移除所述第二襯里(134)，而留下在所述柵極腔(128)的側(cè)壁(114)上的所述第二襯里(134)的材料。第二蝕刻從所述柵極腔(128)的所述底部移除由所述第二襯里(134)暴露的所述第一襯里(132)，而留下在所述柵極腔(128)的所述底部上在所述柵極腔(128)的所述側(cè)壁(114)上的所述第二襯里(134)下方的所述第一襯里(132)的材料。第三蝕刻從所述柵極腔(128)移除所述第二襯里(134)，而留下在所述柵極腔(128)中的所述第一襯里(132)的L形間隔件(148)。在所述柵極腔(128)中形成永久柵極電介質(zhì)層(156)及替換柵極(160)。
【專利說明】用于替換柵極流程的內(nèi)部L間隔件

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路的領(lǐng)域。更特定來說，本發(fā)明涉及集成電路中的MOS晶體管。

【背景技術(shù)】
[0002]用于金屬氧化物半導(dǎo)體(MOS)晶體管的替換柵極過程必須對抗越來越小的柵極長度及因此待填充的柵極腔的較高縱橫比。具有數(shù)個保形層的替換柵極結(jié)構(gòu)可尤其具挑戰(zhàn)性。


【發(fā)明內(nèi)容】

[0003]下文呈現(xiàn)簡化
【發(fā)明內(nèi)容】
以便提供對本發(fā)明的一或多個方面的基本理解。本
【發(fā)明內(nèi)容】
并非本發(fā)明的擴(kuò)展概述，且既不打算識別本發(fā)明的關(guān)鍵或緊要元件，也不打算記述其范圍。而是，本
【發(fā)明內(nèi)容】
的主要目的為以簡化形式呈現(xiàn)本發(fā)明的一些概念作為稍后所呈現(xiàn)的更詳細(xì)說明的前言。
[0004]一種含有MOS晶體管的集成電路通過形成由電介質(zhì)材料環(huán)繞的犧牲柵極電介質(zhì)層及犧牲柵極而形成。暴露所述犧牲柵極的頂部表面且移除所述犧牲柵極及所述犧牲柵極電介質(zhì)層以形成柵極腔。在所述柵極腔中形成保形電介質(zhì)第一襯里且在所述柵極腔中在所述第一襯里上形成保形第二襯里。各向異性第一蝕刻從所述柵極腔的底部移除所述第二襯里，而留下在所述柵極腔的側(cè)壁上的所述第二襯里的材料。第二蝕刻從所述柵極腔的所述底部的區(qū)移除由所述第二襯里暴露的所述第一襯里，而留下在所述柵極腔的所述底部上在所述柵極腔的所述側(cè)壁上的所述第二襯里下方的所述第一襯里的材料。第三蝕刻從所述柵極腔移除所述第二襯里，而留下在所述柵極腔中的所述第一襯里的L形間隔件。在所述柵極腔中形成永久柵極電介質(zhì)層且在所述柵極腔中形成替換柵極。

【專利附圖】

【附圖說明】
[0005]圖1A到圖1I是以連續(xù)制作階段描繪的含有具有替換柵極的MOS晶體管的示范性集成電路的橫截面。
[0006]圖2A到圖2F描繪用于集成電路的替代制作序列。

【具體實(shí)施方式】
[0007]參考附圖描述本發(fā)明。所述圖未按比例繪制且其僅經(jīng)提供以圖解說明本發(fā)明。下文參考用于說明的實(shí)例性應(yīng)用來描述本發(fā)明的數(shù)個方面。應(yīng)理解，陳述眾多特定細(xì)節(jié)、關(guān)系及方法以提供對本發(fā)明的理解。然而，所屬領(lǐng)域的技術(shù)人員將容易地認(rèn)識到，可在不使用所述特定細(xì)節(jié)中的一或多者或者使用其它方法的情況下實(shí)踐本發(fā)明。在其它例子中，未詳細(xì)展示眾所周知的結(jié)構(gòu)或操作以避免使本發(fā)明模糊。本發(fā)明不受動作或事件的所圖解說明排序限制，這是因?yàn)橐恍﹦幼骺梢圆煌涡虬l(fā)生及/或與其它動作或事件同時發(fā)生。此外，未必需要所有所圖解說明動作或事件來實(shí)施根據(jù)本發(fā)明的方法。
[0008]—種含有MOS晶體管的集成電路通過形成由電介質(zhì)材料環(huán)繞的犧牲柵極電介質(zhì)層及犧牲柵極而形成。暴露所述犧牲柵極的頂部表面且移除所述犧牲柵極及所述犧牲柵極電介質(zhì)層以形成柵極腔。在所述柵極腔中形成保形電介質(zhì)第一襯里且在所述柵極腔中在所述第一襯里上形成保形第二襯里。各向異性第一蝕刻從所述柵極腔的底部移除所述第二襯里，而留下在所述柵極腔的側(cè)壁上的所述第二襯里的材料。第二蝕刻從所述柵極腔的所述底部的區(qū)移除由所述第二襯里暴露的所述第一襯里，而留下在所述柵極腔的所述底部上在所述柵極腔的所述側(cè)壁上的所述第二襯里下方的所述第一襯里的材料。第三蝕刻從所述柵極腔移除所述第二襯里，而留下在所述柵極腔中的所述第一襯里的L形間隔件。在所述柵極腔中形成永久柵極電介質(zhì)層且在所述柵極腔中形成替換柵極。形成具有所述柵極腔中的所述L形間隔件的所述MOS晶體管可有利地提供將在其中形成所述替換柵極的為較低縱橫比柵極腔的較寬柵極腔，借此提供用于柵極替換過程的較多過程寬容度。
[0009]圖1A到圖1I是以連續(xù)制作階段描繪的含有具有替換柵極的MOS晶體管的示范性集成電路的橫截面。參考圖1A，在襯底102中及其上形成集成電路100，襯底102為(例如)單晶硅晶片，但可為絕緣體上硅(SOI)晶片、具有不同晶體定向區(qū)域的混合定向技術(shù)(HOT)晶片或適用于制作集成電路100的其它襯底。
[0010]集成電路100包含用于第一 MOS晶體管104的區(qū)及可能用于具有與第一 MOS晶體管104相反的極性的第二 MOS晶體管106的區(qū)。舉例來說，第一 MOS晶體管104可為p溝道MOS (PMOS)晶體管104且第二 MOS晶體管106可為η溝道MOS (NMOS)晶體管106。第一MOS晶體管104與第二 MOS晶體管106可由形成于襯底102的頂部表面處的場氧化物108橫向隔離。場氧化物108可包含通過淺溝槽隔離(STI)過程形成的二氧化硅。
[0011]第一 MOS晶體管104包含形成于襯底102的頂部表面處的第一犧牲柵極電介質(zhì)層110。舉例來說，第一犧牲柵極電介質(zhì)層110可為通過襯底102的頂部表面的熱氧化形成的2納米到5納米的二氧化硅。第一 MOS晶體管104包含形成于第一犧牲柵極電介質(zhì)層110上的第一犧牲柵極112。舉例來說，第一犧牲柵極112可為30納米到60納米厚的多晶體硅(polycrystalline silicon)(通常稱為多晶娃(polysilicon)。舉例來說,第一犧牲柵極112可通過以下操作形成:在集成電路100的現(xiàn)有頂部表面上形成多晶硅層，在多晶硅層上方形成蝕刻掩模及在反應(yīng)性離子蝕刻(RIE)過程中移除多晶硅以留下第一犧牲柵極112。第一 MOS晶體管104可任選地包含鄰接第一犧牲柵極112的橫向表面的2納米到30納米厚的一或多個電介質(zhì)材料層的第一側(cè)壁114。第一側(cè)壁114可通過以下操作形成:熱氧化第一犧牲柵極112的橫向表面以及在第一犧牲柵極112上方形成一或多個氮化娃及/或二氧化硅保形層，后續(xù)接著各向異性蝕刻以從第一犧牲柵極112及襯底102的水平表面移除氮化硅及/或二氧化硅層，而留下第一側(cè)壁114。第一 MOS晶體管104包含在襯底102中鄰近于且疊置于第一犧牲柵極112下形成的第一源極/漏極區(qū)域116。第一源極/漏極區(qū)域116的橫向尺寸可在將摻雜劑植入到襯底102中以形成第一源極/漏極區(qū)域116期間部分地由第一側(cè)壁114的厚度確定。
[0012]第二 MOS晶體管106包含形成于襯底102的頂部表面處的第二犧牲柵極電介質(zhì)層118。舉例來說，第二犧牲柵極電介質(zhì)層118可與第一犧牲柵極電介質(zhì)層110類似且與其同時形成。第二 MOS晶體管106包含形成于第二犧牲柵極電介質(zhì)層118上的第二犧牲柵極120。舉例來說，第二犧牲柵極120可與第一犧牲柵極112類似且與其同時形成。第二 MOS晶體管106可任選地包含鄰接第二犧牲柵極120的橫向表面的一或多個電介質(zhì)材料層的第二側(cè)壁122。第二側(cè)壁122可以與第一側(cè)壁114類似的方式形成，但可能具有不同層及/或不同厚度。第二 MOS晶體管106包含在襯底102中鄰近于且疊置于第二犧牲柵極120下形成的第二源極/漏極區(qū)域124。第二源極/漏極區(qū)域124的橫向尺寸可在將摻雜劑植入到襯底102中以形成第二源極/漏極區(qū)域124期間部分地由第二側(cè)壁122的厚度確定。
[0013]在襯底102上方形成保護(hù)性電介質(zhì)層126。舉例來說，保護(hù)性電介質(zhì)層126可包含一或多個二氧化硅及/或氮化硅層。保護(hù)性電介質(zhì)層126可進(jìn)一步包含硬材料(例如氮化硅或碳氮化硅)的頂蓋層(未展示)以提供用于后續(xù)移除過程的停止層。
[0014]舉例來說，通過化學(xué)機(jī)械拋光(CMP)過程從第一犧牲柵極112及第二犧牲柵極120的頂部表面移除保護(hù)性電介質(zhì)層126以便暴露第一犧牲柵極112及第二犧牲柵極120的頂部表面。
[0015]參考圖1B，移除第一犧牲柵極112及第一犧牲柵極電介質(zhì)層110以形成第一柵極腔128。同時，移除第二犧牲柵極120及第二犧牲柵極電介質(zhì)層118以形成第二柵極腔130。舉例來說，可使用借助四甲基氫氧化銨(TMAH)的水溶液的濕式蝕刻移除第一犧牲柵極112及第二犧牲柵極120。在移除第一犧牲柵極112及第二犧牲柵極120之后，可借助水緩沖氫氟酸的濕式蝕刻同時移除第一犧牲柵極電介質(zhì)層110及第二犧牲柵極電介質(zhì)層118。第一側(cè)壁114及第二側(cè)壁122的至少一部分在完成第一犧牲柵極112、第二犧牲柵極120、第一犧牲柵極電介質(zhì)層110及第二犧牲柵極電介質(zhì)層118的移除之后保持于適當(dāng)位置中。
[0016]參考圖1C，在保護(hù)性電介質(zhì)層126的頂部表面上保形地形成電介質(zhì)材料的第一襯里132，從而延伸到第一柵極腔128及第二柵極腔130中。第一襯里132在第一柵極腔128及第二柵極腔130的底部處接觸襯底102。第一襯里132在第一側(cè)壁114及第二側(cè)壁122上為連續(xù)的且提供蝕刻停止層以在后續(xù)濕式蝕刻過程中保護(hù)第一側(cè)壁114及第二側(cè)壁122。舉例來說，第一襯里132可為通過類似于原子層沉積(ALD)的多步驟順序沉積過程形成以提供所要厚度控制及保形性的二氧化硅。第一襯里132的最小厚度可為I納米。第一襯里132的最大厚度取決于第一 MOS晶體管104及第二 MOS晶體管106的所要柵極長度以及集成電路100中的晶體管之間的最小間隔件。在一個實(shí)例中，具有26納米到30納米的所要柵極長度的第一 MOS晶體管104及第二 MOS晶體管106的例子可具有帶有I納米到4納米的厚度的第一襯里132的例子。在另一實(shí)例中，具有18納米到22納米的所要柵極長度的第一 MOS晶體管104及第二 MOS晶體管106的例子可具有帶有I納米到3納米的厚度的第一襯里132的例子。在又一實(shí)例中，具有12納米到16納米的所要柵極長度的第一 MOS晶體管104及第二 MOS晶體管106的例子可具有帶有I納米到2.5納米的厚度的第一襯里132的例子。
[0017]在第一襯里132上保形地形成不同于第一襯里132的電介質(zhì)材料的第二襯里134，從而延伸到第一柵極腔128及第二柵極腔130中。舉例來說，第二襯里134可為通過使用六氯乙硅烷及氨的等離子增強(qiáng)型化學(xué)氣相沉積(PECVD)過程形成的氮化硅。用于形成第二襯里134的過程參數(shù)(例如壓力、溫度及形成時間)經(jīng)選擇以提供第二襯里134在第一襯里132的垂直表面上在第一柵極腔128及第二柵極腔130中的所要厚度。第二襯里134的最小厚度可為I納米。第一襯里132與第二襯里134的總的最大厚度也取決于第一 MOS晶體管104及第二 MOS晶體管106的所要柵極長度以及集成電路100中的晶體管之間的最小間隔件。在上文所描述的第一情形中，具有26納米到30納米的所要柵極長度的第一 MOS晶體管104及第二 MOS晶體管106的例子可具有第一襯里132與第二襯里134的5納米的總的最大厚度。在上文所描述的第二情形中，具有18納米到22納米的所要柵極長度的第一MOS晶體管104及第二 MOS晶體管106的例子可具有第一襯里132與第二襯里134的4納米的總的最大厚度。在上文所描述的第三情形中，具有12納米到16納米的所要柵極長度的第一 MOS晶體管104及第二 MOS晶體管106的例子可具有第一襯里132與第二襯里134的3.5納米的總的最大厚度。
[0018]參考圖1D，如圖1D中所示意性地描繪，各向異性第一蝕刻過程136 (例如使用氟原子團(tuán)的RIE過程)從保護(hù)性電介質(zhì)層126的頂部表面上方以及從第一柵極腔128及第二柵極腔130的底部移除第二襯里134，而留下在第一襯里132的垂直表面上在第一柵極腔128及第二柵極腔130中的第二襯里134。各向異性第一蝕刻過程136的過程參數(shù)(例如壓力、功率及過蝕刻時間)經(jīng)選擇以便留下第一襯里132在襯底102上在第一柵極腔128及第二柵極腔130的底部處的所要厚度。
[0019]參考圖1E，第二蝕刻過程138從保護(hù)性電介質(zhì)層126的頂部表面以及從第一柵極腔128及第二柵極腔130的底部移除第一襯里132以暴露襯底102。第二蝕刻過程138留下在第一側(cè)壁114的垂直表面上及在襯底102上在第一柵極腔128中的第二襯里134下方的第一襯里132。類似地，第二蝕刻過程138留下在第二側(cè)壁122的垂直表面上及在襯底102上在第二柵極腔130中的第二襯里134下方的第一襯里132。舉例來說，第二蝕刻過程138可為如圖1E中所描繪使用緩沖氫氟酸的稀釋水溶液的濕式蝕刻過程138。第二濕式蝕刻過程138的過程參數(shù)(例如溫度、緩沖氫氟酸溶液的強(qiáng)度及蝕刻時間)經(jīng)選擇以提供第一襯里132的保持于襯底102上在第二襯里134下方的所要量。
[0020]參考圖1F，化學(xué)氧化過程140形成在襯底102的頂部表面處在第一柵極腔128中的第一氧化硅層142及在襯底102的頂部表面處在第二柵極腔130中的第二氧化硅層144。舉例來說，化學(xué)氧化過程140可在150°C下使用硫酸與過氧化氫的水混合物，或可替代地在85 0C下使用氫氧化銨與過氧化氫的水混合物。
[0021]參考圖1G，第三蝕刻過程146移除圖1F的在第一柵極腔128及第二柵極腔130中的第二襯里134。第三蝕刻過程146留下在第一柵極腔128中的適當(dāng)位置中的實(shí)質(zhì)上全部第一襯里132作為襯底102上的第一 L形間隔件148，且留下在第二柵極腔130中的適當(dāng)位置中的實(shí)質(zhì)上全部第一襯里132作為襯底102上的第二 L形間隔件150。舉例來說，第三蝕刻過程146可為如圖1G中所描繪在150°C到160°C下使用磷酸的水溶液的濕式蝕刻過程146。第三蝕刻過程146的過程參數(shù)(例如溫度、磷酸溶液的強(qiáng)度及蝕刻時間)經(jīng)選擇以提供襯底102上的第一 L形間隔件148及第二 L形間隔件150的所要厚度。第一氧化硅層142及第二氧化硅層144在第三蝕刻過程146期間保護(hù)襯底102。
[0022]參考圖1H，舉例來說，隨后使用緩沖氫氟酸的非常稀釋水溶液移除第一氧化硅層142及第二氧化硅層144。第一 L形間隔件148的橫向部分沿著襯底102的表面從第一 L形間隔件148的垂直部分向內(nèi)延伸至少I納米的距離152。類似地，第二 L形間隔件150的橫向部分沿著襯底102的表面從第二 L形間隔件150的垂直部分向內(nèi)延伸至少I納米的距離 154。
[0023]參考圖1I，在襯底102上及在第一柵極腔128中的第一 L形間隔件148上形成第一永久柵極電介質(zhì)層156。舉例來說,第一永久柵極電介質(zhì)層156可包含具有高電介質(zhì)常數(shù)的一或多種電介質(zhì)材料，例如氧化鉿及/或氧化鋯。在襯底102上及在第二柵極腔130中的第二 L形間隔件150上形成第二永久柵極電介質(zhì)層158。第二永久柵極電介質(zhì)層158還可包含具有高電介質(zhì)常數(shù)的電介質(zhì)材料，且可與第一永久柵極電介質(zhì)層156同時形成。
[0024]在第一柵極腔128中的第一永久柵極電介質(zhì)層156上形成第一替換柵極160。第一替換柵極160可包含一或多個柵極材料層(例如氮化鈦、多晶硅、鈦及鋁)以提供適用于第一 MOS晶體管104的所要功函數(shù)。
[0025]在第二柵極腔130中的第二永久柵極電介質(zhì)層158上形成第二替換柵極162。第二替換柵極162可包含一或多個柵極材料層(例如氮化鈦、多晶硅、鈦及鋁)以提供適用于第二 MOS晶體管106的所要功函數(shù)。第二替換柵極162的層可不同于第一替換柵極160的層，從而反映用于第一 MOS晶體管104的所要功函數(shù)與用于第二 MOS晶體管106的所要功函數(shù)之間的差。
[0026]第一永久柵極電介質(zhì)層156及第一替換柵極160疊置于第一 L形間隔件148的接觸襯底102的橫向部分上。第一 L形間隔件148沿著垂直表面垂直延伸且鄰接第一永久柵極電介質(zhì)層156。類似地，第二永久柵極電介質(zhì)層158及第二替換柵極162疊置于第二 L形間隔件150的接觸襯底102的橫向部分上。第二 L形間隔件150沿著垂直表面垂直延伸且鄰接第二永久柵極電介質(zhì)層158。
[0027]圖2A到圖2F描繪用于集成電路100的替代制作序列。在本實(shí)例中，形成第一 MOS晶體管104的第一替換柵極160，同時遮擋第二 MOS晶體管106的第二犧牲柵極120。隨后，形成第二 MOS晶體管的第二替換柵極162，同時遮擋第一 MOS晶體管104的第一替換柵極160。參考圖2A，在第二犧牲柵極120上方形成第一柵極塊164。舉例來說，第一柵極塊164可為一或多個二氧化硅及/或氮化硅層。隨后，移除圖1A的第一犧牲柵極112及第一犧牲柵極電介質(zhì)層110以形成第一柵極腔128。
[0028]參考圖2B，在本實(shí)例中，針對第一 MOS晶體管104，在保護(hù)性電介質(zhì)層126的頂部表面上保形地形成第一襯里132，從而延伸到第一柵極腔128中及第一柵極塊164上方。在本實(shí)例中，還針對第一 MOS晶體管104，在第一襯里132上保形地形成第二襯里134，從而延伸到第一柵極腔128中及第一柵極塊164上方。圖1D的各向異性第一蝕刻過程136從保護(hù)性電介質(zhì)層126及第一柵極塊164的頂部表面上方以及從第一柵極腔128的底部移除第二襯里134，而留下在第一襯里132的垂直表面上在第一柵極腔128中及可能在第一柵極塊164上的第二襯里134。
[0029]參考圖2C，如參考圖1E到圖1I所描述，形成第一 MOS晶體管104的第一替換柵極160。第一襯里132的其余材料可保持于第一柵極塊164上，如圖2C中所描繪。隨后，在完成第一替換柵極160的形成之后，移除第一柵極塊164。
[0030]參考圖2D，在第一 MOS晶體管104的第一替換柵極160上方形成第二柵極塊166?？膳c圖2A的第一柵極塊164類似地形成第二柵極塊166。隨后，移除圖2C的第二犧牲柵極120及第二犧牲柵極電介質(zhì)層118以形成第二柵極腔130。
[0031]參考圖2E，在保護(hù)性電介質(zhì)層126的頂部表面上保形地形成第二 MOS晶體管106的第三襯里168，從而延伸到第二柵極腔130中及第二柵極塊166上方。在本實(shí)例中，還針對第二 MOS晶體管106，在第三襯里168上保形地形成第四襯里170，從而延伸到第二柵極腔130中及第一柵極塊164上方。第二 MOS晶體管106的第三襯里168可具有與第一 MOS晶體管104的第一襯里132相同的厚度或可具有不同厚度。類似地，第二 MOS晶體管106的第四襯里170可具有與第一 MOS晶體管104的第二襯里134相同的厚度或可具有不同厚度。
[0032]類似于圖1D的各向異性第一蝕刻過程136的各向異性第一蝕刻過程從保護(hù)性電介質(zhì)層126及第二柵極塊166的頂部表面上方以及從第二柵極腔130的底部移除第四襯里170，而留下在第三襯里168的垂直表面上在第二柵極腔130中及可能在第二柵極塊166上的第四襯里170。
[0033]參考圖2F，如參考圖1E到圖1I所描述，形成第二 MOS晶體管106的第二替換柵極162。第三襯里168的其余材料可保持于第二柵極塊166上，如圖2F中所描繪。隨后，在完成第二替換柵極162的形成之后，移除第二柵極塊166。
[0034]盡管上文已描述本發(fā)明的各種實(shí)施例，但應(yīng)理解，所述實(shí)施例僅通過實(shí)例而非限制的方式呈現(xiàn)?？稍诓槐畴x本發(fā)明的精神或范圍的情況下根據(jù)本文中的揭示內(nèi)容對所揭示實(shí)施例做出眾多改變。因此，本發(fā)明的廣度及范圍不應(yīng)受上文所描述的實(shí)施例中的任一者限制。而是，本發(fā)明的范圍應(yīng)根據(jù)所附權(quán)利要求書及其等效物來界定。
【權(quán)利要求】
1.一種集成電路，其包括: 第一金屬氧化物半導(dǎo)體MOS晶體管，其具有第一極性，所述第一 MOS晶體管包括: 永久柵極電介質(zhì)層，其接觸所述集成電路的襯底； 替換柵極，其安置于所述永久柵極電介質(zhì)層上 '及 電介質(zhì)材料的L形間隔件，其安置于所述襯底上且鄰接所述永久柵極電介質(zhì)層，使得所述永久柵極電介質(zhì)層及所述替換柵極疊置于所述L形間隔件的接觸所述襯底的橫向部分上，所述L形間隔件沿著垂直表面垂直延伸且鄰接所述永久柵極電介質(zhì)層；及第二 MOS晶體管，其具有第二相反極性。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述L形間隔件包括二氧化硅。
3.根據(jù)權(quán)利要求1所述的集成電路，其中: 所述MOS晶體管的柵極長度為26納米到30納米；且 所述L形間隔件的厚度為I納米到4納米。
4.根據(jù)權(quán)利要求1所述的集成電路，其中: 所述MOS晶體管的柵極長度為18納米到22納米；且 所述L形間隔件的厚度為I納米到3納米。
5.根據(jù)權(quán)利要求1所述的集成電路，其中: 所述MOS晶體管的柵極長度為12納米到16納米；且 所述L形間隔件的厚度為I納米到2.5納米。
6.根據(jù)權(quán)利要求1所述的集成電路，其中: 所述永久柵極電介質(zhì)為第一永久柵極電介質(zhì)； 所述替換柵極為第一替換柵極； 所述L形間隔件為第一 L形間隔件；且 所述第二 MOS晶體管包括: 第二永久柵極電介質(zhì)層，其接觸所述集成電路的襯底； 第二替換柵極，其安置于所述第二永久柵極電介質(zhì)層上 '及 電介質(zhì)材料的第二 L形間隔件，其安置于所述襯底上且鄰接所述第二永久柵極電介質(zhì)層，使得所述第二永久柵極電介質(zhì)層及所述第二替換柵極疊置于所述第二 L形間隔件的接觸所述襯底的橫向部分上，所述第二 L形間隔件沿著垂直表面垂直延伸且鄰接所述第二永久柵極電介質(zhì)層。
7.一種形成集成電路的方法，其包括以下步驟: 提供包括半導(dǎo)體的襯底； 移除安置于所述襯底上的第一犧牲柵極及第一犧牲柵極電介質(zhì)層以在用于具有第一極性的第一 MOS晶體管的區(qū)中形成第一柵極腔，且移除安置于所述襯底上的第二犧牲柵極及第二犧牲柵極電介質(zhì)層以在用于具有第二相反極性的第二 MOS晶體管的區(qū)中形成第二柵極腔； 在保護(hù)性電介質(zhì)層上方鄰近于所述第一柵極腔及所述第二柵極腔形成電介質(zhì)材料的第一襯里，所述第一襯里延伸到所述第一柵極腔及所述第二柵極腔中； 在所述第一襯里上形成不同電介質(zhì)材料的第二襯里，所述第二襯里延伸到所述第一柵極腔及所述第二柵極腔中； 從所述第一柵極腔及所述第二柵極腔的底部移除所述第二襯里，而留下在所述第一襯里的垂直表面上在所述第一柵極腔及所述第二柵極腔中的所述第二襯里； 從所述保護(hù)性電介質(zhì)層的頂部表面以及從所述第一柵極腔及所述第二柵極腔的底部移除所述第一襯里以便暴露所述襯底； 移除所述第一柵極腔及所述第二柵極腔中的所述第二襯里，而留下在所述第一柵極腔中的適當(dāng)位置中的所述第一襯里作為第一L形間隔件且留下在所述第二柵極腔中的適當(dāng)位置中的所述第一襯里作為第二 L形間隔件； 在所述襯底及所述第一柵極腔中的所述第一L形間隔件上形成第一永久柵極電介質(zhì)層； 在所述第一永久柵極電介質(zhì)層上形成第一替換柵極，所述第一永久柵極電介質(zhì)層及所述第一替換柵極疊置于所述L形間隔件的接觸所述襯底的一部分上；及 在所述第二永久柵極電介質(zhì)層上形成第二替換柵極，所述第二永久柵極電介質(zhì)層及所述第二替換柵極疊置于所述第二 L形間隔件的接觸所述襯底的一部分上。
8.根據(jù)權(quán)利要求7所述的方法，其中所述第一襯里為二氧化硅。
9.根據(jù)權(quán)利要求7所述的方法，其中所述第二襯里為氮化硅。
10.根據(jù)權(quán)利要求7所述的方法，其進(jìn)一步包括以下步驟:在所述從所述第一柵極腔及所述第二柵極腔的所述底部移除所述第一襯里的步驟之后且在所述移除所述第二襯里而留下在適當(dāng)位置中的所述第一襯里作為第一 L形間隔件及作為第二 L形間隔件的步驟之前，在所述襯底的頂部表面處在所述第一柵極腔及所述第二柵極腔中形成氧化硅層。
11.根據(jù)權(quán)利要求7所述的方法，其中: 所述第一 MOS晶體管的柵極長度為26納米到30納米； 所述第二 MOS晶體管的柵極長度為26納米到30納米；且 所述第一襯里的厚度為I納米到4納米。
12.根據(jù)權(quán)利要求7所述的方法，其中: 所述第一 MOS晶體管的柵極長度為18納米到22納米； 所述第二 MOS晶體管的柵極長度為18納米到22納米；且 所述第一襯里的厚度為I納米到3納米。
13.根據(jù)權(quán)利要求7所述的方法，其中: 所述第一 MOS晶體管的柵極長度為12納米到16納米； 所述第二 MOS晶體管的柵極長度為12納米到16納米；且 所述第一襯里的厚度為I納米到2.5納米。
14.一種形成集成電路的方法，其包括以下步驟: 提供包括半導(dǎo)體的襯底； 在用于具有第一極性的第一 MOS晶體管的區(qū)中形成安置于所述襯底上的第一犧牲柵極電介質(zhì)層； 在用于具有第二相反極性的第二 MOS晶體管的所述區(qū)中形成安置于所述襯底上的第二犧牲柵極電介質(zhì)層； 在所述第一犧牲柵極電介質(zhì)層上形成第一犧牲柵極； 在所述第二犧牲柵極電介質(zhì)層上形成第二犧牲柵極； 在所述襯底上方鄰近于所述第一犧牲柵極及所述第二犧牲柵極形成保護(hù)性電介質(zhì)層； 在所述第二犧牲柵極上方形成第一柵極塊； 移除所述第一犧牲柵極及所述第一犧牲柵極電介質(zhì)層以在用于所述第一 MOS晶體管的區(qū)中形成第一柵極腔； 在所述保護(hù)性電介質(zhì)層上方鄰近于所述第一柵極腔形成電介質(zhì)材料的第一襯里，所述第一襯里延伸到所述第一柵極腔中； 在所述第一襯里上形成不同電介質(zhì)材料的第二襯里，所述第二襯里延伸到所述第一柵極腔中； 從所述第一柵極腔的底部移除所述第二襯里，而留下在所述第一襯里的垂直表面上在所述第一柵極腔中的所述第二襯里； 從所述保護(hù)性電介質(zhì)層的頂部表面及從所述第一柵極腔的所述底部移除所述第一襯里以便暴露所述襯底； 移除所述第一柵極腔中的所述第二襯里，而留下在所述第一柵極腔中的適當(dāng)位置中的所述第一襯里作為第一 L形間隔件； 在所述襯底及所述第一柵極腔中的所述第一L形間隔件上形成第一永久柵極電介質(zhì)層； 在所述第一永久柵極電介質(zhì)層上形成第一替換柵極，所述第一永久柵極電介質(zhì)層及所述第一替換柵極疊置于所述第一 L形間隔件的接觸所述襯底的一部分上；及移除所述第一柵極塊。
15.根據(jù)權(quán)利要求14所述的方法，其進(jìn)一步包括以下步驟: 在所述第一替換柵極上方形成第二柵極塊； 移除所述第二犧牲柵極及所述第二犧牲柵極電介質(zhì)層以在用于所述第二 MOS晶體管的所述區(qū)中形成第二柵極腔； 在所述保護(hù)性電介質(zhì)層上方鄰近于所述第二柵極腔形成電介質(zhì)材料的第三襯里，所述第三襯里延伸到所述第二柵極腔中； 在所述第三襯里上形成不同電介質(zhì)材料的第四襯里，所述第四襯里延伸到所述第二柵極腔中； 從所述第二柵極腔的底部移除所述第四襯里，而留下在所述第三襯里的垂直表面上在所述第二柵極腔中的所述第四襯里； 從所述保護(hù)性電介質(zhì)層的所述頂部表面及從所述第二柵極腔的所述底部移除所述第三襯里以便暴露所述襯底； 移除所述第二柵極腔中的所述第四襯里，而留下在所述第二柵極腔中的適當(dāng)位置中的所述第三襯里作為第二 L形間隔件； 在所述襯底及所述第二柵極腔中的所述第二 L形間隔件上形成第二永久柵極電介質(zhì)層； 在所述第二永久柵極電介質(zhì)層上形成第二替換柵極，所述第二永久柵極電介質(zhì)層及所述第二替換柵極疊置于所述第二 L形間隔件的接觸所述襯底的一部分上；及移除所述第二柵極塊。
16.根據(jù)權(quán)利要求15所述的方法，其中: 所述第一襯里為二氧化硅； 所述第二襯里為氮化硅； 所述第三襯里為二氧化硅；且 所述第四襯里為氮化硅。
17.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括以下步驟: 在所述從所述第一柵極腔的所述底部移除所述第一襯里的步驟之后且在所述移除所述第二襯里而留下在適當(dāng)位置中的所述第一襯里作為第一L形間隔件的步驟之前，在所述襯底的頂部表面處在所述第一柵極腔中形成氧化硅層；及 在所述從所述第二柵極腔的所述底部移除所述第三襯里的步驟之后且在所述移除所述第四襯里而留下在適當(dāng)位置中的所述第三襯里作為第二L形間隔件的步驟之前，在所述襯底的頂部表面處在所述第二柵極腔中形成氧化硅層。
18.根據(jù)權(quán)利要求15所述的方法，其中: 所述第一 MOS晶體管的柵極長度為26納米到30納米； 所述第二 MOS晶體管的柵極長度為26納米到30納米； 所述第一襯里的厚度為I納米到4納米；且 所述第三襯里的厚度為I納米到4納米。
19.根據(jù)權(quán)利要求15所述的方法，其中: 所述第一 MOS晶體管的柵極長度為18納米到22納米； 所述第二 MOS晶體管的柵極長度為18納米到22納米；且 所述第一襯里的厚度為I納米到3納米；且 所述第三襯里的厚度為I納米到3納米。
20.根據(jù)權(quán)利要求15所述的方法，其中: 所述第一 MOS晶體管的柵極長度為12納米到16納米； 所述第二 MOS晶體管的柵極長度為12納米到16納米；且 所述第一襯里的厚度為I納米到2.5納米；且 所述第三襯里的厚度為I納米到2.5納米。
【文檔編號】H01L21/28GK104425494SQ201410458219
【公開日】2015年3月18日 申請日期:2014年9月10日 優(yōu)先權(quán)日:2013年9月10日
【發(fā)明者】切特·弗農(nóng)·倫諾克斯, 森秋·宋, 布賴恩·K·柯克帕特里克 申請人:德州儀器公司