一種3d封裝結(jié)構(gòu)及其工藝方法
【專利摘要】本發(fā)明涉及一種3D封裝結(jié)構(gòu)及其工藝方法，所述結(jié)構(gòu)包括基板（1），所述基板（1）上設(shè)置有控制芯片（2）、銅柱（3）和場(chǎng)效應(yīng)管（4），所述場(chǎng)效應(yīng)管（4）表面設(shè)置有銅凸塊（5），所述控制芯片（2）、銅柱（3）、場(chǎng)效應(yīng)管（4）和銅凸塊（5）外圍區(qū)域包封有一次塑封料（7），所述一次塑封料（7）表面設(shè)置有線路層（6），所述線路層（6）連接于銅柱（3）和銅凸塊（5）頂部之間，所述線路層（6）外圍區(qū)域設(shè)置有二次塑封料（8）。本發(fā)明的有益效果：它在場(chǎng)效應(yīng)管上形成銅凸塊，在引腳上電鍍出銅柱，包封后通過(guò)研磨減薄將銅凸塊和銅柱進(jìn)行重布線電性連接，解決常規(guī)工藝焊線無(wú)法有效降低電阻率的問(wèn)題，同時(shí)電鍍線路層可以增強(qiáng)導(dǎo)熱功能。
【專利說(shuō)明】一種3D封裝結(jié)構(gòu)及其工藝方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種3D封裝結(jié)構(gòu)及其工藝方法，屬于集成電路或分立元件封裝【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]在現(xiàn)代電子產(chǎn)品中，隨芯片的高度集成，功率越來(lái)越大，怎樣降低電阻率，避免多余的電流消耗是一個(gè)必須解決的問(wèn)題。常規(guī)工藝中需要盡量在一個(gè)場(chǎng)效應(yīng)管上打很多的焊線，而且線徑越粗越好，以此來(lái)達(dá)到降低電阻率的效果，但是焊線的密集性增加了打線困難，并且焊線和基板的接觸會(huì)產(chǎn)生相應(yīng)的接觸電阻，而且有時(shí)焊線的數(shù)量不夠也導(dǎo)致降低電阻率的效果不明顯。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服上述不足，提供一種3D封裝結(jié)構(gòu)及其工藝方法，它在場(chǎng)效應(yīng)管上形成銅凸塊，在引腳上電鍍出銅柱，模塑包封后通過(guò)研磨減薄將銅凸塊和銅柱進(jìn)行重布線電性連接，解決常規(guī)工藝焊線無(wú)法有效降低電阻率的問(wèn)題，同時(shí)電鍍線路層可以電鍍大面積的金屬用作導(dǎo)熱，增強(qiáng)導(dǎo)熱功能。
[0004]本發(fā)明的目的是這樣實(shí)現(xiàn)的:一種3D封裝結(jié)構(gòu)，它包括基板，所述基板上設(shè)置有控制芯片、銅柱和場(chǎng)效應(yīng)管，所述銅柱設(shè)置于基板的引腳上，所述控制芯片和場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間通過(guò)金屬線相連接，所述場(chǎng)效應(yīng)管表面設(shè)置有銅凸塊，所述控制芯片、銅柱、場(chǎng)效應(yīng)管和銅凸塊外圍區(qū)域包封有一次塑封料，所述銅柱、銅凸塊和一次塑封料頂部齊平，所述一次塑封料表面設(shè)置有線路層，所述線路層連接于銅柱和銅凸塊頂部之間，所述線路層外圍區(qū)域設(shè)置有二次塑封料。
[0005]一種3D封裝結(jié)構(gòu)的工藝方法，所述方法包括如下步驟:
步驟一、取一基板；
步驟二、在基板表面引腳位置電鍍銅柱，為之后的電性連接做準(zhǔn)備；
步驟三、在基板表面裝上控制芯片和場(chǎng)效應(yīng)管，其中場(chǎng)效應(yīng)管表面制作有銅凸塊； 步驟四、將控制芯片與場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間進(jìn)行焊線連接； 步驟五、對(duì)基板正面進(jìn)行塑封料塑封作業(yè)；
步驟六、對(duì)塑封料上表面進(jìn)行研磨，露出銅凸塊和銅柱；
步驟七、在塑封料表面進(jìn)行金屬化處理；
步驟八、在經(jīng)過(guò)金屬化處理的塑封料表面電鍍線路層連接銅凸塊和銅柱；
步驟九、通過(guò)微蝕方式除去多余的金屬化層；
步驟十、對(duì)塑封料表面的電鍍線路層進(jìn)行二次塑封。
[0006]一種3D封裝結(jié)構(gòu)，它包括基板，所述基板上設(shè)置有控制芯片、銅柱和場(chǎng)效應(yīng)管，所述銅柱設(shè)置于基板的引腳上，所述控制芯片和場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間通過(guò)金屬線相連接，所述場(chǎng)效應(yīng)管表面設(shè)置有銅凸塊，所述控制芯片、銅柱、場(chǎng)效應(yīng)管和銅凸塊外圍區(qū)域包封有一次塑封料，所述銅柱、銅凸塊和一次塑封料頂部齊平，所述一次塑封料表面設(shè)置有線路層，其中部分線路層連接于銅柱和銅凸塊頂部之間，部分線路層上設(shè)置有第二芯片，所述第二芯片表面與線路層之間通過(guò)金屬線相連接，所述線路層、第二芯片和金屬線外圍區(qū)域設(shè)置有二次塑封料。
[0007]一種3D封裝結(jié)構(gòu)的工藝方法，所述方法包括如下步驟:
步驟一、取一基板；
步驟二、在基板表面引腳位置電鍍銅柱，為之后的電性連接做準(zhǔn)備；
步驟三、在基板表面裝上控制芯片和場(chǎng)效應(yīng)管，其中場(chǎng)效應(yīng)管表面制作有銅凸塊； 步驟四、將控制芯片與場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間進(jìn)行焊線連接； 步驟五、對(duì)基板正面進(jìn)行塑封料塑封作業(yè)；
步驟六、對(duì)塑封料上表面進(jìn)行研磨，露出銅凸塊和銅柱；
步驟七、在塑封料表面進(jìn)行金屬化處理；
步驟八、在經(jīng)過(guò)金屬化處理的塑封料表面電鍍線路層，其中部分線路層用于連接銅凸塊和銅柱，部分線路層為后續(xù)的裝片打線作基礎(chǔ)；
步驟九、通過(guò)微蝕方式除去多余的金屬化層；
步驟十、在步驟八電鍍的線路層上進(jìn)行裝片打線；
步驟十一、對(duì)塑封料表面的電鍍線路層以及芯片進(jìn)行二次塑封。
[0008]所述步驟七?步驟i^一重復(fù)進(jìn)行多次。
[0009]所述功率場(chǎng)效應(yīng)晶體管器件表面可以事先做好銅凸塊后再進(jìn)行裝片，也可以先將功率場(chǎng)效應(yīng)晶體管器件裝片后再在其表面制作銅凸塊。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:
1、本發(fā)明一種3D封裝結(jié)構(gòu)及其工藝方法，它用電鍍線路取代了焊線的工藝，線路比普通焊線粗，降低線阻，明顯降低電阻率；
2、本發(fā)明的電鍍線路工藝成本低且省去了功率管上的大量焊線，同時(shí)電鍍線路可以電鍍大面積金屬用作導(dǎo)熱，從而增強(qiáng)導(dǎo)熱功能；
3、本發(fā)明可以根據(jù)功率需求，設(shè)計(jì)電鍍線路的粗細(xì)，使得電流消耗小，達(dá)到省電的效果O

【專利附圖】

【附圖說(shuō)明】
[0011]圖廣圖10為本發(fā)明一種3D封裝結(jié)構(gòu)的工藝方法實(shí)施I的各工序示意圖。
[0012]圖11為本發(fā)明一種3D封裝結(jié)構(gòu)實(shí)施例1的示意圖。
[0013]圖12?圖22為本發(fā)明一種3D封裝結(jié)構(gòu)的工藝方法實(shí)施2的各工序示意圖。
[0014]圖23為本發(fā)明一種3D封裝結(jié)構(gòu)實(shí)施例2的示意圖。
[0015]其中:
基板I
控制芯片2 銅柱3 場(chǎng)效應(yīng)管4 銅凸塊5 線路層6 一次塑封料7 二次塑封料8 第二芯片9 金屬線10。

【具體實(shí)施方式】
[0016]實(shí)施例1:單層結(jié)構(gòu)
參見(jiàn)圖11，本發(fā)明一種3D封裝結(jié)構(gòu)，它包括基板I，所述基板I上設(shè)置有控制芯片2、銅柱3和場(chǎng)效應(yīng)管4，所述銅柱3設(shè)置于基板I的引腳上，所述控制芯片2和場(chǎng)效應(yīng)管4柵極之間以及控制芯片2與基板I之間通過(guò)金屬線相連接，所述場(chǎng)效應(yīng)管4表面設(shè)置有銅凸塊5，所述控制芯片2、銅柱3、場(chǎng)效應(yīng)管4和銅凸塊5外圍區(qū)域包封有一次塑封料7，所述銅柱3、銅凸塊5和一次塑封料7頂部齊平，所述一次塑封料7表面設(shè)置有線路層6，所述線路層6連接于銅柱3和銅凸塊5頂部之間，所述線路層6外圍區(qū)域設(shè)置有二次塑封料8。
[0017]其工藝方法如下:
步驟一、參見(jiàn)圖1，取一基板，普通常規(guī)基板都適用；
步驟二、參見(jiàn)圖2，在基板表面引腳位置電鍍銅柱，為之后的電性連接做準(zhǔn)備；
步驟三、參見(jiàn)圖3，在基板表面裝上控制芯片和場(chǎng)效應(yīng)管，其中場(chǎng)效應(yīng)管表面制作有銅凸塊，場(chǎng)效應(yīng)管表面可以事先做好銅凸塊后再進(jìn)行裝片，也可以先將場(chǎng)效應(yīng)管裝片后再在其表面制作銅凸塊；
步驟四、參見(jiàn)圖4，將控制芯片與場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間進(jìn)行焊線連接；
步驟五、參見(jiàn)圖5，對(duì)基板正面進(jìn)行塑封料塑封作業(yè)；
步驟六、參見(jiàn)圖6，對(duì)塑封料上表面進(jìn)行研磨，露出銅凸塊和銅柱；
步驟七、參見(jiàn)圖7，在塑封料表面進(jìn)行金屬化處理；
步驟八、參見(jiàn)圖8，在經(jīng)過(guò)金屬化處理的塑封料表面電鍍線路層連接銅凸塊和銅柱，線路層的面積可以根據(jù)散熱需求設(shè)計(jì)；
步驟九、參見(jiàn)圖9，通過(guò)微蝕方式除去多余的金屬化層；
步驟十、參見(jiàn)圖10，對(duì)塑封料表面的電鍍線路層進(jìn)行二次塑封。
[0018]實(shí)施例2:多層結(jié)構(gòu)
參見(jiàn)圖23，本發(fā)明一種3D封裝結(jié)構(gòu)，它包括基板I，所述基板I上設(shè)置有控制芯片2、銅柱3和場(chǎng)效應(yīng)管4，所述銅柱3設(shè)置于基板I的引腳上，所述控制芯片2和場(chǎng)效應(yīng)管4柵極之間以及控制芯片2與基板I之間通過(guò)金屬線相連接，所述場(chǎng)效應(yīng)管4表面設(shè)置有銅凸塊5，所述控制芯片2、銅柱3、場(chǎng)效應(yīng)管4和銅凸塊5外圍區(qū)域包封有一次塑封料7，所述銅柱
3、銅凸塊5和一次塑封料7頂部齊平，所述一次塑封料7表面設(shè)置有線路層6，其中部分線路層6連接于銅柱3和銅凸塊5頂部之間，部分線路層6上設(shè)置有第二芯片9，所述第二芯片9表面與線路層6之間通過(guò)金屬線10相連接，所述線路層6、第二芯片和金屬線10外圍區(qū)域設(shè)置有二次塑封料8。
[0019]其工藝方法如下: 步驟一、參見(jiàn)圖12，取一基板，普通常規(guī)基板都適用；
步驟二、參見(jiàn)圖13，在基板表面引腳位置電鍍銅柱，為之后的電性連接做準(zhǔn)備；
步驟三、參見(jiàn)圖14，在基板表面裝上控制芯片和場(chǎng)效應(yīng)管，其中場(chǎng)效應(yīng)管表面制作有銅凸塊，場(chǎng)效應(yīng)管表面可以事先做好銅凸塊后再進(jìn)行裝片，也可以先將場(chǎng)效應(yīng)管裝片后再在其表面制作銅凸塊；
步驟四、參見(jiàn)圖15，將控制芯片與場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間進(jìn)行焊線連接；
步驟五、參見(jiàn)圖16，對(duì)基板正面進(jìn)行塑封料塑封作業(yè)；
步驟六、參見(jiàn)圖17，對(duì)塑封料上表面進(jìn)行研磨，露出銅凸塊和銅柱；
步驟七、參見(jiàn)圖18，在塑封料表面進(jìn)行金屬化處理；
步驟八、參見(jiàn)圖19，在經(jīng)過(guò)金屬化處理的塑封料表面電鍍線路層，其中部分線路層用于連接銅凸塊和銅柱，部分線路層為后續(xù)的裝片打線作基礎(chǔ)；
步驟九、參見(jiàn)圖20，通過(guò)微蝕方式除去多余的金屬化層；
步驟十、參見(jiàn)圖21，在步驟八電鍍的線路層上進(jìn)行裝片打線；
步驟十一、參見(jiàn)圖22，對(duì)塑封料表面的電鍍線路層以及芯片進(jìn)行二次塑封。
[0020]其中步驟七?步驟十一可重復(fù)進(jìn)行多次，從而形成多層結(jié)構(gòu)。
【權(quán)利要求】
1.一種3D封裝結(jié)構(gòu)，其特征在于:它包括基板(1)，所述基板(I)上設(shè)置有控制芯片(2)、銅柱(3)和場(chǎng)效應(yīng)管(4)，所述銅柱(3)設(shè)置于基板(I)的引腳上，所述控制芯片(2)和場(chǎng)效應(yīng)管(4)柵極之間以及控制芯片(2)與基板(I)之間通過(guò)金屬線相連接，所述場(chǎng)效應(yīng)管(4)表面設(shè)置有銅凸塊(5)，所述控制芯片(2)、銅柱(3)、場(chǎng)效應(yīng)管(4)和銅凸塊(5)外圍區(qū)域包封有一次塑封料(7)，所述銅柱(3)、銅凸塊(5)和一次塑封料(7)頂部齊平，所述一次塑封料(7)表面設(shè)置有線路層(6)，所述線路層(6)連接于銅柱(3)和銅凸塊(5)頂部之間，所述線路層(6 )外圍區(qū)域設(shè)置有二次塑封料(8 )。
2.一種如權(quán)利要求1所述的3D封裝結(jié)構(gòu)的工藝方法，其特征在于所述方法包括如下步驟: 步驟一、取一基板； 步驟二、在基板表面引腳位置電鍍銅柱，為之后的電性連接做準(zhǔn)備； 步驟三、在基板表面裝上控制芯片和場(chǎng)效應(yīng)管，其中場(chǎng)效應(yīng)管表面制作有銅凸塊； 步驟四、將控制芯片與場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間進(jìn)行焊線連接； 步驟五、對(duì)基板正面進(jìn)行塑封料塑封作業(yè)； 步驟六、對(duì)塑封料上表面進(jìn)行研磨，露出銅凸塊和銅柱； 步驟七、在塑封料表面進(jìn)行金屬化處理； 步驟八、在經(jīng)過(guò)金屬化處理的塑封料表面電鍍線路層連接銅凸塊和銅柱； 步驟九、通過(guò)微蝕方式除去多余的金屬化層； 步驟十、對(duì)塑封料表面的電鍍線路層進(jìn)行二次塑封。
3.—種3D封裝結(jié)構(gòu)，其特征在于:它包括基板(1)，所述基板(I)上設(shè)置有控制芯片(2)、銅柱(3)和場(chǎng)效應(yīng)管(4)，所述銅柱(3)設(shè)置于基板(I)的引腳上，所述控制芯片(2)和場(chǎng)效應(yīng)管(4)柵極之間以及控制芯片(2)與基板(I)之間通過(guò)金屬線相連接，所述場(chǎng)效應(yīng)管(4)表面設(shè)置有銅凸塊(5)，所述控制芯片(2)、銅柱(3)、場(chǎng)效應(yīng)管(4)和銅凸塊(5)外圍區(qū)域包封有一次塑封料(7)，所述銅柱(3)、銅凸塊(5)和一次塑封料(7)頂部齊平，所述一次塑封料(7)表面設(shè)置有線路層(6)，其中部分線路層(6)連接于銅柱(3)和銅凸塊(5)頂部之間，部分線路層(6)上設(shè)置有第二芯片(9)，所述第二芯片(9)表面與線路層(6)之間通過(guò)金屬線(10)相連接，所述線路層(6)、第二芯片和金屬線(10)外圍區(qū)域設(shè)置有二次塑封料(8)。
4.一種如權(quán)利要求3所述的3D封裝結(jié)構(gòu)的工藝方法，其特征在于所述方法包括如下步驟: 步驟一、取一基板； 步驟二、在基板表面引腳位置電鍍銅柱，為之后的電性連接做準(zhǔn)備； 步驟三、在基板表面裝上控制芯片和場(chǎng)效應(yīng)管，其中場(chǎng)效應(yīng)管表面制作有銅凸塊； 步驟四、將控制芯片與場(chǎng)效應(yīng)管柵極之間以及控制芯片與基板之間進(jìn)行焊線連接； 步驟五、對(duì)基板正面進(jìn)行塑封料塑封作業(yè)； 步驟六、對(duì)塑封料上表面進(jìn)行研磨，露出銅凸塊和銅柱； 步驟七、在塑封料表面進(jìn)行金屬化處理； 步驟八、在經(jīng)過(guò)金屬化處理的塑封料表面電鍍線路層，其中部分線路層用于連接銅凸塊和銅柱，部分線路層為后續(xù)的裝片打線作基礎(chǔ)； 步驟九、通過(guò)微蝕方式除去多余的金屬化層； 步驟十、在步驟八電鍍的線路層上進(jìn)行裝片打線； 步驟十一、對(duì)塑封料表面的電鍍線路層以及芯片進(jìn)行二次塑封。
5.根據(jù)權(quán)利要求4所述的一種3D封裝結(jié)構(gòu)的工藝方法，其特征在于:所述步驟七?步驟十一重復(fù)進(jìn)行多次。
6.根據(jù)權(quán)利要求2或4所述的一種3D封裝結(jié)構(gòu)的工藝方法:其特征在于:所述功率場(chǎng)效應(yīng)晶體管器件表面可以事先做好銅凸塊后再進(jìn)行裝片，也可以先將功率場(chǎng)效應(yīng)晶體管器件裝片后再在其表面制作銅凸塊。
【文檔編號(hào)】H01L21/60GK104332465SQ201410447542
【公開日】2015年2月4日 申請(qǐng)日期:2014年9月3日 優(yōu)先權(quán)日:2014年9月3日
【發(fā)明者】林煜斌, 張立東 申請(qǐng)人:江蘇長(zhǎng)電科技股份有限公司