抗電勢誘發(fā)衰減的晶體硅電池及其制備方法
【專利摘要】本發(fā)明公開了一種抗電勢誘發(fā)衰減的晶體硅電池，包括依次覆蓋于硅襯底上的非晶硅層、起鈍化作用的富Si氮化硅層和起減反射作用的富N氮化硅層。本發(fā)明主要對電池的減反射層結(jié)構(gòu)進行改進，在傳統(tǒng)的單層或多層氮化硅與晶硅襯底之間采用PECVD的方法淀積一層致密的非晶硅，這層致密的非晶硅可以阻擋正離子對PN結(jié)的侵蝕，從而減小PID效應(yīng)的影響。本發(fā)明僅需在現(xiàn)有設(shè)備上對工藝做簡單改動即可實現(xiàn)，與現(xiàn)有工藝兼容，方法簡單，成本低廉。
【專利說明】抗電勢誘發(fā)衰減的晶體硅電池及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及晶體硅太陽能電池領(lǐng)域，具體而言，涉及一種抗電勢誘發(fā)衰減的晶體硅電池及其制備方法。
【背景技術(shù)】
[0002]電勢誘發(fā)衰減(PID)現(xiàn)象是指太陽能晶硅組件長期工作在濕熱環(huán)境及高電壓下，輸出功率發(fā)生衰減的現(xiàn)象。一般認(rèn)為玻璃中的鈉離子在濕熱環(huán)境下析出，通過在高電壓下，晶體硅電池及封裝材料對組件邊框形成的回路，對電池PN結(jié)造成侵蝕，是造成PID現(xiàn)象的主要原因。近年來PID已經(jīng)成為國外買家投訴國內(nèi)組件質(zhì)量的重要因素之一，嚴(yán)重時候它可以引起一塊組件功率衰減50%以上，影響整個電站的功率輸出。
[0003]有關(guān)PID效應(yīng)的測試方法國際上還沒有統(tǒng)一的標(biāo)準(zhǔn)，目前通常的做法是在85%相對濕度和85°C溫度下對組件加1000V的負(fù)偏壓，持續(xù)96小時，測試前后組件功率的變化，功率衰減小于5%時一般認(rèn)為組件具有良好的抗PID能力。
[0004]傳統(tǒng)工藝的晶體硅組件都存在PID現(xiàn)象，主要與組件的封裝材料與電池有較大關(guān)系，降低組件的PID現(xiàn)象主要從這兩個方面考慮。本發(fā)明主要從電池方面進行研究。
[0005]電池端一般都通過提高氮化硅減反膜的致密度，即提高折射率的方法來來阻擋正離子對PN結(jié)的侵蝕，從而減小PID效應(yīng)的影響，但是這種方法需要將氮化硅的折射率提高的2.2左右，這么高折射率的氮化硅消光系數(shù)會很高，氮化硅膜本身會吸收掉較多的光，入射到基底上的光減少，導(dǎo)致光生電流降低，從而導(dǎo)致電池效率的下降。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的以上問題，提供一種抗電勢誘發(fā)衰減的晶體硅電池及其制備方法，通過PECVD的方法生長致密的非晶硅層，不需要額外增加設(shè)備或工藝步驟，電池具有良好的抗PID效應(yīng)的同時效率不會降低。
[0007]為實現(xiàn)上述技術(shù)目的，達到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實現(xiàn):
一種抗電勢誘發(fā)衰減的晶體硅電池，包括依次覆蓋于硅襯底上的非晶硅層、起鈍化作
用的富Si氮化硅層和起減反射作用的富N氮化硅層。
[0008]優(yōu)選的，所述非晶硅層厚度為2-1Onm。
[0009]優(yōu)選的，所述富Si氮化硅層厚度為10_30nm。
[0010]優(yōu)選的，所述富N氮化娃層厚度為40_70nm。
[0011]一種抗電勢誘發(fā)衰減晶體硅電池的制備方法，包括以下步驟:
步驟I)在硅襯底表面形成2-10nm的抗PID致密非晶硅層；
步驟2)在非晶硅層上淀積出一層10-30nm具有良好鈍化效果的富Si氮化硅層；
步驟3)在富Si氮化娃層上淀積一層40-70nm具有良好減反射效果的富N氮化娃層。
[0012]優(yōu)選的，所述步驟I中NH3的流量設(shè)為0，SiH4的流量設(shè)為1800sCCm，時間設(shè)為15s0[0013]優(yōu)選的，所述步驟2中NH3的流量設(shè)為3.5slm, SiH4的流量設(shè)為800sccm，時間設(shè)為 150s。
[0014]優(yōu)選的，所述步驟3中NH3的流量設(shè)為5slm，SiH4的流量設(shè)為650sCCm，時間設(shè)為550s。
[0015]本發(fā)明的有益效果是:
1、本發(fā)明主要對電池的減反射層結(jié)構(gòu)進行改進，在傳統(tǒng)的單層或多層氮化硅與晶硅襯底之間采用PECVD的方法淀積一層致密的非晶硅，這層致密的非晶硅可以阻擋正離子對PN結(jié)的侵蝕，從而減小PID效應(yīng)的影響。
[0016]2、PECVD工藝生產(chǎn)中主要通過NH3、SiH4這兩種氣體的流量與淀積時間來調(diào)整各層膜的厚度與結(jié)構(gòu)，兩種氣體的流量比決定了氮化硅中Si與N元素的含量。淀積過程中通過將NH3的流量設(shè)為零，我們可以在襯底表面淀積出一層N含量接近于零的非常致密的非晶娃層。
[0017]3、通過調(diào)整淀積時間我們可以控制這層非晶硅層的厚度，然后在這層非晶硅層上淀積改進的氮化硅減反膜，即第二層較薄的富Si氮化硅層，起到良好的鈍化作用及第三層較厚的富N氮化硅層，起到減反射效果，制成的電池在具有良好的抗PID效應(yīng)的同時不會造成效率的降低。
[0018]4、本發(fā)明具有良好的抗PID效果，電池做成的組件在85°C，85%相對濕度，1000伏負(fù)壓下96小時測試衰減小于5%，EL下未見發(fā)黑現(xiàn)象。
[0019]6、本發(fā)明僅需在現(xiàn)有設(shè)備上對工藝做簡單改動即可實現(xiàn)，與現(xiàn)有工藝兼容，方法簡單，成本低廉。
[0020]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細(xì)說明如后。本發(fā)明的【具體實施方式】由以下實施例及其附圖詳細(xì)給出。
【專利附圖】

【附圖說明】
[0021]此處所說明的附圖用來提供對本發(fā)明的進一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
圖1為晶體硅電池剖視圖。
[0022]圖中標(biāo)號說明:1、硅襯底，2、非晶硅層，3、富Si氮化硅層，4、富N氮化硅層。
【具體實施方式】
[0023]下面將參考附圖并結(jié)合實施例，來詳細(xì)說明本發(fā)明。
[0024]參照圖1所示，一種抗電勢誘發(fā)衰減的晶體硅電池，包括依次覆蓋于硅襯底I上的非晶硅層2、起鈍化作用的富Si氮化硅層3和起減反射作用的富N氮化硅層4。所述非晶硅層2厚度為2-10nm。所述富Si氮化硅層3厚度為10_30nm。所述富N氮化硅層4厚度為 40_70nm。
[0025]具體實施以管式PECVD為例，第一層NH3的流量設(shè)為0，SiH4的流量設(shè)為1800sccm,時間設(shè)為15s，在硅襯底I表面形成2-lOnm的抗PID致密非晶硅層2，第二層NH3的流量設(shè)為3.5slm,SiH4的流量設(shè)為800sCCm，時間設(shè)為150s，在非晶硅層2上淀積出一層10-30nm具有良好鈍化效果的富Si氮化硅層3，第三層NH3的流量設(shè)為5slm，SiH4的流量設(shè)為650SCCm，時間設(shè)為550s，在富Si氮化硅層3上淀積一層40_70nm具有良好減反射效
果的富N氮化硅層4。
[0026]PECVD工藝生產(chǎn)中主要通過NH3、SiH4這兩種氣體的流量與淀積時間來調(diào)整各層膜的厚度與結(jié)構(gòu)，兩種氣體的流量比決定了氮化硅中Si與N元素的含量。淀積過程中通過將NH3的流量設(shè)為零，我們在硅襯底I表面淀積出一層N含量接近于零的非常致密的非晶娃層2。
[0027]通過調(diào)整淀積時間我們可以控制這層非晶硅層2的厚度，然后在這層非晶硅層上淀積改進的氮化硅減反膜，即第二層較薄的富Si氮化硅層，起到良好的鈍化作用及第三層較厚的富N氮化硅層，起到減反射效果，制成的電池在具有良好的抗PID效應(yīng)的同時不會造成效率的降低。
[0028]本發(fā)明具有良好的抗PID效果，電池做成的組件在85°C，85%相對濕度，1000伏負(fù)壓下96小時測試衰減小于5%，EL下未見發(fā)黑現(xiàn)象。
[0029]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種抗電勢誘發(fā)衰減的晶體硅電池，其特征在于:包括依次覆蓋于硅襯底(I)上的非晶硅層(2)、起鈍化作用的富Si氮化硅層(3)和起減反射作用的富N氮化硅層(4)。
2.根據(jù)權(quán)利要求1所述的抗電勢誘發(fā)衰減的晶體硅電池，其特征在于:所述非晶硅層(2)厚度為 2-10nm。
3.根據(jù)權(quán)利要求1所述的抗電勢誘發(fā)衰減的晶體硅電池，其特征在于:所述富Si氮化娃層(3)厚度為10_30nm。
4.根據(jù)權(quán)利要求1所述的抗電勢誘發(fā)衰減的晶體硅電池，其特征在于:所述富N氮化硅層(4)厚度為40-70nm。
5.一種抗電勢誘發(fā)衰減晶體硅電池的制備方法，其特征在于，包括以下步驟: 步驟I)在硅襯底表面形成2-10nm的抗PID致密非晶硅層； 步驟2)在非晶硅層上淀積出一層10-30nm具有良好鈍化效果的富Si氮化硅層； 步驟3)在富Si氮化娃層上淀積一層40-70nm具有良好減反射效果的富N氮化娃層。
6.根據(jù)權(quán)利要求5所述的抗電勢誘發(fā)衰減晶體硅電池的制備方法，其特征在于:所述步驟I中NH3的流量設(shè)為O，SiH4的流量設(shè)為1800sccm，時間設(shè)為15s。
7.根據(jù)權(quán)利要求5所述的抗電勢誘發(fā)衰減晶體硅電池的制備方法，其特征在于:所述步驟2中NH3的流量設(shè)為3.5slm, SiH4的流量設(shè)為800sccm，時間設(shè)為150s。
8.根據(jù)權(quán)利要求5所述的抗電勢誘發(fā)衰減晶體硅電池的制備方法，其特征在于:所述步驟3中NH3的流量設(shè)為5slm，SiH4的流量設(shè)為650sccm，時間設(shè)為550s。
【文檔編號】H01L31/18GK103928536SQ201410171127
【公開日】2014年7月16日 申請日期:2014年4月25日 優(yōu)先權(quán)日:2014年4月25日
【發(fā)明者】陸俊宇, 保羅, 魏青竹, 連維飛, 王志剛, 易輝, 汪燕玲 申請人:中利騰暉光伏科技有限公司