用于半導(dǎo)體制造的內(nèi)部等離子體格柵的制作方法
【專利摘要】本文所公開的實(shí)施方式涉及用于半導(dǎo)體制造的內(nèi)部等離子體格柵，具體涉及蝕刻半導(dǎo)體襯底的改進(jìn)的方法和裝置。等離子體格柵組件被定位在反應(yīng)室中以將所述室分成上部和下部子室。等離子體格柵組件可以包括具有特定的深寬比的槽的一個(gè)或多個(gè)等離子體格柵，從而允許某些物質(zhì)從上部子室通到下部子室。在某些情況下，在上部子室中產(chǎn)生電子-離子等離子體。通過(guò)格柵到下部子室的電子當(dāng)它們通過(guò)時(shí)被冷卻。在某些情況下，這導(dǎo)致在下部子室中的離子-離子等離子體。離子-離子等離子體可有利地用于各種蝕刻工藝中。
【專利說(shuō)明】用于半導(dǎo)體制造的內(nèi)部等離子體格柵 相關(guān)申請(qǐng)的交叉引用 本申請(qǐng)要求于2014年2月19日提交的，名稱為"INTERNAL PLASMA GRID APPLICATION FOR SEMICONDUCTOR FABRICATION"的美國(guó)專利申請(qǐng)No. 14/184, 491的優(yōu)先權(quán)，美國(guó)專利 申請(qǐng) No. 14/184, 491 是于 2013 年 11 月 15 日提交的，名稱為 "INTERNAL PLASMA GRID FOR SEMICONDUCTOR FABRICATION"的美國(guó)專利申請(qǐng)No. 14/082, 009的部分繼續(xù)申請(qǐng)并要求其 優(yōu)先權(quán)，美國(guó)專利申請(qǐng)No. 14/082,009要求于2013年4月5日提交的，名稱為"INTERNAL PLASMA GRID FOR SEMICONDUCTOR FABRICATION"的美國(guó)臨時(shí)申請(qǐng) No. 61/809, 246 的優(yōu)先權(quán)， 所有這些申請(qǐng)其全部?jī)?nèi)容通過(guò)引用并入本文，并用于所有目的。

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體上涉及半導(dǎo)體制造領(lǐng)域，更具體地涉及用于半導(dǎo)體制造的內(nèi)部等離子 體格柵。

【背景技術(shù)】
[0002] 在半導(dǎo)體生產(chǎn)中經(jīng)常采用的一個(gè)操作是蝕刻操作。在蝕刻操作中，從部分制造的 集成電路部分地或全部地去除一種或多種材料。等離子體蝕刻被經(jīng)常使用，特別是在涉及 的幾何形狀是小的，使用高深寬比，或者需要精確圖案轉(zhuǎn)移的情況下。
[0003] 通常，等離子體包含電子、正離子和負(fù)離子、和一些自由基。自由基、正離子和負(fù)離 子與襯底相互作用以蝕刻在襯底上的特征、表面和材料。在用感應(yīng)耦合等離子體源進(jìn)行的 蝕刻中，室線圈執(zhí)行與在變壓器中的初級(jí)線圈的功能類似的功能，而等離子體執(zhí)行與在變 壓器中的次級(jí)線圈的功能類似的功能。
[0004] 隨著從平面結(jié)構(gòu)發(fā)展到3D晶體管結(jié)構(gòu)（如邏輯器件的FinFET柵結(jié)構(gòu))，等離子體 蝕刻工藝需要越來(lái)越精確和均勻以生產(chǎn)優(yōu)質(zhì)的產(chǎn)物。受益于精確蝕刻操作的例子包括，但 不限于，在形成FinFET的過(guò)程中使用的蝕刻/去除工藝(例如，源漏極凹部蝕刻，F(xiàn)inFET柵 極蝕刻和虛設(shè)多晶硅去除)，淺溝槽隔離工藝，和光致抗蝕劑回流工藝。
[0005] 除其他因素外，等離子體蝕刻工藝尤其應(yīng)具有良好的選擇性、輪廓角、Iso/密加 載、和整體均勻性。蝕刻工藝在被蝕刻的材料和保留的材料之間具有良好的選擇性是有益 處的。在FinFET柵極結(jié)構(gòu)的背景下，這意味著應(yīng)該有被蝕刻的柵極對(duì)其它暴露部件(如氮 化硅掩模）的良好的選擇性。輪廓角被測(cè)量為最近蝕刻(大致垂直）的側(cè)壁與水平面之間的 夾角。在許多應(yīng)用中，理想的輪廓角為90度，產(chǎn)生垂直蝕刻臺(tái)階或開口。有時(shí)，局部晶片上 的特征密度可影響蝕刻工藝。例如，其中特征是致密的晶片區(qū)域與其中特征是較隔離的晶 片的區(qū)域相比可有所不同地蝕刻(例如，蝕刻更快、更慢、更各向同性、更各向異性等)。由于 特征密度的變化產(chǎn)生的差異被稱為Iso/密加載（Ι/D加載)。在制造過(guò)程中減少這些差異 是有益處的。除了滿足這些和潛在的其它器件特定的要求，蝕刻工藝往往需要在襯底的整 個(gè)表面一致地執(zhí)行(例如，從半導(dǎo)體晶片的中心到邊緣蝕刻條件和結(jié)果應(yīng)該是一致的)。
[0006] 已經(jīng)發(fā)現(xiàn)在蝕刻先進(jìn)的結(jié)構(gòu)(如FinFET柵極)時(shí)難以實(shí)現(xiàn)多個(gè)目的，例如上面那些 所闡述的目的。


【發(fā)明內(nèi)容】

[0007] 本文公開的實(shí)施方式提供了用于制備半導(dǎo)體器件的方法和裝置。本發(fā)明的實(shí)施方 式的一個(gè)方面提供了等離子體處理的方法，所述方法包括：接收襯底在反應(yīng)室中，其中所述 反應(yīng)室包括格柵結(jié)構(gòu)，該格柵結(jié)構(gòu)將所述反應(yīng)室的內(nèi)部分成靠近等離子體發(fā)生器的上部子 室和靠近襯底支架的下部子室；使等離子體產(chǎn)生氣體流入所述上部子室；由所述等離子體 產(chǎn)生氣體在所述上部子室中產(chǎn)生第一等離子體，所述第一等離子體具有第一電子密度，以 及在所述下部子室產(chǎn)生第二等離子體，其中，所述第二等離子體是離子-離子等離子體，所 述第二等離子體的第二電子密度至多為所述第一電子密度的約1/11 ;以及用所述第二等 離子體處理所述襯底以執(zhí)行在源漏極凹部蝕刻、FinFET柵極蝕刻、虛設(shè)多晶硅去除、淺溝槽 隔離蝕刻和光致抗蝕劑的回流中的一種的步驟。
[0008] 在某些實(shí)施方式中，所述第一等離子體可具有約2eV或更高的第一電子溫度，以 及所述第二等離子體可具有約leV或更低的第二有效電子溫度。所述第二電子密度可為約 5X10 9cnT3或更低。在一些實(shí)施方式中，在所述第二等離子體中負(fù)離子：正離子的比率可為 介于約0. 5-1之間。
[0009] 可以進(jìn)行該方法以執(zhí)行源漏極凹部蝕刻。所述源漏極凹部蝕刻可以包括：執(zhí)行第 一蝕刻工藝以在垂直方向上蝕刻所述襯底，以形成垂直蝕刻的特點(diǎn)；執(zhí)行第二蝕刻工藝以 在所述垂直蝕刻的特征內(nèi)在水平方向上蝕刻所述襯底；執(zhí)行氧化工藝，以在所述垂直蝕刻 的特征內(nèi)形成氧化層；以及重復(fù)所述方法，以在所述垂直蝕刻的特征中形成源漏極凹部，其 中，所述第一蝕刻工藝，第二蝕刻工藝和氧化工藝都在具有所述柵格結(jié)構(gòu)的所述反應(yīng)室中 進(jìn)行，使得在每個(gè)工藝中的所述第二等離子體是離子-離子等離子體。所述第一蝕刻工藝 可以用包括Cl 2的第一等離子體產(chǎn)生氣體來(lái)執(zhí)行，所述第二蝕刻工藝可以用包括即3和Cl2 的第二等離子體產(chǎn)生氣體來(lái)執(zhí)行，以及所述氧化工藝可以用包括氧氣的第三等離子體產(chǎn)生 氣體包括來(lái)執(zhí)行。所述方法可重復(fù)進(jìn)行，以形成具有重入形狀的垂直蝕刻特征。
[0010] 在其它實(shí)施方式中，可以進(jìn)行所述方法以執(zhí)行淺溝槽隔離蝕刻。在這種情況下， 所述等離子體產(chǎn)生氣體可包括HBr，并且在所述蝕刻期間，所述襯底可以被偏置在介于約 300-1200V之間。所述等離子體產(chǎn)生氣體可以以介于約50-500 SCCm之間的速率流動(dòng)。所述 等離子體產(chǎn)生氣體可進(jìn)一步包括Cl2。在一些實(shí)施方式中，所述蝕刻工藝可同時(shí)涉及蝕刻至 少第一特征的形狀和第二特征的形狀，所述第一特征的形狀具有為約10或更高的深寬比， 以及所述第二特征的形狀具有約1或更低的深寬比。蝕刻后，所述第一特征的蝕刻深度可 以是所述第二特征的蝕刻深度的至少約95 %。進(jìn)一步，蝕刻后，所述第一特征的形狀可具有 至少約88°的蝕刻輪廓，并且所述第二特征的形狀可以具有至少約85°的蝕刻輪廓。
[0011] 在另一些情況下，可以進(jìn)行所述方法以執(zhí)行光致抗蝕劑回流工藝。在這些實(shí)施方 式中，在反應(yīng)室中接收的所述襯底在其上具有圖案化的光致抗蝕劑。所述光致抗蝕劑回流 工藝可以包括：執(zhí)行第一等離子體工藝，以使在所述襯底上所述圖案化的光致抗蝕劑回流； 以及執(zhí)行第二等離子體工藝，以去除在所述襯底上的壓腳區(qū)域（foot region)中光致抗蝕 劑的一部分，其中所述第一等離子體工藝和第二等離子體工藝兩者都在具有所述格柵的所 述反應(yīng)室中執(zhí)行，且其中在所述第一等離子體工藝和第二等離子體工藝的過(guò)程中所述第二 等離子體是離子-離子等離子體。在所述第一等離子體工藝的過(guò)程中所述等離子體產(chǎn)生氣 體可包括H2，并且在所述第二等離子體處理工藝的過(guò)程中所述等離子體產(chǎn)生氣體可包括惰 性氣體。該惰性氣體可以是Ar。在某些情況下，在所述第一和第二等離子體工藝之后所述 圖案化的光致抗蝕劑的最終高度是在所述第一和第二等離子體工藝之前的所述圖案化的 光致抗蝕劑的初始高度的至少約50%。在所述第一和第二等離子體工藝之后的最終線寬粗 糙度可為在所述第一和第二等離子體工藝之前初始線寬粗糙度的約75%或更少。例如，所 述最終線寬粗糙度可為所述初始線寬粗糙度的約65%或更少。
[0012] 在所公開的實(shí)施方式的另一個(gè)方面，提供了一種蝕刻在部分制造的集成電路上的 多晶硅以限定FinFET柵極區(qū)域的方法，該方法包括：接收在其上具有多晶硅層的襯底在 反應(yīng)室中，其中所述反應(yīng)室包括格柵結(jié)構(gòu)，該柵格結(jié)構(gòu)將所述反應(yīng)室的內(nèi)部分成靠近等離 子體發(fā)生器的上部子室和靠近襯底支架的下部子室；使等離子體產(chǎn)生氣體流入所述上部子 室；由所述等離子體產(chǎn)生氣體在所述上部子室中產(chǎn)生第一等離子體，以及在所述下部子室 產(chǎn)生第二等離子體，其中，所述第二等離子體是離子-離子等離子體；以及蝕刻設(shè)置在所述 襯底上的所述多晶硅層從而限定FinFET柵極區(qū)域。
[0013] 在一些情況下，蝕刻所述多晶硅層以限定FinFET柵極區(qū)域包括蝕刻該多晶硅，以 形成位于在完成的集成電路中接近FinFET柵極的位置的腔。掩模層可以位于所述多晶硅 層的上面，并且在蝕刻處理過(guò)程中該掩模層的厚度可以降低不到約10%。在所述蝕刻過(guò)程 中，所述反應(yīng)室中的壓強(qiáng)可為介于約5-20毫乇之間。在某些情況下，在蝕刻過(guò)程中鰭區(qū)域 和鰭外區(qū)域之間基本上沒有輪廓加載。在各種實(shí)施方式中，在蝕刻過(guò)程中靠近所述蝕刻區(qū) 域的鰭沒有成為凹的。
[0014] 蝕刻所述多晶硅層以從而限定FinFET柵極區(qū)域可包括蝕刻所述多晶硅，以形成 位于在完成的集成電路中FinFET柵極將所處的位置的腔。該方法可以用包括HBr的第一 等離子體產(chǎn)生氣體進(jìn)行第一次重復(fù)和用包括氯氣的第二等離子體產(chǎn)生氣體進(jìn)行第二次重 復(fù)。在某些情況下可使用其他化學(xué)物質(zhì)。在各種實(shí)施方式中，第一和第二等離子體產(chǎn)生氣 體都基本上不含含氧反應(yīng)物。在第一次重復(fù)期間該反應(yīng)室中的壓強(qiáng)可為介于約20-80毫乇 之間，在第二次重復(fù)期間介于約4-80毫乇之間。以不同的特征密度定位的蝕刻特征之間可 基本上沒有蝕刻輪廓加載。
[0015] 在各種實(shí)施方式中，所述第二等離子體中的有效電子溫度為約leV或更低，并且 低于所述第一等離子體中的有效電子溫度。進(jìn)一步，所述第二等離子體中的電子密度為約 5 X 109厘米3或更低，并且低于所述第一等離子體中的電子密度。在一些實(shí)施方式中，所述 格柵結(jié)構(gòu)可包括兩個(gè)或更多個(gè)格柵，其中至少一個(gè)格柵相對(duì)于其他的格柵是能移動(dòng)的。
[0016] 這些和其他特征將在下面參照有關(guān)的附圖進(jìn)行說(shuō)明。

【專利附圖】

【附圖說(shuō)明】
[0017] 圖1是示出根據(jù)本發(fā)明公開的某些實(shí)施方式的用于蝕刻操作的等離子體處理系 統(tǒng)的示意性剖面圖。
[0018] 圖2A是根據(jù)本發(fā)明公開的某些實(shí)施方式的格柵結(jié)構(gòu)的簡(jiǎn)化俯視圖。
[0019] 圖2B是根據(jù)本發(fā)明公開的某些實(shí)施方式的格柵結(jié)構(gòu)的圖片。
[0020] 圖3A和3B示出了可用于徑向調(diào)節(jié)在下部子室中的等離子體條件的成對(duì)的等離子 體格柵。
[0021] 圖3C和3D示出了根據(jù)本發(fā)明的一實(shí)施方式的具有C形槽的成對(duì)的等離子體格 柵。
[0022] 圖3E和3F示出了通過(guò)可旋轉(zhuǎn)的格柵中的孔的離子的軌跡。
[0023] 圖4示出了根據(jù)本發(fā)明一實(shí)施方式的具有定位在可移動(dòng)的等離子體格柵上的固 定的等離子體格柵的處理室的簡(jiǎn)化示意圖。
[0024] 圖5示出了根據(jù)本發(fā)明一實(shí)施方式的具有在固定的等離子體格柵上的可移動(dòng)的 等離子格柵的處理室的簡(jiǎn)化示意圖。
[0025] 圖6A-6C示出了由于蝕刻副產(chǎn)物離解出現(xiàn)的某些問(wèn)題。
[0026] 圖7A-7C-起示出了可以在源極-漏極凹部蝕刻過(guò)程中蝕刻到襯底中的不同形 狀。
[0027] 圖8示出了在源極-漏極凹部蝕刻過(guò)程中經(jīng)歷不同的蝕亥_氧化階段的襯底。
[0028] 圖9顯示了經(jīng)歷FinFET多晶硅柵極蝕刻的部分制造的半導(dǎo)體器件。
[0029] 圖10示出了 FinFET多晶硅柵極蝕刻后的部分制造的半導(dǎo)體器件的剖面圖和自上 向下的視圖。
[0030] 圖11A-11G示出了在制造的各種階段的過(guò)程中的部分制造的半導(dǎo)體器件的剖面 圖，包括在虛設(shè)多晶硅去除工藝的過(guò)程中。
[0031] 圖12示出了離子-離子等離子體和常規(guī)等離子體的電子能量分布函數(shù)。
[0032] 圖13示出了在光致抗蝕劑回流工藝過(guò)程中在其上具有光致抗蝕劑的襯底。
[0033] 圖14示出了在淺溝槽隔離工藝過(guò)程中蝕刻的襯底的不同蝕刻輪廓。
[0034] 圖15示出了使用常規(guī)等離子體和使用離子-離子等離子體的淺溝槽隔離工藝過(guò) 程中實(shí)現(xiàn)的蝕刻輪廓。
[0035] 圖16A和16B示出了根據(jù)高壓常規(guī)技術(shù)（16A)和根據(jù)一實(shí)施方式的使用等離子體 格柵（16B)的已被蝕刻的FinFET結(jié)構(gòu)的掃描電子顯微鏡（SEM)圖像。
[0036] 圖17A和17B示出了根據(jù)低壓常規(guī)技術(shù)（17A)和根據(jù)本公開的實(shí)施方式的使用等 離子格柵（17B)蝕刻的特征的SEM圖像。
[0037] 圖18示出了沒有使用等離子體格柵的情況下根據(jù)各種方案的已被蝕刻的特征的 各種SEM圖像。
[0038] 圖19示出了在源極-漏極凹部蝕刻過(guò)程中用常規(guī)的和離子-離子等離子體實(shí)現(xiàn) 的不同的蝕刻形狀。
[0039] 圖20示出了在源極-漏極凹部蝕刻過(guò)程中實(shí)現(xiàn)的各種蝕刻形狀。
[0040] 圖21示出了在常規(guī)的和離子-離子等離子體狀態(tài)下淺溝槽隔離工藝的蝕刻輪廓 和加載效應(yīng)。

【具體實(shí)施方式】
[0041] 在本說(shuō)明中，術(shù)語(yǔ)"半導(dǎo)體晶片"、"晶片"、"襯底"、"晶片襯底"，以及"部分制造的 集成電路"可互換使用。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解的是，術(shù)語(yǔ)"部分制造的集成電 路"可以是指在半導(dǎo)體晶片上的集成電路制造的不同階段中的任何階段期間的半導(dǎo)體晶片 上的器件。下面的詳細(xì)描述的前提為本發(fā)明是在晶片上實(shí)現(xiàn)的。然而，本發(fā)明并不局限于 此。工件可以以各種形狀、尺寸和材料形成。
[0042] 在下面的描述中，為了提供對(duì)本發(fā)明的全面理解，闡述了多個(gè)具體的細(xì)節(jié)。然而， 可以在沒有這些具體細(xì)節(jié)中的一些或全部的情況下來(lái)實(shí)施本發(fā)明。在其它情形下，為了避 免不必要地使本發(fā)明變得不清楚，未詳細(xì)描述公知的處理操作。盡管所公開的實(shí)施方式將 結(jié)合具體的實(shí)施方式來(lái)描述，但應(yīng)當(dāng)理解的是，并不打算限制本公開的實(shí)施方式。
[0043] 公開了一種在半導(dǎo)體器件的制造過(guò)程中蝕刻半導(dǎo)體襯底和在其上形成的層所使 用的裝置。該裝置由在其中進(jìn)行蝕刻的室限定。在某些實(shí)施方式中，所述室包括平坦的窗， 通常是平坦的勵(lì)磁線圈，和用于在蝕刻期間支持所述半導(dǎo)體襯底的基座或卡盤。當(dāng)然，本發(fā) 明并不限于任何特定類型的等離子體源。除了平面的勵(lì)磁線圈，還可以使用圓頂形和板形 等離子體源。源包括感應(yīng)耦合等離子體源、電容耦合等離子體源、以及本領(lǐng)域的技術(shù)人員已 知的其他等離子體源。本文中的實(shí)施方式利用定位在室中將室分成兩個(gè)子室的格柵。在各 種實(shí)施方式中，兩個(gè)或更多個(gè)堆疊的格柵的集合有時(shí)被稱為"格柵組件"。在操作過(guò)程中， 每個(gè)子室包含具有不同性質(zhì)的等離子體。等離子體主要或者專門在上部子室中產(chǎn)生，并且 某些物質(zhì)能夠通過(guò)格柵或格柵組件未受影響地進(jìn)入下部子室。格柵具有穿透格柵的厚度的 槽。在某些實(shí)施方案中，這些槽大致徑向向外地延伸。如本文所用的，"大致徑向向外地延 伸"是指所討論的特征具有至少一些徑向分量。換言之，整個(gè)特征不需要整體徑向定向，只 要有大體沿中心到邊緣的方向延伸的特征的一些部分即可。此外，所謂"中心到邊緣的方 向"定義為包括準(zhǔn)確的中心到邊緣的方向的周圍的角度范圍(例如，在準(zhǔn)確的中心到邊緣的 方向的約20度內(nèi)）。
[0044] 格柵或格柵組件可以包含穿透格柵的厚度的多個(gè)徑向槽。格柵和槽被設(shè)計(jì)成使得 在上部子室中的1?能電子的一部分可穿過(guò)格柵?？偟膩?lái)說(shuō)，較1?能量的電子一般在穿過(guò)格 柵并進(jìn)入下部子室成為較低能量的"較冷"電子。盡管高能電子可以有足夠的能量來(lái)穿過(guò) 格柵，但這些電子中的許多以使它們與格柵碰撞并失去能量的角度接近格柵。通過(guò)格柵的 高能電子沒有足夠的能量匯集以維持格柵下方的等離子體，因?yàn)樗鼈儸F(xiàn)在與激勵(lì)源隔離。 在下部室中熱電子變冷的機(jī)制包括與格柵碰撞，與格柵下方的中性物質(zhì)碰撞，以及相對(duì)于 格柵上方的激勵(lì)源屏蔽格柵下方的電子。因此，格柵可以在下部子室產(chǎn)生具有低電子密度 (隊(duì))和低平均有效電子溫度（U的等離子體。在格柵或格柵組件上方，所述等離子體通常是 傳統(tǒng)的電子-離子等離子體，其中，很大部分的帶負(fù)電荷的物質(zhì)是電子。在格柵或格柵組件 下方，等離子體含有負(fù)離子的比例要高得多，實(shí)際上等離子體可以是離子-離子等離子體。 離子-離子等離子體的某些特征描述如下。通常，相比于電子-離子等離子體，離子-離子 等離子體包含顯著更高比例的帶負(fù)電荷的物質(zhì)，該帶負(fù)電荷的物質(zhì)是離子(而不是電子)。 反應(yīng)器內(nèi)格柵的定位
[0045] 格柵或格柵組件被定位在等離子體室的內(nèi)部，從而將室分成上部子室和下部子 室。適合于改裝以包括如本文所述的格柵的室的例子是來(lái)自加利福尼亞州，弗里蒙特的Lam Research Corporation的Kiyo Reactor。就上下文而言，可以參考在下面進(jìn)一步描述的圖 1考慮下面的描述。在某些實(shí)施方案中，格柵定位在反應(yīng)室的內(nèi)部的襯底上方的約1-6英 寸之間，或襯底支撐(如基座)上方約1-6英寸之間(例如，約1. 5-3英寸之間）。在這些或其 它實(shí)施方案中，格柵可以定位在反應(yīng)室的內(nèi)部的天花板（Ceiling)下方約1-6英寸之間(例 如，約1.5-3英寸之間）處。天花板通常配備有電介質(zhì)窗。
[0046] 在某些實(shí)施方式中，上部和下部子室的高度大致相同(例如，在約5%內(nèi)），而在其 它實(shí)施方式中，這些高度可以更加明顯地不同。上室的高度與下室的高度的比率（hu/hi)，也 被稱為子室高度比，可以介于約0. 1-10之間，或介于約0.2-5之間。在一些實(shí)施方式中，子 室高度比大于約1/6。
[0047] 格柵不應(yīng)該被定位在太靠近晶片的位置，因?yàn)檫@可能導(dǎo)致在晶片的表面產(chǎn)生格柵 的印記（printing)。換言之，在處理后格柵中的槽的圖案會(huì)不希望地出現(xiàn)在晶片的表面，造 成所述襯底表面上嚴(yán)重的蝕刻非均勻性。對(duì)于許多應(yīng)用，從襯底的頂部到格柵有至少約1 英寸的分離距離是足夠的。 格柵設(shè)計(jì)
[0048] 各種設(shè)計(jì)可以用來(lái)實(shí)現(xiàn)格柵。在一些實(shí)施方式中，格柵是具有槽的相當(dāng)簡(jiǎn)單的薄 片材料，槽通常為圓形孔，或允許一些電子從上部子室傳遞到下部子室的其他穿孔。在其它 實(shí)施方式中，格柵可以由具有多個(gè)部件的更復(fù)雜的格柵組件組成。例如，格柵組件可以具有 多個(gè)格柵、支撐元件和/或運(yùn)動(dòng)產(chǎn)生元件。
[0049] 在一個(gè)簡(jiǎn)單的實(shí)施方案中，格柵是具有槽的相對(duì)薄的片材。另外，在一些實(shí)施方式 中，格柵可以包括孔。因此，該格柵包括孔和槽的組合。格柵結(jié)構(gòu)的非限制性例子示于圖 2A-2B和3A-3D。格柵中所包含的材料可以是絕緣體、導(dǎo)體、或它們的某種組合。在某些實(shí) 施方案中，格柵包含一種或多種材料，材料包括但不限于，金屬、金屬合金（如不銹鋼、錯(cuò)、 鈦）、陶瓷、硅、碳化硅、氮化硅、和它們的組合。該材料可以或可以不被陽(yáng)極氧化或者可以或 可以不以其他方式鈍化以用于例如抗腐蝕。在一個(gè)實(shí)施方式中，格柵是由具有陶瓷涂層的 金屬材料制成的。也可使用其它涂層。在被蝕刻層是揮發(fā)性的情況下使用涂層格柵是特別 有利的。在某些實(shí)施方案中，格柵可以涂覆有純涂層，例如，純涂層包括但不限于，y 2o3、yf3、 YAG、氮化鈦、或Ce02。此外，格柵可以接地、浮置或偏置。在一些實(shí)施方案中，接地的格柵充 當(dāng)陰極的增強(qiáng)的偏置電流回路。
[0050] 格柵通常跨越室的整個(gè)水平橫截面。在所述室是圓形的(如從上方觀察時(shí)）情況 下，格柵也將是圓形的。這允許格柵有效地將該反應(yīng)室分成兩個(gè)子室。在某些設(shè)計(jì)中，格柵 的圓形形狀是通過(guò)襯底的幾何形狀限定的，而襯底通常是圓形的。眾所周知，晶片通常以例 如200毫米、300毫米、450毫米等各種尺寸提供。根據(jù)室內(nèi)進(jìn)行的蝕刻操作，對(duì)于正方形或 其它多邊形的襯底或更小的襯底，其他形狀也是可行的。因此，格柵的橫截面可以具有各種 形狀和尺寸。平的平坦格柵橫截面適用于某些實(shí)施方式。然而，盤形、圓頂形、振蕩狀(例如， 正弦、方波、V形形狀)、傾斜等格柵橫截面適用于其它實(shí)施方式。通過(guò)任何的橫截面輪廓的 槽或孔將具有特性(包括如本文別處所述的深寬比)。
[0051] 格柵的平均厚度可以為介于約1-50毫米之間，優(yōu)選介于約5-20毫米之間。如果 格柵太厚，則它可能無(wú)法正常工作(例如，它可能阻擋太多的物質(zhì)通過(guò)，有太多的質(zhì)量，占用 在反應(yīng)室中太多的空間等)。如果格柵過(guò)薄，則它可能不能夠承受等離子體處理，并可能需 要被相當(dāng)頻繁地更換。通常情況下，如下所述，由于槽的高度由格柵的厚度限制，因此格柵 的厚度還受到在格柵中的所需的深寬比的限制。
[0052] 在一些實(shí)施方式中，格柵作為上游和下游等離子體之間的隔板，其中下游等離子 體存在于下部子室并可以富有自由基。在這種方式中，配備有格柵的等離子體室可以產(chǎn)生 類似于用現(xiàn)有的遠(yuǎn)程等離子體工具(例如可從Novellus System，現(xiàn)在的加利福尼亞，弗里 蒙特的Lam Research Corporation獲得的GAMMA?平臺(tái)工具）實(shí)現(xiàn)的結(jié)果的結(jié)果。在用于 此目的操作中，格柵可以是相對(duì)厚的，例如，約20-50毫米厚。
[0053] 在某些實(shí)施方式中，格柵包括具有長(zhǎng)而薄的形狀的槽。槽從格柵的中心向外徑向 延伸。槽具有高度、寬度和長(zhǎng)度(在圖2A明確標(biāo)記了寬度和長(zhǎng)度)。槽高度是沿垂直于該格 柵的面的軸線測(cè)量的（即，在大多數(shù)操作配置中，槽高度垂直定向)，并且該高度通常等于格 柵的厚度。在槽的徑向范圍，槽的寬度可以是可變的或恒定的。在某些情況下，槽可以是扇 形（即，朝向中心較薄，而朝向格柵的邊緣較厚)。在各種實(shí)施方式中，槽從格柵的中心向外 沿縱向延伸（即徑向）。在一些實(shí)施方式中，槽的寬度不大于約25mm。槽的長(zhǎng)度圍繞格柵的 方位角范圍可以是可變的或恒定的。徑向槽的角度間隔圍繞格柵可以是可變的或恒定的。
[0054] 如果沒有槽存在于格柵中，則在等離子體產(chǎn)生期間在格柵中將誘導(dǎo)電流。該電流 將基本圓形地圍繞格柵流動(dòng)或?qū)⑿纬删植繙u流，并且將導(dǎo)致功耗的增加。但是，槽的存在防 止形成這種寄生電流，從而節(jié)省功耗并導(dǎo)致更有效的處理。具有形狀的開口（例如基本上為 圓形的孔）防止電流的形成不太有效。然而，如所提到的，圓形的開口可以與帶槽的開口結(jié) 合使用。
[0055] 槽的深寬比被定義為槽的高度與它的寬度（h/w)的比。通常，當(dāng)垂直于槽的縱向 (通常徑向)取橫截面時(shí)，深寬比的幾何形狀會(huì)是可見的。因?yàn)椴鄣膶挾瓤梢允强勺兊模?深寬比可以類似地是可變的。在某些實(shí)施方式中，槽的深寬比(在整個(gè)格柵其可以是可變的 或恒定的)為介于約〇. 01-5之間，或介于約0. 3-5之間，或介于約1-4之間，或介于約0. 5-2 之間。在許多實(shí)施方式中，相比于上部子室，具有這些深寬比的格柵減小在下部子室的電子 密度和有效電子溫度深寬比。如所提到的，相信，由于許多熱電子與格柵碰撞，因而隨著電 子中的至少部分穿過(guò)槽，有效電子溫度降低。另外，下部子室的有效電子溫度與上部子室的 相比是降低的，因?yàn)樵谙虏孔邮抑械碾娮颖桓駯牌帘危虼瞬唤?jīng)受等離子體的線圈（或其他 的等離子體源）的感應(yīng)加熱。
[0056] 當(dāng)孔與槽一起使用時(shí)，這些孔可以用于與槽同樣的用途。因此，它們通常具有如上 所述的深寬比。在一些實(shí)施方式中，孔的直徑在約0.05英寸至約0.2英寸的范圍內(nèi)。它們 穿透格柵的整個(gè)厚度。
[0057] 由格柵提供的額外的好處在于它可以中和來(lái)自主噴射器的對(duì)流影響。這允許更均 勻的氣體流動(dòng)到晶片的表面上。在晶片和上部室中的氣體噴射器之間的格柵或格柵組件的 存在可以顯著降低從氣體噴射器輸送出的任何氣體的對(duì)流影響，因?yàn)楦駯艜?huì)擾亂氣流，并 在晶片上導(dǎo)致更加擴(kuò)散性的流動(dòng)狀態(tài)。
[0058] 在一些實(shí)施方式中，格柵包含氣體傳輸孔。在這樣的實(shí)施方式中，格柵可以用作上 部和/或下部子室的噴頭的額外目的。在這些實(shí)施方式中，一個(gè)或多個(gè)通道可以被包括在 一個(gè)或多個(gè)格柵中。這些通道可以從入口（或多個(gè)入口）饋送氣體，并傳送該氣體到格柵中 的多個(gè)出口孔。出口孔可以形成氣體分布噴頭，該噴頭傳送處理氣體到上部和下部子室中 的一者或兩者。
[0059] 在一些實(shí)施方案中，格柵具有區(qū)域，如含有用于允許探測(cè)裝置通過(guò)格柵布置的特 征的中心區(qū)域。可提供探測(cè)裝置以探測(cè)操作期間與所述等離子體處理系統(tǒng)相關(guān)聯(lián)的工藝 參數(shù)。探測(cè)過(guò)程可以包括光發(fā)射端點(diǎn)檢測(cè)、干涉端點(diǎn)檢測(cè)（interferometeric endpoint detection)、等離子體密度測(cè)量、離子密度測(cè)量和其他指標(biāo)的探測(cè)操作。在某些實(shí)施方式 中，格柵的中心區(qū)域是開放的。在其它實(shí)施方式中，格柵的中心區(qū)域包含光學(xué)透明的材料 (例如，石英、藍(lán)寶石等)，以允許光傳輸通過(guò)格柵。
[0060] 在某些實(shí)施方式中，對(duì)于300_晶片蝕刻機(jī)優(yōu)選可以在格柵中在格柵的外邊緣附 近約每15毫米至40毫米具有槽。這分別對(duì)應(yīng)于由約18°，或約48°分隔的方位角相鄰槽。 因此，在某些實(shí)施方式中，方位角相鄰槽分隔至少約10°，或至少約15°。在這些或其它實(shí) 施方式中，方位角相鄰槽分隔不超過(guò)約40°，或不超過(guò)約50°，或不超過(guò)約60°。
[0061] 在一些實(shí)施方式中，等離子體格柵可以包括嵌入在格柵中的冷卻通道，并且 這些冷卻通道可以填充有流動(dòng)或不流動(dòng)的冷卻劑材料。在某些實(shí)施方式中，所述冷卻 材料是流體，例如氦氣或其它惰性氣體，或液體，例如去離子水、工藝?yán)鋮s水、氟惰性物 (f luoroinert)、或制冷劑(如全氟化碳、氫氟碳、氨和C02)。在這些或其它實(shí)施方式中，等離 子體格柵可以包括嵌入的加熱元件和/或溫度測(cè)量裝置。冷卻通道和嵌入的加熱器可以實(shí) 現(xiàn)精確的溫度控制，從而能對(duì)粒子與壁條件進(jìn)行嚴(yán)密控制。在某些情況下，這種控制可用于 調(diào)節(jié)下部區(qū)域等離子體中的條件。例如，如果等離子體格柵保持在較冷的溫度下，則來(lái)自晶 片的蝕刻副產(chǎn)物會(huì)優(yōu)先沉積在格柵上，從而減少了在下部子室的蝕刻副產(chǎn)物的氣相密度。 替代地，格柵或格柵組件可以保持熱的(例如80°C以上)，以減少在格柵上的沉積，并確保該 室可保持相對(duì)清潔和/或減少在無(wú)晶片自動(dòng)清潔(WAC)期間清潔室所需要的時(shí)間。
[0062] 在某些實(shí)施方式中可包括的另一個(gè)特征在于格柵可以用作將處理氣體輸送到上 部和下部子室中的一者或兩者的噴頭。因此，格柵可以包含連接氣體供給源與上部和/或 下部子室的多個(gè)通道。該噴頭的孔可被布置來(lái)使均勻的氣體輸送到子室。
[0063] 另外，在某些實(shí)施方式中，使用一個(gè)以上的氣體供給源。例如，不同的處理氣體可 被輸送到上部和下部子室(通過(guò)一個(gè)或多個(gè)噴頭型格柵或通過(guò)其它氣體輸送裝置)。在一個(gè) 特定的實(shí)施方式中，惰性氣體被輸送到上部子室，而等離子體蝕刻的化學(xué)品傳遞到下部子 室。在一些其它實(shí)施方式中，輸送到上部子室中的氣體是H 2、N2、02、NF3、或C4F 8或其他氟碳 物，但實(shí)施方式并不局限于此。在這些或其它實(shí)施方式中，輸送到下部子室的氣體可以是 N2、C02或CF4或其他氟碳物，但同樣本實(shí)施方式并不局限于此。
[0064] 等離子體處理反應(yīng)器允許在鄰近工作襯底有寬范圍的等離子體條件有時(shí)是有幫 助的。這樣的條件包括等離子體密度、等離子體中的有效電子溫度，和等離子體中的電子與 離子的比率。對(duì)于原位處理，在多個(gè)層在室中進(jìn)行處理的情況下，則可能需要改變每個(gè)層 的處理?xiàng)l件。固定位置的格柵可以限制反應(yīng)器的操作窗，例如如果針對(duì)在下部子室產(chǎn)生離 子-離子等離子體而優(yōu)化格柵，則高的等離子體密度可能無(wú)法實(shí)現(xiàn)。因此，一些實(shí)施方式提 供格柵和格柵組件，其中視線開闊區(qū)域的格柵線是可通過(guò)旋轉(zhuǎn)及/或平移調(diào)節(jié)的。
[0065] 在某些實(shí)施方式中，等離子體格柵相對(duì)于所述等離子體的線圈或其它等離子體源 可以升高或降低。例如，這可通過(guò)安裝格柵在可移動(dòng)臺(tái)上來(lái)實(shí)現(xiàn)。在一些實(shí)施方案中，垂直 運(yùn)動(dòng)允許操作者或控制器改變?cè)谏喜亢拖虏繀^(qū)域中的等離子體中的有效電子溫度、電子或 等離子體密度、電子對(duì)離子的比率、自由基的濃度等。另外，由于自由基的濃度受等離子格 柵的高度的影響，可移動(dòng)等離子體格柵的使用允許其中在整個(gè)多階段工藝中自由基的濃度 是可調(diào)節(jié)的這樣的工藝。由于自由基物質(zhì)是化學(xué)反應(yīng)性的且負(fù)離子具有與電子不同的蝕刻 性質(zhì)，因此這個(gè)參數(shù)特別有幫助于進(jìn)行調(diào)節(jié)/控制以達(dá)到所期望的反應(yīng)。
[0066] 此外，在一些實(shí)施方式中，多個(gè)等離子體格柵在反應(yīng)室中以單個(gè)格柵組件的形式 使用。在使用多個(gè)格柵的情況下，格柵的數(shù)量通常為介于約2至5之間。通常，在使用多個(gè) 等離子體格柵的情況下，等離子體格柵中的至少一個(gè)相對(duì)于至少一個(gè)其他等離子格柵是能 移動(dòng)的。一般地，移動(dòng)通過(guò)旋轉(zhuǎn)或分離格柵(在某些情況下，使用這兩種類型的運(yùn)動(dòng)）來(lái)完 成。在格柵組件中使用可旋轉(zhuǎn)的格柵允許格柵的開口面積在處理晶片的過(guò)程中在不同工藝 /晶片之間和在單個(gè)工藝/晶片內(nèi)都可以很容易地改變。重要的是，在下部子室的有效電子 溫度和電子密度將是格柵開口面積的函數(shù)。
[0067] 在使用多個(gè)格柵的情況下，定義某些額外的參數(shù)是有幫助的。從上方觀察，在一個(gè) 格柵中的開口與在其它的格狀中的開口對(duì)齊，從而形成通過(guò)等離子體格柵組件的無(wú)障礙的 視線的情況下，組件槽或其它開口是組件的區(qū)域，如圖3E所示。如圖3F所示，在格柵中的 槽/孔未對(duì)齊的情況下，沒有無(wú)障礙的視線穿過(guò)格柵組件。關(guān)于圖3E-F，上部格柵302位于 下部格柵304上方。每個(gè)格柵302和304下面的暗區(qū)是物質(zhì)可以行進(jìn)通過(guò)的開口區(qū)域。在 一個(gè)【具體實(shí)施方式】中，下部格柵304下方的暗區(qū)是下部子室的上部。多個(gè)組件開口通常存 在于單個(gè)的等離子體格柵組件中。組件開口的幾何形狀隨著單獨(dú)的格柵彼此相對(duì)移動(dòng)而變 化。例如，組件槽的寬度可以隨著第一格柵旋轉(zhuǎn)相對(duì)于第二格柵旋轉(zhuǎn)而變化。同樣地，組件 槽的深寬比，其定義為上格柵的頂部和下格柵的底部之間的總距離除以視線開口寬度，可 以隨著格柵彼此相對(duì)旋轉(zhuǎn)或以其他方式移動(dòng)而變化。在一些實(shí)施方式中，組件槽的深寬比 可在約0. 1-5之間的范圍內(nèi)。
[0068] 在槽是對(duì)齊的(如從平行于該格柵的面的平面所看到的）情況下，格柵組件開口面 積定義為在格柵組件上的槽的總面積。如圖3F所示，在槽未對(duì)齊的情況下，等離子體中的 某些物質(zhì)(尤其帶電荷的物質(zhì)，如離子和電子）基本上不通過(guò)到達(dá)下部子室。槽的這種未對(duì) 齊的配置有效地增加了組件中的槽的深寬比，或在沒有槽的重疊的情況下完全消除了組件 槽，減少熱電子從上部子室穿到下部子室的比例。然而，在如圖3E中所示的槽對(duì)齊的情況 下，等離子體物質(zhì)可以穿過(guò)槽，如上所述。在一個(gè)例子中，使用兩個(gè)相同的等離子體格柵，每 一個(gè)具有約50%的開口（開槽）面積。在這個(gè)例子中，格柵組件開口面積可以在0% (當(dāng)單 個(gè)等離子體格柵是完全不對(duì)齊的）和約50% (當(dāng)單個(gè)等離子體格柵準(zhǔn)確地對(duì)準(zhǔn))之間變化。 在另一例子中，每個(gè)等離子體格柵具有約75%的開口面積。在這種情況下，格柵組件開口 面積可在介于約50-75%之間變化。通過(guò)改變格柵組件的開口面積，可以調(diào)節(jié)在下部子室 的等離子體條件。例如，相對(duì)于當(dāng)格柵裝配開口面積較小的情況，當(dāng)格柵組件開口面積較大 時(shí)，下部區(qū)域等離子體中的有效電子溫度較高，下部區(qū)域等離子體中的電子密度較高，下部 區(qū)域等離子體中電子與離子的比率較高，以及下部區(qū)域等離子體中自由基的濃度較低。 [0069] 使用多個(gè)格柵是特別有益的，因?yàn)樗趩蝹€(gè)處理站中的晶片上提供了寬的處理窗 的等離子體密度和等離子體條件。處理具有多個(gè)層和/或多種類型的暴露材料的復(fù)雜結(jié)構(gòu) 時(shí)，這樣做的好處是特別有幫助的。如所提到的，對(duì)于進(jìn)行處理的每個(gè)層，經(jīng)常需要改變處 理?xiàng)l件。
[0070] 每個(gè)等離子格柵上的槽圖案可以是相同的或與其它等離子體格柵上的槽圖案不 同。進(jìn)一步，槽圖案可以被設(shè)計(jì)為在晶片的特定區(qū)域提供開口區(qū)域。例如，槽可以被設(shè)計(jì)為 使得在晶片的中心附近相對(duì)于所述晶片的邊緣有更多開口區(qū)域(或反之亦然)。此外，這些 槽可以設(shè)計(jì)成使得在工藝過(guò)程中的不同時(shí)間格柵組件的開口區(qū)域集中在晶片的不同部分。 例如，槽可以被設(shè)計(jì)為使得在工藝將開始時(shí)格柵組件的開口區(qū)域集中在晶片的中心附近， 并在工藝將結(jié)束時(shí)在晶片的邊緣附近(或反之亦然)。此旋轉(zhuǎn)允許例如氣體流率、等離子體 密度、等離子體類型(例如，離子-離子等離子體)、以及有效電子溫度等幾個(gè)參數(shù)，能夠在工 藝過(guò)程中在晶片上徑向調(diào)節(jié)。這個(gè)可調(diào)性可有利于在晶片的整個(gè)面產(chǎn)生均勻的蝕刻結(jié)果， 也可特別有助于解決在處理過(guò)程中的中心到邊緣可能出現(xiàn)的不均勻性。可用于等離子體格 柵組件中的成對(duì)的電子格柵以實(shí)現(xiàn)這些徑向調(diào)節(jié)效應(yīng)的例子示于圖3A-3B。在這些圖中，槽 (開口區(qū)域）以灰色顯示，格柵材料以白色顯示。
[0071] 使用可分離的格柵允許控制和調(diào)節(jié)一定的距離。例如，可以調(diào)節(jié)的距離包括晶片 和下格柵之間的距離，上部格柵和上部子室的頂部之間的距離，和/或所述格柵之間的距 離。這些可變的距離相比于單個(gè)的固定格柵允許在晶片上方更廣范圍的電子溫度和等離子 體密度的調(diào)節(jié)。
[0072] 某些實(shí)施方案利用具有可移動(dòng)的和固定的等離子體格柵兩者的等離子體格柵組 件。格柵可以接地或電浮置，并且可以通過(guò)支撐支架或連接到運(yùn)動(dòng)發(fā)生元件(如旋轉(zhuǎn)致動(dòng)器 或升降器)的其他特征來(lái)支撐。在一些實(shí)施方式中，運(yùn)動(dòng)發(fā)生元件位于晶片和晶片支撐基座 的下方，但也可以使用其它的配置。根據(jù)所支撐的格柵是否接地或電浮置，支撐支架可以是 導(dǎo)電的或絕緣的。
[0073] 使固定格柵接地通常是有益的。當(dāng)固定格柵被定位在可移動(dòng)格柵的上方時(shí)，如圖 4所示，固定格柵的接地連接提供了從上部室的激勵(lì)源流入到格柵的任何RF電流的良好接 地路徑。這在由ICP源激發(fā)的上部室且上部室的高度低于約5厘米或者在使用VHF CCP源 產(chǎn)生上部區(qū)域等離子體的情況下可能是特別有幫助的。如圖5所示，當(dāng)固定格柵被定位在 可移動(dòng)格柵下方時(shí)，接地連接提供了較大的接地返回表面給下部區(qū)域等離子體中的偏置電 流。這在蝕刻工藝的過(guò)程中在晶片上需要大的偏置電壓(例如，大于約100伏）的情況下可 能是特別理想的。
[0074] 可移動(dòng)格柵的最佳電連接可依賴于固定的和可移動(dòng)的格柵的相對(duì)位置。在固定格 柵被定位在可移動(dòng)格柵上方的情況下，可移動(dòng)格柵是電浮置可能是有益的。相反，在固定 格柵被定位在可移動(dòng)格柵下方的情況下，可移動(dòng)格柵可以為接地或浮置。在可移動(dòng)格柵是 接地的情況下，所述支撐結(jié)構(gòu)應(yīng)該是導(dǎo)電的(例如，金屬的)。在可移動(dòng)格柵是電浮置的情況 下，支撐結(jié)構(gòu)應(yīng)該是絕緣的。
[0075] 當(dāng)固定格柵被定位在可移動(dòng)格柵下方時(shí)，固定格柵可以具有圓弧形槽(或允許穿 過(guò)槽的圓弧形運(yùn)動(dòng)的其它槽)，以允許可移動(dòng)格柵支撐件延伸通過(guò)固定格柵以使所述支撐 件與運(yùn)動(dòng)產(chǎn)生元件連接。如上所述，本實(shí)施方案示于圖5。替代地，可移動(dòng)格柵可以通過(guò)從 反應(yīng)室的外周向內(nèi)延伸的可移動(dòng)支撐結(jié)構(gòu)支撐，或者可以通過(guò)與所述反應(yīng)室的頂部連接的 結(jié)構(gòu)支撐。不管使用什么實(shí)施方案，該支撐結(jié)構(gòu)應(yīng)設(shè)計(jì)成使得它不干擾所需的上部和下部 區(qū)域的等離子體的形成。進(jìn)一步，保持所述致動(dòng)器使格柵在遠(yuǎn)低于晶片的平面移動(dòng)，使得顆 粒從致動(dòng)器到晶片的傳送的風(fēng)險(xiǎn)最小是合乎期望的。
[0076] 格柵組件可使用直流或RF源進(jìn)行偏置。如果格柵組件具有多個(gè)導(dǎo)電性格柵，則將 它們一起偏置到相同的電位是可取的。替代地，在只有導(dǎo)電格柵被偏置的情況下，格柵組件 可僅由一個(gè)導(dǎo)電格柵和一個(gè)或多個(gè)浮置/絕緣格柵組成。
[0077] 多部件格柵組件在于2013年6月12日提交的，標(biāo)題為"INTERNAL PLASMA GRID FOR SEMICONDUCTOR FABRICATION"的美國(guó)專利申請(qǐng)No. 13/916, 318中有進(jìn)一步討論和描述，在 此通過(guò)引用將其整體并入本文。 等離子體性質(zhì)
[0078] 格柵有效地將室等離子體分成兩個(gè)區(qū)域：鄰近所述線圈用于產(chǎn)生等離子體的上部 區(qū)域和鄰近所述襯底支架的下部區(qū)域。在各種實(shí)施方式中，在上部區(qū)域中的等離子體中含 有相對(duì)"熱"的、高能量的電子。通常，該等離子體的特征為電子-離子等離子體。在各種 實(shí)施方式中，在下部區(qū)域中的等離子體中含有相對(duì)"冷"的、低能量的電子。通常，這個(gè)下部 等離子體區(qū)域的特征為離子-離子等離子體。
[0079] 等離子體可在上部子室主要或?qū)ｉT產(chǎn)生。在一個(gè)實(shí)施方式中，感應(yīng)耦合等離子體 在上部子室通過(guò)使電流運(yùn)行通過(guò)位于所述上部子室的上方的線圈來(lái)產(chǎn)生?？梢允褂脝蝹€(gè)線 圈或多個(gè)線圈。在其它實(shí)施方式中，例如，使用VHFCCP源產(chǎn)生電容耦合等離子體。由于格 柵的存在，在上部子室中的等離子體將具有與下部子室中的等離子體明顯不同的特征。
[0080] 在許多實(shí)施方式中，上部區(qū)域等離子體是常規(guī)的電子-離子等離子體。在這種類 型的等離子體中，大多數(shù)正電荷的物質(zhì)是正離子，而大多數(shù)帶負(fù)電荷的物質(zhì)是電子。雖然存 在負(fù)離子，但它們只以相對(duì)較低的濃度出現(xiàn)。與此相反，在下部子室的等離子體是離子富集 等離子體，通常是離子-離子等離子體。相比于電子-離子等離子體，離子-離子等離子體 具有更大比例的為負(fù)離子的帶負(fù)電荷物質(zhì)，以及較小比例的為電子的帶負(fù)電荷物質(zhì)。在某 些實(shí)施方案中，在離子-離子等離子體中正離子的濃度與電子的濃度的比率(有時(shí)也被稱 為正離子與電子的比率，)是約2或更大，并且在某些情況下是約5或更大，或甚至是 約10或更大。在某些情況下，在下部等離子體中的正離子與電子的比率比上部等離子體中 的正離子與電子的比率大至少約2倍(例如，至少大5倍)。
[0081] 兩者等離子體之間的相關(guān)的差異在于上部區(qū)域等離子體具有顯著更高的電子 密度。例如，在下部區(qū)域中的等離子體的電子密度可為約5X10 9cnT3或更低(例如，約 IX 109cnT3的或更低)。這些范圍特別適用于電子陰性處理氣體。上部區(qū)域等離子體可以具 有比下部區(qū)域等離子體的電子密度高至少約10倍(例如,至少約100倍、或至少約1000倍） 的電子密度。在某些情況下，在電子密度比負(fù)離子密度和正離子密度小至少一個(gè)數(shù)量級(jí)的 情況下，下部子室具有離子 -離子等離子體。在特定的例子中，Ne?108cnT3，Ni+?109cnT 3， Ni_ ?109cm 3。
[0082] 某種程度上基于電子：離子的比率而隱含的上部和下部區(qū)域的等離子體之間的另 外的差異在于下部區(qū)域等離子體通常具有較高的負(fù)離子與正離子的比率。因?yàn)樯喜繀^(qū)域電 子-離子等離子體通常主要含有正離子和電子，具有相對(duì)較少的負(fù)離子，所以負(fù)離子：正離 子比率就會(huì)是低的。下部區(qū)域等離子體中的負(fù)離子：正離子比率可以是介于約0. 5-1(例如 介于約0. 8-0. 95)之間。
[0083] 下部區(qū)域等離子體中的電子的濃度相對(duì)低的一個(gè)非限制性的解釋是最初存在于 下部區(qū)域中的電子(例如，從上部區(qū)域通過(guò)格柵到下部區(qū)域中的電子）由于與氣體分子非彈 性碰撞，一般不會(huì)通過(guò)射頻場(chǎng)加熱并迅速失去能量，從而導(dǎo)致低的有效電子溫度。這些低能 量的電子(相比于上部區(qū)域等離子體中的高能電子）更容易與中性物質(zhì)相互作用以產(chǎn)生負(fù) 離子。電子必須具有相對(duì)低的能量以附著到中性物質(zhì)，并形成負(fù)離子。由于高能電子當(dāng)與中 性物質(zhì)碰撞時(shí)可"推開"另一電子而不是結(jié)合以形成負(fù)離子，所以負(fù)離子的產(chǎn)生不會(huì)發(fā)生。 [0084] 如所指出的，在上部區(qū)域等離子體中有效電子溫度大于下部區(qū)域等離子體中有效 電子溫度。電子通過(guò)在格柵中的槽時(shí)會(huì)被冷卻。通常情況下，下部區(qū)域等離子體中的有效 電子溫度為約leV或更低。在某些情況下，下部區(qū)域等離子體中的有效電子溫度可為介于 約0. Ι-leV之間(例如，介于約0. 2-0. 9eV之間）。以電子伏特計(jì)量，在上部區(qū)域等離子體中 有效電子溫度可以比在下部區(qū)域等離子體中有效電子溫度大至少約2倍(例如，大至少約3 倍)。在一個(gè)特定的實(shí)施方式中，上部區(qū)域等離子體具有約2. 5eV的有效電子溫度，而下部 區(qū)域等離子體具有約〇. 8eV的有效電子溫度。在各種實(shí)施方式中，有效電子溫度中的這種 差異全部或部分地因格柵的存在而產(chǎn)生。
[0085] 不受任何特定的理論或機(jī)制限定，格柵的作用可進(jìn)行如下解釋。格柵可以部分地 屏蔽下部子室，使得在其中的帶電物質(zhì)不直接暴露于來(lái)自等離子體線圈的功率。此外，在格 柵中的槽的特定的深寬比使高能電子的一部分在穿過(guò)槽時(shí)與格柵碰撞。這在兩個(gè)等離子體 區(qū)域中產(chǎn)生兩種性質(zhì)不同的等離子體。
[0086] 上部和下部區(qū)域的等離子體的另一顯著特征在于它們的等離子體電位。在上部室 中的等離子體電位通常比在下部室中的等離子體電位較高。例如，上部等離子體中的等離 子體電位可為介于約8-35V之間(例如，介于約10-20V之間)，而下部等離子體中的等離子 體電位可為介于約0. 4-10V之間（例如，介于約0. 5-3V之間）。這是因?yàn)殡娮拥哪芰肯陆担?所以等離子體并不需要是正的以防止電子離開它。
[0087] 進(jìn)一步，兩個(gè)等離子體通常具有不同的能量分布函數(shù)(例如，離子能量分布函數(shù)和 電子能量分布函數(shù))。電子和離子的能量分布函數(shù)兩者在下部等離子體中較窄，在上部等離 子體中較寬。通過(guò)使用格柵，而無(wú)需使用采用波形發(fā)生器的復(fù)雜的控制，能夠?qū)崿F(xiàn)非常窄的 離子能量分布函數(shù)。例如，下部等離子體的離子能量分布函數(shù)可以具有僅約5V的全寬半 峰。因此，負(fù)電流可以從負(fù)離子引出，負(fù)離子到達(dá)襯底表面以保持電中性(而不是電子用于 這一目的)。這提供了獨(dú)特的蝕刻機(jī)理。
[0088] 下部區(qū)域等離子體中的自由基濃度可以在約1 %的總中性物質(zhì)密度至約70%的 總中性物質(zhì)密度之間，或約10%至約70%的總中性物質(zhì)密度之間或約10%至約50%的總 中性物質(zhì)密度之間的范圍內(nèi)。
[0089] 在蝕刻操作過(guò)程中該室壓強(qiáng)可以低于約2000毫乇，例如介于約1-2000毫乇之間 (例如，介于約2-200毫乇之間）。在一個(gè)特定例子中，室壓強(qiáng)保持在約20毫乇或低于約20 毫乇。當(dāng)采用具有約〇. 5eV或更低的有效電子溫度和/或約5X 108cnT3或更低的電子密度 的下部區(qū)域等離子體時(shí)，這些壓強(qiáng)是特別有效的。當(dāng)采用下部區(qū)域離子-離子等離子體時(shí)， 這些壓強(qiáng)特別有效。
[0090] 如上所述，在某些實(shí)施方式中，等離子體是變壓耦合等離子體。一個(gè)或多個(gè)TCP線 圈可用于產(chǎn)生等離子體。在一些實(shí)例中，等離子體是通過(guò)內(nèi)部TCP線圈和外部TCP線圈產(chǎn) 生的，每個(gè)線圈通過(guò)反應(yīng)室的介質(zhì)窗分布RF功率。內(nèi)部和外部TCP線圈可以是基本共面 的，外部線圈包圍內(nèi)部線圈。內(nèi)部和外部線圈的每一個(gè)可用于傳導(dǎo)用于維持等離子體的一 部分的電流。并聯(lián)電路可用于調(diào)節(jié)通過(guò)內(nèi)部和外部線圈中的每一個(gè)的電流的安培數(shù)。換 句話說(shuō)，可以調(diào)節(jié)輸送到內(nèi)部和外部線圈的功率。并聯(lián)電路可以在功率源與線圈之間電耦 合，并且可以包括彼此并聯(lián)地電連接的電感器和可變電容器。輸送到內(nèi)部線圈的功率與輸 送到外部線圈的功率的比值稱為變壓器耦合電容調(diào)諧（TCCT)。例如，0. 75的TCCT是指輸 送到內(nèi)部線圈的功率只有輸送到所述外部線圈的功率的值的約75%。在某些實(shí)施方式中， 例如，TCCT可以介于約0. 25-1. 5之間，或介于約0. 25-0. 75之間，或介于約0. 5-1. 5之間， 但這些例子不是限制性的。變壓器耦合電容調(diào)諧在于2010年3月19日提交的，標(biāo)題為 "ADJUSTING CURRENT RATIOS IN INDUCTIVELY COUPLED PLASMA PROCESSING SYSTEMS"的美國(guó) 專利申請(qǐng)No. 12/728, 112中有進(jìn)一步的討論和描述，在此通過(guò)引用將其整體并入本文。
[0091] 相信，離子-離子等離子體為半導(dǎo)體處理提供某些益處。例如，在離子-離子等離 子體中蝕刻的部分制造的半導(dǎo)體器件顯示非常良好的選擇性、輪廓角、Ι/D加載，和在被蝕 刻的襯底的整個(gè)表面的整體均勻性?，F(xiàn)有技術(shù)無(wú)法實(shí)現(xiàn)所有這些益處（即，例如，工藝設(shè)計(jì) 師們必須在實(shí)現(xiàn)良好的整體蝕刻均勻性及其他益處之間進(jìn)行選擇)。因此，本文的實(shí)施方式 代表蝕刻方法的顯著進(jìn)步。
[0092] 圖6A-6C示出了在分解被蝕刻的特征上的蝕刻副產(chǎn)物的效果。首先，圖6A示出 了其上沉積有三個(gè)層的襯底。底部層表示柵極氧化物，中間層表示多晶硅，和頂層(顯示為 三個(gè)獨(dú)立的塊）表示硬掩模。相信，在常規(guī)的蝕刻工藝中，存在于該室的等離子體部分地作 用以解離蝕刻副產(chǎn)物，如圖6B所示。這些副產(chǎn)物通常是揮發(fā)性成分(例如，SiBr 4)，其在合 適的條件下從襯底清除。然而，當(dāng)通常為電子-離子等離子體的高電子密度的等離子體接 觸晶片時(shí)，在等離子體中的高能電子可與揮發(fā)性副產(chǎn)物反應(yīng)而導(dǎo)致它們離解成物理-化學(xué) "粘性"離解產(chǎn)物(例如，SiBr 2)。如圖6B所示，這些離解產(chǎn)物附著到襯底，經(jīng)常附著到被蝕 刻的特征的側(cè)壁，并導(dǎo)致蝕刻工藝以非垂直或以其他不期望的方式發(fā)生，如圖6C所示。此 離解產(chǎn)物的附著/再沉積導(dǎo)致產(chǎn)生非垂直蝕刻的本地加載效應(yīng)。
[0093] 使用格柵以減少鄰近被蝕刻的襯底的等離子體的有效電子溫度，從而減少了這些 不希望的影響。具有其相應(yīng)地減小的電子密度和有效電子溫度的離子-離子等離子體的 產(chǎn)生顯著減少這些不希望的影響。因?yàn)殡x子通常具有比電子顯著少的能量，所以本實(shí)施方 式的離子-離子等離子體中的離子不會(huì)引起此副產(chǎn)物的解離。雖然本實(shí)施方式可以產(chǎn)生電 子-離子等離子體，但這種高電子密度/高有效電子溫度等離子體可限制于上部子室。因 此，蝕刻副產(chǎn)物往往只接觸下部等離子體，不接觸高的有效電子溫度的上部等離子體。此 夕卜，盡管離子-離子等離子體中會(huì)存在一些電子，但這些電子通常具有低的?；并因此通常 不會(huì)有足夠的能量，以使副產(chǎn)物解離。因此，蝕刻副產(chǎn)物不解離成導(dǎo)致"粘性"問(wèn)題的化合 物。 晶片偏置
[0094] 在某些實(shí)施方案中，所述晶片在處理期間偏置。這是通過(guò)施加偏置到用于保持/ 支撐晶片的靜電卡盤來(lái)完成的。因?yàn)榫┞队谠谙虏孔邮抑械牡?；，低電子密度等離子 體(例如離子-離子等離子體)，所以偏置可以以捕獲/激勵(lì)離子-離子等離子體的獨(dú)特優(yōu) 勢(shì)的方式施加到該卡盤。另外，偏置可以以能夠避免電子-離子等離子體在下部子室形成 的方式被施加。例如，偏置可以具有適于防止離子-離子等離子體轉(zhuǎn)換成電子-離子等離 子體的頻率和功率。
[0095] 在某些實(shí)施方式中，RF偏置可具有30兆赫以下的頻率，優(yōu)選地介于約100千赫至 約13. 56兆赫之間，以減少由偏置功率施加到襯底產(chǎn)生的電子加熱的量。在一些實(shí)施方式 中，偏置(無(wú)論頻率如何）在約1赫茲至約10千赫的范圍內(nèi)，以介于約1 %和99%之間的占 空比施以脈沖。
[0096] 如上所述，在常規(guī)的電子-離子等離子體中，等離子體電位是相當(dāng)高的，并且是正 的。該等離子體電位有效地限制了電子逃逸出等離子體的能力。然而，下部區(qū)域等離子體 典型地具有非常規(guī)的低電子密度和溫度，因此需要低得多的等離子體電位，以有效地限制 其電子。低等離子體電位打開操作窗口，選擇性地允許負(fù)離子存在于離子-離子等離子體 中，以在偏置波形的正周期的過(guò)程中朝向晶片加速并撞擊晶片。在連續(xù)波等離子體中這種 蝕刻狀態(tài)在以前是無(wú)法獲得的。
[0097] 施加到靜電卡盤的偏置的頻率可以被設(shè)計(jì)來(lái)優(yōu)化離子-離子等離子體中離子(特 別是但不完全是負(fù)離子)的形成和吸引力。就此而言，施加到靜電卡盤的偏置的頻率是在大 約0. 1-15兆赫之間(例如，在大約400千赫-13. 56兆赫之間）。在一個(gè)特定例子中，偏置為 約8兆赫。這個(gè)頻率可以是特別有幫助的，因?yàn)樗鼘?duì)應(yīng)于離子傳輸頻率。雖然也可使用其 它頻率，但可能不太有效。例如，約100千赫-1兆赫之間的頻率可在一定程度上工作，但與 上面提到的較高頻率相比不太有效。
[0098] 應(yīng)當(dāng)指出的是，在使用格柵以及適當(dāng)?shù)念l率的AC偏置施加到靜電卡盤/晶片的情 況下，在晶片上的等離子體鞘可以操作以交替地將負(fù)離子和正離子拉出等離子體，并使它 們加速朝向晶片的面。換句話說(shuō)，等離子體鞘在正循環(huán)吸引負(fù)離子，然后在負(fù)循環(huán)吸引正離 子，并且這些循環(huán)隨著交流偏置重復(fù)。如上面所解釋的，在實(shí)現(xiàn)本實(shí)施方式之前這個(gè)負(fù)離子 (對(duì)晶片）的吸引是不可能的，因?yàn)榈入x子體電位過(guò)高，從而壓過(guò)了相關(guān)的AC偏置半循環(huán)的 任何有吸引力的效果。
[0099] 如前所述，偏置可以以脈沖形式施加。然而，對(duì)于很多情況施以脈沖不是必須的。 本實(shí)施方式在整個(gè)蝕刻過(guò)程中在晶片上方實(shí)現(xiàn)了穩(wěn)定的離子-離子等離子體。因此，卡盤 /晶片上的偏置不需要施以脈沖來(lái)實(shí)現(xiàn)本文所描述的益處。然而，在某些實(shí)施方式中，偏置 仍然可以以脈沖形式施加，例如用于減少蝕刻速率或離子對(duì)襯底進(jìn)行轟擊的量，以增加對(duì) 底層蝕刻的選擇性。離子-離子等離子體中偏置脈沖通過(guò)在離子和自由基之間交替時(shí)增強(qiáng) 選擇性而特別有益處。換句話說(shuō)，施以脈沖可區(qū)分到襯底表面的離子和自由基的通量(脈沖 接通：自由基+離子-脈沖關(guān)閉：僅自由基)。 工藝/應(yīng)用
[0100] 本文所公開的裝置和等離子體條件可以用來(lái)蝕刻任意的各種材料，如硅(包括多 晶硅、非晶硅、單晶硅和/或微晶硅)，金屬（包括但不限于氮化鈦、鎢、氮化鉭等)，氧化物和 氮化物(包括但不限于SiO、SiOC、SiN、SiON等)，有機(jī)物(包括但不限于光致抗蝕劑、無(wú)定形 碳等)，以及各種其他材料，包括但不限于，W、Pt、Ir、PtMn、PdCo、Co、CoFeB、NiFe、W、Ag、Cu、 Mo、TaSn、Ge2Sb2Te2、InSbTe Ag--Ge-S、Cu--Te--S、IrMn、Ru。這個(gè)概念可以擴(kuò)展到像 NiOx、 SrTiOx、鈣鈦礦（ε&--03)、ΡΚ：ΑΜη0 3、ΡΖΤ(ΡΒΖινχ--χ03)，、（SrBiTa)0 3 等材料。該裝置可與在 現(xiàn)今的制造設(shè)施中可用的任何氣體的組合(包括HBr、CO、NH3、CH30H等等）一起使用。
[0101] 可以采用本文所公開的裝置和等離子體條件，以蝕刻在器件中的特征或在任何技 術(shù)節(jié)點(diǎn)處的其它結(jié)構(gòu)特征。在一些實(shí)施方式中，在20-10納米節(jié)點(diǎn)或超出20-10納米的節(jié) 點(diǎn)的制造過(guò)程中使用該蝕刻?？梢栽谇暗乐圃斐绦蚓€和后道制造程序兩者之前進(jìn)行蝕刻。 蝕刻可以提供優(yōu)異的垂直輪廓、材料選擇性、Ι/D加載，和/或小于約2%的晶片的中心到邊 緣的均勻性。合適的蝕刻應(yīng)用的一些例子包括淺溝槽隔離、柵極蝕刻、間隔層蝕刻、源極/ 漏極槽蝕刻、氧化凹部、和硬掩模開口蝕刻。 FinFET的源漏極凹部蝕刻
[0102] 形成FinFET的一個(gè)步驟是蝕刻源漏極凹部。對(duì)于各種應(yīng)用，在蝕刻時(shí)在源漏極凹 部中產(chǎn)生重入（reentrant)形狀是合乎期望的。該重入輪廓可以幫助在通過(guò)源漏極凹部蝕 刻產(chǎn)生的負(fù)空間中的SiGe或SiC的外延沉積后促進(jìn)FinFET的溝道區(qū)中的所需的應(yīng)力水 平。如果有較窄的蝕刻部分在較寬的蝕刻部分上方，則蝕刻的形狀被認(rèn)為是重入的。源漏 極凹部的形成可以通過(guò)等離子體蝕刻工藝來(lái)實(shí)現(xiàn)。通過(guò)用常規(guī)的等離子蝕刻條件處理，有 可能產(chǎn)生垂直和錐形的蝕刻輪廓。常規(guī)的方法還允許形成圓的各向同性的凹部。然而，對(duì) 于源漏極凹部需要更復(fù)雜的形狀的情況下，常規(guī)的等離子蝕刻技術(shù)并沒有成功。
[0103] 通過(guò)在離子-離子等離子體的條件下蝕刻，可以實(shí)現(xiàn)各種新的凹部形狀。圖7A顯 示了在源漏極凹部蝕刻工藝發(fā)生之前襯底鰭結(jié)構(gòu)701上的部分制造的半導(dǎo)體器件的柵極 結(jié)構(gòu)柱狀間隔物沉積700。器件700包括幫助決定鰭的形狀的特征。例如，掩模層705可以 在多晶硅層703上。間隔層707可圍繞掩模705和多晶或硅柵結(jié)構(gòu)703。當(dāng)對(duì)源漏極凹部 進(jìn)行蝕刻時(shí)，間隔層707可保護(hù)下伏層703、705和部分的701。圖7B示出了使用常規(guī)的等 離子體處理可以實(shí)現(xiàn)的凹部的形狀的例子。圖7C示出了可以使用離子-離子等離子體處 理來(lái)形成的另外的凹部的形狀的例子。例如，經(jīng)蝕刻的形狀形成源漏極凹部區(qū)域，該區(qū)域?qū)?在后面填充外延的SiGe。在圖19和20中提供了可使用所公開的技術(shù)來(lái)形成凹部形狀的其 它例子，這在實(shí)驗(yàn)部分中進(jìn)行描述。
[0104] 一種用于形成源漏極凹部區(qū)域的方法是執(zhí)行涉及（1)縱向蝕刻，（2)橫向蝕刻，和 (3)氧化步驟的多步驟工藝。這個(gè)工藝示于圖8。這些工藝中的一個(gè)、兩個(gè)或所有可在離 子-離子等離子體條件下進(jìn)行。雖然只示出了蝕刻和氧化的兩個(gè)重復(fù)，但可以使用任意數(shù) 量的重復(fù)。這個(gè)多步驟工藝使凹部形狀被相對(duì)緩慢地蝕刻到襯底701中，襯底701常常是 單晶硅。執(zhí)行縱向和橫向蝕刻步驟，以分別在縱向和橫向上去除材料。執(zhí)行氧化步驟，以形 成氧化物層810,氧化物層810保護(hù)蝕刻凹部的側(cè)壁，避免進(jìn)一步側(cè)向蝕刻。在使用常規(guī)的 等離子體的情況下，該多步驟工藝在所述凹部特征的側(cè)壁上形成識(shí)別的凹坑形狀，其對(duì)應(yīng) 于不同的氧化和側(cè)向蝕刻步驟。圖8示出了在使用離子-離子等離子體的情況下實(shí)現(xiàn)的形 狀，并且沒有顯示用常規(guī)的等離子體處理所發(fā)生的凹坑。
[0105] 促進(jìn)凹坑形成的一個(gè)因素在于，在氧化步驟過(guò)程中使用的常規(guī)的、相對(duì)腐蝕性的 等離子體形成厚/硬的氧化物，該氧化物非常難以用后續(xù)蝕刻重塑形狀。氧化物形成的速 率正比于到襯底上的氧自由基通量。常規(guī)的等離子體由于顯著較高的自由基密度產(chǎn)生厚 /硬的氧化物，較高的自由基密度與較高的電子密度和電子溫度關(guān)聯(lián)。相比較而言，用離 子-離子等離子體，電子溫度、電子密度和自由基密度都相當(dāng)?shù)?。因此，在氧化步驟過(guò)程中 在離子-離子等離子體狀態(tài)中的處理導(dǎo)致較薄的、更可加工的氧化物的形成。該較薄的氧 化物與使用常規(guī)的等離子體形成的厚的氧化物相比更容易在隨后的蝕刻步驟中重塑形狀。 有利的是，離子-離子等離子體條件下形成的氧化物仍是足夠厚的，并且是高質(zhì)量的以充 分保護(hù)所述凹部特征不過(guò)腐蝕。另外，該離子-離子等離子體狀態(tài)在蝕刻步驟過(guò)程中是有 利的，例如，由于到表面的低的離子通量，溫和等離子體條件導(dǎo)致相對(duì)低的縱向和橫向的蝕 刻速率。
[0106] 執(zhí)行離子-離子等離子體條件下的縱向蝕刻，等離子體在上部子室從蝕刻劑產(chǎn) 生，蝕刻劑例如Cl 2 (或HBr、CF4、SF6、CHF3，它們的某種組合，或蝕刻硅的氣體的任何其他組 合)。在格柵下，離子-離子等離子體在縱向上形成并蝕刻所述襯底(例如，單晶硅)。蝕刻 劑的流率可為介于約l-l〇〇〇sccm之間。子室的壓強(qiáng)可為介于約10-200mT之間。該室的溫 度可以是介于約40-60°C之間。襯底溫度可以在介于約0-120°C之間。用于產(chǎn)生等離子體 的功率可以為每站介于約100-1100瓦之間。用來(lái)產(chǎn)生等離子體的RF頻率為13. 56MHz。襯 底可以偏置在介于約0-850V之間。單個(gè)的縱向蝕刻工藝可具有介于10-120秒之間的持續(xù) 時(shí)間?？v向蝕刻速率可以介于約10_120nm/min之間。
[0107] 在離子-離子等離子體條件下執(zhí)行橫向蝕刻步驟，等離子體是從例如NF3和Cl 2 的混合物等蝕刻劑在上部子室中產(chǎn)生的。在某些情況下也可以使用SF6。在格柵下，離 子-離子等離子體形成并蝕刻所述襯底，這時(shí)主要在橫向上。蝕刻劑的總流率可為介于約 50-500sccm之間。其中使用NF 3和Cl2的混合物時(shí)，NF3的流率可為介于約5-50sccm之間， Cl2的流率可為介于約20-300sccm之間。室壓強(qiáng)可為介于約5-100mT之間。該室的溫度可 以是介于約40-60°C之間。襯底溫度可為介于約-5-120°C之間。用于產(chǎn)生等離子體的功率 可以是每站介于約200-1000瓦之間（TCP)。用來(lái)產(chǎn)生等離子體的RF頻率為13. 56MHz。在 一些實(shí)施方式中襯底可以不被偏置。單個(gè)的橫向蝕刻工藝可具有介于5-120秒之間的持續(xù) 時(shí)間。
[0108] 在離子-離子等離子體狀態(tài)下進(jìn)行氧化步驟，等離子體從氧基等離子產(chǎn)生氣體在 上部子室中產(chǎn)生。在一些情況下，產(chǎn)生等離子體的氣體是氧氣。在其他情況下，源氣體可以 另外或可選地包括其它組分，如氮?dú)?。在格柵下，離子-離子氧基等離子體形成并與襯底作 用，以形成在所述凹部區(qū)域中的氧化層。此氧化層有助于防止在隨后的蝕刻操作中的過(guò)蝕 亥|J。等離子體產(chǎn)生氣體的流率可為介于約10-800sccm之間。室壓強(qiáng)可為介于約10-100mT 之間。該室的溫度可以是介于約40-60°C之間。襯底溫度可以在介于約0-120°C之間。用 于產(chǎn)生等離子體的功率可以為每站介于約0-1500瓦之間，例如，每站介于約100-1500瓦之 間。用來(lái)產(chǎn)生等離子體的RF頻率為13. 56MHz。襯底可以偏置在介于約0-300V之間，例如， 介于約50-300V之間。單個(gè)氧化工藝可具有介于約5-60秒之間的持續(xù)時(shí)間。 FinFET柵蝕刻
[0109] 可以從在離子-離子等離子體狀態(tài)下的處理獲益的應(yīng)用的下一個(gè)例子是蝕刻 FinFET的柵極結(jié)構(gòu)。在各種應(yīng)用中，此工藝可涉及蝕刻具有上覆掩模(例如，氮化硅或氧化 物材料)的多晶硅，以形成最終的柵極結(jié)構(gòu)的輪廓。因此，F(xiàn)inFET的柵極蝕刻后剩下的多晶 硅成形/定位在最終的柵極將成形/定位的位置。多晶硅可以是多晶硅構(gòu)成的虛設(shè)層，這 意味著它是用來(lái)幫助確定將定位最終柵極的區(qū)域的區(qū)域形狀的臨時(shí)材料。在以后的處理步 驟中，多晶硅被去除，并用所期望的最終柵極材料代替。另一種描述FinFET的柵極蝕刻工 藝的方式是，多晶硅層被蝕刻，從而通過(guò)在完成的集成電路中接近FinFET的柵極的位置形 成腔來(lái)限定FinFET的柵極區(qū)域。該位置被稱為是被蝕刻的實(shí)際腔(不是整個(gè)多晶硅層或蝕 刻的腔之間的位置)。
[0110] FinFET多晶硅柵蝕刻通常涉及具有挑戰(zhàn)性的性能目標(biāo)，特別是對(duì)于20-10nm的技 術(shù)節(jié)點(diǎn)。這樣的性能目標(biāo)的例子包括：（1)對(duì)于深寬比大于約3的垂直多晶硅蝕刻輪廓； (2)約0納米或更少硅凹部的鰭；（3)蝕刻后殘留的至少約50納米的掩模(例如，SiN掩模 的）；（4)約0納米ISO/密加載；（5)在整個(gè)襯底上約0納米的中心到邊緣的非均勻性。 關(guān)于第二個(gè)性能目標(biāo)，當(dāng)垂直向下蝕刻時(shí)，定義柵極輪廓，會(huì)出現(xiàn)稱為鰭的特征。鰭垂直于 柵極運(yùn)行。鰭高度為30納米左右高并在柵蝕刻的最后30納米的過(guò)程中會(huì)碰到。鰭由硅制 成，但頂部具有厚度為約3-5nm的薄氧化物層。柵極蝕刻工藝必須是高度選擇性的，否則會(huì) 開始蝕刻鰭。這就是所謂的鰭凹部。柵極蝕刻工藝通常需要過(guò)蝕刻以擺脫柵極的底部錐形， 以使其垂直。在FinFET的多晶硅柵極蝕刻期間鰭不被蝕刻是重要的。
[0111] 用常規(guī)的等離子處理一直非常難以同時(shí)實(shí)現(xiàn)這些目標(biāo)。之前，三步法蝕刻工藝已 經(jīng)用于FinFET器件的多晶硅柵極蝕刻。這些步驟包括：（1)低壓主蝕刻，（2)高壓軟著陸 (soft landing)蝕刻，及（3)高壓過(guò)蝕刻。這些工藝導(dǎo)致柵極輪廓、選擇性、Iso/密加載、以 及中心到邊緣的非均勻性之間的折衷。
[0112] 然而，在使用離子-離子等離子體的條件下，F(xiàn)inFET多晶硅柵極蝕刻可以以在工 藝目標(biāo)之間顯著較少的折衷的單個(gè)蝕刻來(lái)實(shí)現(xiàn)。本文所描述的格柵有效地改變了等離子體 處理環(huán)境，使得離子-離子等離子體在下部子室產(chǎn)生。這種處理環(huán)境導(dǎo)致與在常規(guī)的等離 子處理時(shí)經(jīng)歷的等離子體-晶片表面的相互作用不同的等離子體-晶片表面的相互作用。 具體而言，富集自由基的離子-離子等離子體環(huán)境對(duì)較低的壓強(qiáng)狀態(tài)(如5-20毫乇)打開可 用的工藝窗口，這以前受多晶硅和氧化物之間的選擇性差、嚴(yán)重的Iso/密加載限制。先前， 高壓蝕刻機(jī)制(例如，>80毫乇）是必要的，以實(shí)現(xiàn)所需的掩模的選擇性和蝕刻輪廓，但也導(dǎo) 致了相對(duì)高的中心到邊緣的非均勻性。與此相反，通過(guò)在離子-離子等離子體狀態(tài)的處理， 所有上面列出的目標(biāo)可以用單步蝕刻來(lái)實(shí)現(xiàn)。具體地，該離子-離子等離子體狀態(tài)產(chǎn)生具 有無(wú)限的多晶硅：氧化物選擇性(蝕刻多晶硅，而根本不蝕刻氧化物)、垂直蝕刻?hào)艠O輪廓、 沒有或基本上沒有中心到邊緣的非均勻性、和沒有或基本上沒有iso/密加載的蝕刻工藝。
[0113] 圖9示出了經(jīng)歷FinFET的多晶硅柵極蝕刻的部分制造的半導(dǎo)體裝置901。該裝 置901包括硅襯底902上的鰭910,這兩者都覆蓋有薄的保護(hù)性氧化物層904。例如，該保 護(hù)性氧化物904可以是二氧化硅。保護(hù)性氧化物904上面是多晶硅層906。這個(gè)多晶硅層 906是在FinFET多晶硅柵蝕刻過(guò)程中被蝕刻的層。多晶硅層906上面是圖案化掩模層908， 在各種情況下，掩模層908可以是硅氮化物，氧化物或具有氮化硅層的氧化物。在蝕刻工藝 過(guò)程中，在上部子室中產(chǎn)生等離子體，在下部子室產(chǎn)生離子-離子等離子體。離子-離子等 離子體與裝置901相互作用以縱向蝕刻沒被光致抗蝕劑掩膜908保護(hù)的多晶硅層906的部 分。
[0114] 圖10示出了在常規(guī)的FinFET多晶硅柵極蝕刻后的部分制造的半導(dǎo)體器件1001 的剖視圖(上圖)和俯視圖(下圖)。該圖中示出了器件的鰭區(qū)域的設(shè)備和鰭外區(qū)域之間非均 勻的輪廓加載的問(wèn)題。在下圖中的虛線表示在上圖中所使用的截面平面。該裝置1001包 括在硅襯底1002上面的鰭1010。這些被覆蓋有保護(hù)性的氧化層1004。圖10的上圖所示 的鰭1010在該圖的平面的后面。在鰭的前方，在頁(yè)面的平面，是從具有覆蓋掩模層1008的 多晶硅1006形成的蝕刻?hào)沤Y(jié)構(gòu)。保護(hù)氧化物層1004被同時(shí)顯示在頁(yè)面的平面中，在多晶 硅柵極結(jié)構(gòu)1006下，以及在頁(yè)面的平面的后面，在鰭結(jié)構(gòu)1010上。如上所述，在各種情況 下掩模層1008可以是硅氮化物。鰭1010的位置限定鰭區(qū)域1012和鰭外區(qū)域1014。
[0115] 執(zhí)行FinFET多晶硅柵極蝕刻時(shí)所產(chǎn)生的一個(gè)問(wèn)題是非揮發(fā)性副產(chǎn)物(例如，SiBrx 和SiOxBry)的形成，該副產(chǎn)物附著在蝕刻區(qū)域的側(cè)壁上，從而一定程度地鈍化側(cè)壁。這些副 產(chǎn)物造成問(wèn)題的部分原因是因?yàn)楦碑a(chǎn)物不同地影響襯底的分離的和密集的區(qū)域。例如，在 圖10所示的情況下，非均勻的副產(chǎn)物的形成和吸附會(huì)導(dǎo)致鰭區(qū)域1012和鰭外區(qū)域1014之 間的顯著蝕刻輪廓的差異。如該圖所示，在鰭區(qū)域1012中的多晶硅1006可以被過(guò)腐蝕，使 得剩余的多晶硅1006具有彎曲的蝕刻輪廓，而不是所需的垂直蝕刻輪廓。與此相反，鰭外 區(qū)域1014中的蝕刻輪廓是垂直的。
[0116] 一種用于減少對(duì)鰭區(qū)域和鰭外區(qū)域之間的差別的方法是使用非常高的氣體流率 以在蝕刻過(guò)程中清潔該室。然而，不存在當(dāng)前可用的能夠有效地在整個(gè)晶片進(jìn)行這種清潔 的泵。另一種方法是降低蝕刻速率，使得副產(chǎn)物形成的速率較低，因此能夠用高流率的清潔 氣體更好地清除副產(chǎn)物。這個(gè)戰(zhàn)術(shù)是不合乎期望的，因?yàn)樗鼤?huì)導(dǎo)致吞吐量降低。減少或避 免鰭區(qū)域和鰭外區(qū)域之間的差別的另一種方法是在離子-離子等離子體中蝕刻。通過(guò)使用 這種技術(shù)，通過(guò)蝕刻所形成的副產(chǎn)物保持揮發(fā)性，因?yàn)樗鼈儽黄帘味皇艽嬖谟谒錾喜?子室中嚴(yán)酷的等離子體條件的影響，因此在下部子室中不裂解成非揮發(fā)性副產(chǎn)物。因此，非 揮發(fā)性副產(chǎn)物不會(huì)形成，側(cè)壁不成為鈍化的，并且揮發(fā)性副產(chǎn)物可以有效地去除，從而導(dǎo)致 在整個(gè)晶片上所有區(qū)域均勻的蝕刻輪廓。
[0117] 在離子-離子等離子體狀態(tài)下執(zhí)行FinFET多晶硅柵極蝕刻，等離子體是在上部子 室由含有例如HBr和0 2或HBr和C02之類等離子體產(chǎn)生氣體產(chǎn)生的。等離子體產(chǎn)生的氣體 還可以包括He STG。在格柵下，離子-離子等離子體形成并與襯底相互作用以蝕刻多晶硅， 從而形成柵極結(jié)構(gòu)。HBr的流率可為介于約100-500sccm之間，例如，介于約100-300sccm 之間。氧氣的流率可為介于約2-12sccm之間，例如，介于約3-6sccm之間。He STG的流 率可為介于約200-400sccm之間。室壓強(qiáng)可為介于約5-25毫壬之間，例如，介于約10-20 毫乇之間。襯底溫度可為介于約20-KKTC之間。用于產(chǎn)生等離子體的功率可以為每站 介于約300-1800瓦之間，例如每站介于約1000-1600瓦之間。襯底可以被偏置到介于約 100-500V之間，例如，介于約200-400V之間。TCCT可以在介于約0. 25-0. 75之間，例如介 于約0. 4-0. 6之間。
[0118] 用建議的單步驟化學(xué)物蝕刻多晶硅柵FinFET到終點(diǎn)（EP)，用額外的時(shí)間進(jìn)行a% 的過(guò)蝕刻?？梢哉{(diào)整以下參數(shù)以進(jìn)一步提高蝕刻性能：壓強(qiáng)（5-20MT)、總流率（lx-3x)、02 流率、靜電卡盤的溫度（20°C -100°C)、TCP功率（300W-1800W)、偏置電壓、偏置電壓脈沖占 空比（100_200泡，25-50%)、0) 2流率。
[0119] 替代的工藝條件可以利用低TCP和偏置脈沖。偏置可以在介于約100-500赫茲之 間的頻率，例如，介于約150-300赫茲之間的頻率下施以脈沖。
[0120] 另一種替代的條件利用低TCP，低偏置和C02。C02的流動(dòng)速率可為介于約2-12 SCCm 之間，例如，介于約5-10sccm之間。
[0121] 在各種實(shí)施方式中格柵可以接地至室壁。在其它實(shí)施方式中，如本文其他地方描 述的，格柵可以被偏置。
[0122] 實(shí)驗(yàn)結(jié)果表明，離子-離子等離子體可用于蝕刻FinFET柵極，而不會(huì)產(chǎn)生不希望 的結(jié)果，例如用常規(guī)的蝕刻遇到的鰭區(qū)域-鰭外區(qū)域的輪廓差異。即使在非常小的CD空間 (例如，<2nm)中，蝕刻后也沒有發(fā)現(xiàn)硅殘留物。另外，可以蝕刻?hào)艠O，掩模的損失最小，例如 大于其余約7〇nm掩模剩余，約5nm或更小掩模的高度的損失(小于約10%的損失)。該結(jié)果 還表明在鰭區(qū)域和鰭外區(qū)域之間最小的加載，并在這兩種情況下具有垂直蝕刻輪廓。 虛設(shè)多晶娃去除
[0123] 圖11A-11G示出了在制造的不同階段的部分制造的半導(dǎo)體器件。在上述的例子中 的FinFET多晶硅柵極蝕刻之后，裝置1101如圖11A所示，鰭1110定位在硅襯底1102上。 鰭1110和襯底1102兩者可覆蓋有保護(hù)性氧化物層1104,氧化物層1104可以由諸如Si02等 材料制成。然后掩模層1108可通過(guò)等離子體蝕刻去除，如圖11B所示。接著，將電介質(zhì)材 料1112沉積在先前多晶硅柵極蝕刻期間被蝕刻的區(qū)域，如圖11C所示。隨后可以去除虛設(shè) 多晶硅材料1106,形成腔，最終柵極將在該腔中。圖11D示出了去除虛設(shè)多晶硅材料1106 后的裝置1101。這種去除工藝可稱為虛設(shè)多晶硅去除，并且是本實(shí)施例的重點(diǎn)。在去除虛 設(shè)多晶硅后，可執(zhí)行濕法腐蝕以去除下伏保護(hù)性的氧化物層1104 (例如，二氧化硅層)，如圖 11E所示。在濕蝕刻之后，可沉積新的保護(hù)性的氧化物層1114 (例如，氧化鉿層1114)。然 后，最終所需的柵材料1116 (例如，一個(gè)或多個(gè)的鉭，鈦，鎢和它們的組合）可以被沉積到去 除虛設(shè)多晶硅時(shí)所形成的腔中，如圖11G所示。另一種描述去除虛設(shè)多晶硅的方式是，多晶 硅被蝕刻以形成腔，該腔位于在完成的集成電路中FinFET柵極所定位的位置。該位置被稱 為是經(jīng)蝕刻的腔的實(shí)際位置(不是整個(gè)多晶硅層或蝕刻的腔之間的空間）。
[0124] 出現(xiàn)在虛設(shè)多晶硅的去除工藝中的類似的非揮發(fā)性副產(chǎn)物形成的問(wèn)題相關(guān)于上 面FinFET多晶硅柵蝕刻進(jìn)行了描述。特別是，常規(guī)的等離子體工藝?yán)肏Br/0 2化學(xué)物去除 虛設(shè)多晶硅。這導(dǎo)致?lián)]發(fā)性副產(chǎn)物的形成。然而，一旦揮發(fā)性副產(chǎn)物與常規(guī)的等離子體接 觸，許多分子裂解成附著到側(cè)壁和部分制造的器件的其它部分的更小的非揮發(fā)性分子。這 些非揮發(fā)性分子有效地鈍化側(cè)壁和促進(jìn)非垂直蝕刻輪廓。
[0125] 替代在離子-離子等離子體狀態(tài)中執(zhí)行該蝕刻，有兩種方式避免非揮發(fā)性副產(chǎn)物 的形成。第一，離子-離子等離子體的低離子濃度和低電子密度性質(zhì)允許使用不同的化學(xué) 物以去除虛設(shè)多晶硅而不去除可能正覆蓋鰭的下伏保護(hù)性的氧化硅材料。在各種情況下， 以兩步驟工藝可實(shí)現(xiàn)虛設(shè)多晶硅的去除，每一個(gè)步驟使用離子-離子等離子體。第一步驟 可包括在第一等離子體(例如，基于HBr的等離子體)中蝕刻所述襯底，以去除大部分虛設(shè)多 晶硅。在第一蝕刻工藝之后，一些材料可能殘留在襯底上，特別是殘留在靠近鰭的特征的角 落處。通常，這些殘留的材料是多晶硅殘留物。該工藝的第二步驟可包括在第二等離子體 (例如，基于NF 3/C12的等離子體）中蝕刻所述襯底以去除角落殘留物。
[0126] 在各種情況下，可使用不含或基本不含含氧蝕刻劑的處理氣體來(lái)去除虛設(shè)多晶 硅。如本文所用的，基本不含含氧反應(yīng)物是指微量或更少的含氧反應(yīng)物的量。通過(guò)在第二 步驟中使用基于Cl 2的化學(xué)物，可避免某些非揮發(fā)性副產(chǎn)物(例如，SiOxBry)的形成，因?yàn)闆] 有氧氣可用來(lái)形成這些副產(chǎn)物。
[0127] 另外，離子-離子等離子體減少或避免非揮發(fā)性副產(chǎn)物的形成，即使在使用常規(guī) 的HBr/0 2化學(xué)物時(shí)也如此，因?yàn)樵谙虏孔邮抑行纬傻娜魏胃碑a(chǎn)物(例如，揮發(fā)性副產(chǎn)物）不 暴露于嚴(yán)酷的上部子室的等離子體條件。相反，在下部子室中的離子-離子等離子體足夠 溫和（即，低電子溫度、低電子密度，等等)，使得基本上沒有揮發(fā)性副產(chǎn)物被裂解為非揮發(fā) 性材料，并因此副產(chǎn)物可從反應(yīng)室中去除而沒有重新沉積在襯底上。
[0128] 圖12示出常規(guī)的等離子體和離子-離子等離子體的電子能量分布函數(shù)。離子-離 子等離子體具有比常規(guī)的等離子明顯更低的電子密度(數(shù)量級(jí)小約三個(gè)數(shù)量級(jí))，而且能量 較低。這些溫和的條件有助于防止揮發(fā)性副產(chǎn)物裂解成非揮發(fā)性副產(chǎn)物。
[0129] 在虛設(shè)多晶硅的去除的情況下非揮發(fā)性副產(chǎn)物的再附著特別成問(wèn)題，因?yàn)檫@種副 產(chǎn)物的存在會(huì)對(duì)隨后的濕法蝕刻工藝進(jìn)行顯著干擾，如上所述。進(jìn)行該濕蝕刻工藝以去除 氧化硅材料，并且不應(yīng)該去除任何周圍的/相鄰的硅材料。在各種情況下，濕蝕刻是利用氫 氟酸進(jìn)行的。HF很好地去除原始的Si02，但不能有效地去除不具有足夠量的氧的硅基材料， 如在虛設(shè)多晶硅的去除過(guò)程中形成的非揮發(fā)性副產(chǎn)物的材料。因此，在副產(chǎn)物存在的情況 下，它們往往不能由濕蝕刻去除?？傊?，沒有任何已知的化學(xué)物/工藝，可以在不去除器件 性能所需要的周圍的硅材料(例如，在鰭中)的情況下去除硅基非揮發(fā)性副產(chǎn)物。因此，首先 減少或避免這些非揮發(fā)性的副產(chǎn)物的形成是合乎期望的。
[0130] 如上所述，在某些實(shí)施方式中，虛設(shè)多晶硅的去除是通過(guò)以下兩個(gè)步驟來(lái)完成的： 主蝕刻和過(guò)蝕刻。主蝕刻可涉及用HBr/He等離子體蝕刻，過(guò)蝕刻可涉及用NF 3/C12等離子 體蝕刻。在主蝕刻后一定量的基于多晶硅的殘留物可存在于襯底上，例如在蝕刻區(qū)域的底 部角落處?？蓤?zhí)行過(guò)蝕刻以去除所有的基于多晶硅的殘留物。離子-離子等離子體的低等 離子體密度導(dǎo)致到襯底的表面的低離子通量。因此，該過(guò)蝕刻工藝可以主要是化學(xué)驅(qū)動(dòng)的 工藝，它具有非常高的選擇性，因此可以被用來(lái)有效地去除殘留物而不損壞鰭。
[0131] 在離子-離子等離子體狀態(tài)中的主蝕刻過(guò)程中，HBr可以以介于約300-850sccm 之間的速率提供，例如以介于約400-600sCCm之間的速率提供，He可以以介于約 500-1000sccm之間的速率提供，例如，以介于約700-900sccm之間的速率提供He。等離子 體是在上部子室中從HBr/He產(chǎn)生的。離子-離子等離子體在下部子室中形成并與襯底相 互作用，以去除多晶硅，以在將定位最終柵極結(jié)構(gòu)的位置形成腔。室壓強(qiáng)可為介于約20-80 毫乇之間，例如，介于約60-80毫乇之間。該室的溫度可以是介于約40-60°C之間。襯底溫 度可為介于約30-80°C之間，例如介于約50-75°C之間。用于產(chǎn)生等離子體的功率可以是介 于約200-1500瓦/站之間，例如介于約1000-1500瓦/站之間。用來(lái)產(chǎn)生等離子體的RF 頻率可為約13. 56兆赫。襯底偏置可在介于約40-150V之間，例如偏置介于約80-130V之 間。FinFET虛設(shè)多晶硅的去除工藝的單個(gè)的主蝕刻可具有介于約30-100秒之間的持續(xù)時(shí) 間。
[0132] 在虛設(shè)多晶硅的去除的過(guò)蝕刻階段的過(guò)程中，等離子體是在上部子室從例如NF3 和Cl2等蝕刻化學(xué)物產(chǎn)生的。惰性氣體也可以被提供到反應(yīng)室中作為等離子體產(chǎn)生氣體的 一部分。離子-離子等離子體在下部子室中形成并與襯底相互作用，以去除在蝕刻區(qū)域存 在的任何多晶娃殘留物。NF 3可以介于約0_60sccm之間的速率，例如介于約20_50sccm之 間的速率流動(dòng)，以及Cl2可以介于約10-100sccm之間的速率，例如，介于約40-70sccm之間 的速率流動(dòng)。惰性氣體如Ar可以介于約30-200sccm之間的速率，例如，介于約40-100sccm 之間的速率流動(dòng)。室壓強(qiáng)可為介于約4-80毫乇之間，例如，介于約30-60毫乇。該室的溫度 可以是介于約40_60°C之間。襯底溫度可為介于約30_80°C之間，例如介于約50_70°C之間。 用于產(chǎn)生等離子體的功率可以為介于約200-1000瓦/站之間，例如，介于約200-400瓦/站 之間。用來(lái)產(chǎn)生等離子體的RF頻率可為約13. 56兆赫。襯底可以保持不偏置。FinFET虛 設(shè)多晶硅的去除工藝的單個(gè)過(guò)蝕刻可具有介于約10-60秒之間的持續(xù)時(shí)間，例如約30-60 秒。 光致抗蝕劑回流
[0133] 光致抗蝕劑回流工藝在要求特征尺寸(例如，線，間隔）寬度小于30納米的前段工 藝（FE0L)和后段工藝（BE0L)兩者中使用。使用傳統(tǒng)的193納米的光致抗蝕劑的當(dāng)前的光 刻圖案化技術(shù)在這些尺寸已經(jīng)無(wú)法實(shí)現(xiàn)很好的圖案化。因此，極紫外（EUV)光致抗蝕劑已經(jīng) 開始代替?zhèn)鹘y(tǒng)的193nm的光致抗蝕劑。雖然EUV光致抗蝕劑可以更好用于圖案化較小的特 征，但該EUV光致抗蝕劑工藝仍然遭受在193nm光致抗蝕劑中出現(xiàn)的其他問(wèn)題。例如，在前 段工藝應(yīng)用中經(jīng)蝕刻的光致抗蝕劑通常表現(xiàn)出相對(duì)較大的傳入線寬粗糙度（LWR)，其在約 5-10納米的范圍變化。光致抗蝕劑回流的一個(gè)目標(biāo)是蝕刻后減少此LWR至小于約3. Onm。 前段工藝應(yīng)用的另一個(gè)問(wèn)題是，下伏層往往有不足的抗蝕刻性/選擇性。不足的抗蝕刻性 是由在使用EUV光致抗蝕劑的情況下，光致抗蝕劑的厚度比使用193nm的光致抗蝕劑的厚 度小約50-70%的事實(shí)加劇的。換句話說(shuō)，因?yàn)橛休^少的光致抗蝕劑可用于保護(hù)下伏層，所 以下伏層的耐蝕刻性很差。
[0134] BE0L應(yīng)用，除了具有小的特征尺寸，可能需要凹/凸圖案的同時(shí)轉(zhuǎn)移。像上面的 FE0L應(yīng)用，蝕刻之后線/間隔的LWR減少到約3. 0納米或更小是合乎期望的。此外，經(jīng)常 期望在晶片上的所有圖案收縮約10-30%，并且重要的是，對(duì)所有的圖案這樣的收縮均勻地 發(fā)生。線/凸/凹圖案不均勻的收縮被稱為X-加載。當(dāng)用常規(guī)的等離子處理時(shí)，有在改善 LWR和改善X-加載之間有顯著的折衷。
[0135] 圖13示出了半導(dǎo)體裝置的在經(jīng)受光致抗蝕劑回流工藝時(shí)的一部分。光致抗蝕劑 1302被定位在下伏材料1301上。等離子體光致抗蝕劑回流工藝通常涉及兩個(gè)步驟的等離 子體預(yù)處理工藝，如該圖所示。在該工藝開始時(shí)，光致抗蝕劑是較粗糙的。為了平滑光致 抗蝕劑，回流工藝的第一步驟涉及(例如，從H 2)產(chǎn)生等離子體以使光致抗蝕劑回流。在光 致抗蝕劑回流工藝中的下一步驟涉及(例如，從Ar)產(chǎn)生等離子體以去除向下流動(dòng)到壓腳 (foot)區(qū)域中的任何額外的光致抗蝕劑。其結(jié)果是相對(duì)平滑的光致抗蝕劑，具有很少或沒 有光致抗蝕劑壓腳剩余。
[0136] 由于第一等離子體處理中光致抗蝕劑變得較平滑，其還開始向下流動(dòng)/流淌，就 好像它是慢慢地融化。盡管這有利于平滑光致抗蝕劑的任何粗糙度，從而改善LWR，但這種 流動(dòng)/流淌還會(huì)導(dǎo)致光致抗蝕劑變得較短/較薄，并且在抗蝕劑的壓腳處流出，如圖13所 示。用常規(guī)的等離子體實(shí)現(xiàn)的光致抗蝕劑回流的較高速率導(dǎo)致掩膜高度顯著降低，這導(dǎo)致 對(duì)下伏層差的蝕刻選擇性，改善的LWR至下伏層的差的轉(zhuǎn)移，以及凹/凸特征的差的圖案轉(zhuǎn) 移。這些因素都促進(jìn)高的X-加載，這是不希望的。
[0137] 通過(guò)代替在離子-離子等離子體狀態(tài)中進(jìn)行處理，可以減慢光致抗蝕劑回流的速 率，以及可以最小化LWR和X-加載之間的折衷。離子-離子等離子體處理實(shí)現(xiàn)了相當(dāng)?shù)娜?用常規(guī)的等離子體所觀察到的LWR改善，但涉及較慢的回流速率，光致蝕刻劑的高度的較 少消耗(即少下垂)，以及不同的圖案形狀的較少CD偏置加載。因?yàn)橛秒x子-離子等離子體 較少消耗光致抗蝕劑的高度，所以當(dāng)有更多剩余的光致抗蝕劑以有助于保護(hù)下伏層時(shí)，光 致蝕刻劑預(yù)算（budget)保持持久并且下伏層的選擇性得到提高。離子-離子等離子體可 以用于使EUV和193納米的光致抗蝕劑兩者回流，以及其他適當(dāng)?shù)念愋偷墓庵驴刮g劑。
[0138] 離子-離子等離子體的低電子密度可以幫助防止光致抗蝕劑材料的局部化加熱。 這會(huì)降低光致抗蝕劑的回流率，并允許光致抗蝕劑壓腳可以相對(duì)溫和地去除，減少了光致 抗蝕劑損失的量。另外，該離子-離子等離子體的低電子密度允許低的總離子密度，這與到 表面的低離子通量關(guān)聯(lián)。這有助于減少由離子轟擊產(chǎn)生的光致抗蝕劑損失的量。偏置脈沖 可用于提供離子通量的額外控制。
[0139] 當(dāng)使用離子-離子等離子體時(shí)，可以增大施加到襯底的總的偏置電壓的范圍(通 過(guò)下部電極)。低離子通量降低到襯底表面的總能量通量。因此，以前受限于〈30V的偏置電 壓(與總能量通量)。注意，偏置電壓也依賴于離子的大小。該離子越大，可以施加越小的偏 置。偏置電壓負(fù)責(zé)截去光致抗蝕劑的壓腳。然而，如果偏置過(guò)大，則會(huì)引起光致抗蝕劑的交 聯(lián)。交聯(lián)導(dǎo)致光致抗蝕劑硬化，并由于總能量通量的增加，隨時(shí)間的推移而彎曲（buckle)。 因此，在高離子能量通量系統(tǒng)中，偏置電壓必須保持在較低水平。但是，在離子-離子等離 子體系統(tǒng)中，總的離子通量低，所以可以增加施加的總的偏置電壓。較高的偏置電壓（Vb)在 截去光致抗蝕劑的壓腳是更有效的，而不會(huì)引起光致抗蝕劑的交聯(lián)效應(yīng)。當(dāng)使用離子-離 子等尚子體時(shí)偏置電壓可商達(dá)200Vb。
[0140] 如所提到的，光致抗蝕劑回流工藝可涉及兩個(gè)主要操作。第一操作是回流步驟，第 二操作是壓腳截?cái)嗖襟E。為了執(zhí)行離子-離子等離子體狀態(tài)中的第一個(gè)步驟，等離子體在 上部子室中由含有例如H 2之類的等離子體產(chǎn)生氣體產(chǎn)生。在某些其他情況下，等離子體產(chǎn) 生氣體可以是Ar、H2/HBr、Ar/HBr、或HBr。另外，等離子體產(chǎn)生氣體可包括惰性氣體，如N 2 和/或HeSTG。H2的流率可以是介于約100-500sccm之間，例如，介于約100-300sccm之間。 N2的流率可為介于約0-300sccm之間，HeSTG的流率可為介于約0-100sccm的之間。在格 柵下面，離子-離子等離子體形成并與襯底相互作用以使光致抗蝕劑回流。等離子體產(chǎn)生 氣體的總流率可為介于約100-500s CCm之間。室壓強(qiáng)可為介于約5-20毫乇之間。襯底溫 度可為介于約20-60°C之間。用于產(chǎn)生等離子體的功率可以為每站介于約300-1000瓦之 間。襯底偏置可以介于約0-200V之間，例如，介于約50-200V之間。單個(gè)光致抗蝕劑回流 操作可以具有介于約5-45秒之間的持續(xù)時(shí)間，例如，介于約5-30秒之間的持續(xù)時(shí)間。TCCT 可以介于約〇. 5-1. 5之間，例如介于約1-1. 5之間。
[0141] 可以調(diào)節(jié)以下參數(shù)以進(jìn)一步改善蝕刻性能：壓強(qiáng)（5-20mT)、總流量 (100-500sccm)、H 2 流率（0-300sccm)、靜電卡盤的溫度（20-60°C)、TCP 功率（300-1000W)、 襯底的偏置電壓（0-200V)、偏置電壓脈沖占空比（100-200Hz，250=-50 % )、處理時(shí)間 (5-30s)。
[0142] 替代的方法利用單個(gè)的步驟H2條件來(lái)處理光刻膠回流和壓腳截?cái)鄡烧?。在這種 情況下，等離子體產(chǎn)生氣體可以包括，例如，H 2, N2和HeSTG。
[0143] 返回到兩步驟回流工藝的實(shí)施方式，光致抗蝕劑回流工藝的第二步驟可以在離 子-離子等離子體狀態(tài)中進(jìn)行。等離子體在上部子室由含有例如Ar(在一些情況下這一步 的等離子體產(chǎn)生氣體包括HBr或HBr/Ar)之類等離子體產(chǎn)生氣體產(chǎn)生。其它的工藝條件可 以與上面相對(duì)于所述第一光致抗蝕劑回流工藝所描述的工藝條件相同。
[0144] 在一個(gè)例子中，襯底從在其上的圖案化EUV光致抗蝕劑開始。圖案化的光致抗蝕 劑的LWR是約6納米，光致抗蝕劑具有約60納米的高度。在從氫氣產(chǎn)生的離子-離子等離 子體中進(jìn)行光致抗蝕劑的回流操作。在第二操作中，光致抗蝕劑壓腳去除是在從Ar產(chǎn)生的 離子-離子等離子體中進(jìn)行的。通過(guò)這兩個(gè)等離子體處理，LWR減小到約3. 7納米，光致抗 蝕劑的高度減小到約40納米。 淺溝槽隔離蝕刻
[0145] 淺溝槽隔離（STI)可用于防止電流從相鄰晶體管之間漏出。溝槽起作用以使晶體 管彼此隔離。形成STI結(jié)構(gòu)的關(guān)鍵步驟包括蝕刻溝槽的圖案到襯底(例如，硅)中，沉積介電 材料以填充所述溝槽，并使用諸如化學(xué)機(jī)械拋光（CMP)等工藝去除多余的電介質(zhì)。在小的 特征尺寸處，STI蝕刻工藝顯示深寬比相關(guān)的蝕刻深度和輪廓效果。換句話說(shuō)，經(jīng)常出現(xiàn)在 密集特征的區(qū)域的高的深寬比結(jié)構(gòu)與經(jīng)常出現(xiàn)在多個(gè)分離的區(qū)域中的低的深寬比結(jié)構(gòu)相 比表現(xiàn)出不同的蝕刻效果。相信，由于兩種類型的特征中的不同濃度的蝕刻劑和副產(chǎn)物導(dǎo) 致這種深寬比依賴關(guān)系的結(jié)果。
[0146] 圖14說(shuō)明了輪廓加載問(wèn)題。圖14的左圖示出襯底1401所希望的蝕刻輪廓。襯 底1401有用于限定對(duì)溝槽進(jìn)行蝕刻的位置的掩膜層1403。高深寬比的特征1405和低深寬 比的特征1407都應(yīng)該有垂直蝕刻輪廓。圖14的右側(cè)面板示出用常規(guī)的等離子蝕刻實(shí)現(xiàn)的 典型的蝕刻輪廓。高深寬比的特征1405顯示垂直蝕刻的輪廓，而低深寬比的特征1407顯 示更加傾斜的（tapered)輪廓。這些差異被稱為輪廓加載。另外，低深寬比的特征1407在 更大程度上蝕刻，導(dǎo)致了分離的特征1407的較低的蝕刻深度。此蝕刻深度差異被稱為蝕刻 深度加載或深度加載。應(yīng)盡量減少輪廓加載和蝕刻深度加載兩者。
[0147] 一種用于最小化在高深寬比密集特征和低深寬比分離的特征之間的蝕刻結(jié)果的 非均勻性的技術(shù)是使用偏置脈沖。通過(guò)對(duì)施加到襯底的偏置施以脈沖，擴(kuò)散到特征中的 蝕刻劑在兩種類型的特征之間變得更均勻，從而導(dǎo)致到兩種類型的特征的更加相當(dāng)?shù)淖杂?基：離子通量。偏置脈沖也可減少?gòu)木酱蟛糠值入x子體的副產(chǎn)物的總通量，從而減少在 室中副產(chǎn)物的總量。因?yàn)樵谑抑懈碑a(chǎn)物的存在是有助于高深寬比密集特征和低深寬比分離 的特征之間的蝕刻輪廓的差異（即，輪廓加載）形成的一個(gè)因素，所以在室中副產(chǎn)物的量的 減少有利地最小化輪廓加載的量。
[0148] 優(yōu)越的STI蝕刻的結(jié)果可以通過(guò)在離子-離子等離子體狀態(tài)下執(zhí)行蝕刻工藝來(lái)實(shí) 現(xiàn)。由于一些原因，離子-離子等離子體是有利的。第一，離子-離子等離子體比常規(guī)的等 離子體具有較低的總離子密度。低的離子密度通過(guò)實(shí)現(xiàn)到達(dá)襯底表面較高的自由基：離子 通量比來(lái)至少部分減少蝕刻深度的深寬比依賴性。在離子-離子等離子體背景下可使用偏 置脈沖以在高深寬比密集結(jié)構(gòu)和低深寬比分離結(jié)構(gòu)之間實(shí)現(xiàn)更均勻的自由基：離子的通量 t匕。相比于常規(guī)的等離子體結(jié)構(gòu)，在使用離子-離子等離子體的情況下，在這兩種類型之間 的自由基：離子通量更均勻。
[0149] 另外，離子-離子等離子體是有利的，因?yàn)殡x子-離子等離子體的低離子通量使副 產(chǎn)物形成的速率最小化。在形成副產(chǎn)物速率較慢的情況下，在它們離解成非揮發(fā)性副產(chǎn)物 之前，它們可以更徹底地從反應(yīng)室中去除。這些非揮發(fā)性副產(chǎn)物促成在兩種類型的特征之 間觀察到的蝕刻輪廓的差異。因此，較慢的副產(chǎn)物形成導(dǎo)致更有效地去除副產(chǎn)物，進(jìn)而導(dǎo)致 高的深寬比和低深寬比的特征之間的更均勻的蝕刻輪廓。
[0150] 離子-離子等離子體的另一個(gè)好處在于，當(dāng)在蝕刻過(guò)程中形成揮發(fā)性副產(chǎn)物時(shí)， 由于離子-離子等離子體的低電子密度和低電子溫度，這些揮發(fā)性副產(chǎn)物不太可能離解成 造成問(wèn)題的非揮發(fā)性副產(chǎn)物。這使得揮發(fā)性副產(chǎn)物在它們分解成非揮發(fā)性("粘性")副產(chǎn)物 之前可以更有效地去除。由于副產(chǎn)物可以更好地從室中去除，因此在高深寬比密集特征和 低深寬比分離的特征之間有明顯較少的輪廓加載，并且該蝕刻的結(jié)果是更均勻的。
[0151] 圖15示出了在常規(guī)的等離子體下(左圖）和在離子-離子等離子體下(右圖）的 STI蝕刻工藝。例如，在使用常規(guī)的等離子體的情況下，相對(duì)高的電子密度和相對(duì)高的電子 溫度導(dǎo)致?lián)]發(fā)性SiBr4解離成非揮發(fā)性SiBr 3。非揮發(fā)性SiBr3然后附著到襯底1501上，經(jīng) 常在低深寬比的特性1507中。相反，在使用離子-離子等離子體的情況下，電子溫度和密 度足夠低，使得SiBr 4基本上不會(huì)離解成非揮發(fā)性的副產(chǎn)物，而是可以以揮發(fā)性的形式從室 有效地去除。因此，非揮發(fā)性副產(chǎn)物少有問(wèn)題，對(duì)于高深寬比的特征1505和低深寬比的特 征1507兩者，側(cè)壁鈍化少和并且蝕刻輪廓是垂直的。
[0152] 在一些實(shí)施方式中，STI蝕刻工藝可以同時(shí)涉及蝕刻至少兩種不同類型的特征，高 深寬比的特征和低深寬比的特征。高深寬比的特征可以具有約10或更高的深寬比，而低 縱橫比的特征可具有約1或更低的深寬比。等離子體產(chǎn)生氣體可包括HBr和Cl 2。于在離 子-離子等離子體中蝕刻之后，高深寬比的特征的蝕刻深度可為約150納米，而低深寬比的 特征的蝕刻深度可以是約155納米。高深寬比的特征的蝕刻深度可以是低深寬比的特征的 蝕刻深度的至少約95%。換句話說(shuō)，這兩種蝕刻深度可以是非常相似的。在某些情況下，在 高和低的深寬比特征的蝕刻深度之間的差異是約5納米或更小。另外，高深寬比的特征的 蝕刻輪廓可以是至少約88° (90°即完全垂直)，而低深寬比的特征的蝕刻輪廓可為至少約 85。。
[0153] 為了在離子-離子等離子體狀態(tài)進(jìn)行淺溝槽隔離蝕刻工藝，等離子體在上部子室 由含有例如溴化氫之類等離子體產(chǎn)生氣體產(chǎn)生。在格柵下，離子-離子等離子體形成并與 襯底相互作用來(lái)蝕刻襯底材料。等離子體產(chǎn)生氣體的流率可為介于約50-500sccm之間。 室壓強(qiáng)可為介于約2-100mT之間，例如，介于約5-90mT之間。該室的溫度可以為介于約 50-130°C之間。襯底溫度可為介于約20-KKTC之間。用于產(chǎn)生等離子體的功率可以為每站 介于約300-1500W之間。用于產(chǎn)生等離子體的RF頻率可以是約13MHz。襯底偏置可以介于 約300-1200V之間。單個(gè)的STI蝕刻操作可具有介于30-100秒之間的持續(xù)時(shí)間。 裝置
[0154] 本文描述的方法可以通過(guò)任何合適的裝置來(lái)執(zhí)行。一種合適的裝置包括室和用于 提供和維持如本文所述的蝕刻條件的電子硬件。合適的裝置還包括具有指令的系統(tǒng)控制 器，這些指令用于控制硬件來(lái)實(shí)現(xiàn)這些條件并用于執(zhí)行適于應(yīng)用（如蝕刻FET的柵電極）的 工藝操作的序列。在一些實(shí)施方式中，硬件可以包括包含在處理工具中的一個(gè)或多個(gè)處理 站。
[0155] 返回到圖1，示出了根據(jù)某些實(shí)施方式的感應(yīng)耦合等離子體蝕刻裝置100的橫截 面圖。如上所述，本文的實(shí)施方式也可以用非電感耦合等離子體實(shí)施。電感耦合等離子體 蝕刻裝置100包括由室壁101和窗111結(jié)構(gòu)上定義的總體蝕刻室。室壁101通常由不銹鋼 或鋁制成。窗111通常由石英或其他介電材料制成。內(nèi)部等離子體格柵150將總體蝕刻室 分成上部子室102和下部子室103。在某些其它實(shí)施方案中，使用更復(fù)雜的等離子體格柵組 件。例如，如圖4和5中所示，等離子體格柵組件可以包括多個(gè)格柵、以及支撐結(jié)構(gòu)和運(yùn)動(dòng) 發(fā)生元件。返回到圖1的實(shí)施方式，卡盤117被定位在下部子室103內(nèi)在底部?jī)?nèi)表面附近。 該卡盤117被配置為接收并保持在其上執(zhí)行蝕刻工藝的半導(dǎo)體晶片（S卩，"晶片")119。該卡 盤117可以是用于當(dāng)晶片時(shí)存在支撐該晶片的靜電卡盤。在一些實(shí)施方式中，邊緣環(huán)(未示 出）圍繞卡盤117,當(dāng)在卡盤117上存在晶片時(shí)，邊緣環(huán)具有與晶片的上表面基本上共面的 上表面。該卡盤117還包括靜電電極，以使所述晶片能夠卡緊和釋放?？商峁V波器和DC 鉗位功率源用于此目的。也可以提供其它的控制系統(tǒng)，用于抬高晶片使其離開卡盤117。該 卡盤117可以利用RF功率源123充電。該RF功率源123通過(guò)連接件127連接到匹配電路 121。該匹配電路121通過(guò)連接件125連接到卡盤117。在這種方式下，RF功率源123連接 到卡盤117。
[0156] 線圈133位于窗111上方。線圈133是由導(dǎo)電材料制成的，并且包括至少一整匝。 在圖1中所示的示例性線圈133包括三匝。具有"X"符號(hào)的線圈133的橫截面表明線圈 133旋轉(zhuǎn)地延伸進(jìn)入頁(yè)面。相反，具有符號(hào)" ?"的線圈133表示線圈133旋轉(zhuǎn)地延伸出頁(yè) 面。RF功率源141被配置為提供RF功率至線圈133。在一般情況下，RF功率源141通過(guò) 連接件145連接到匹配電路139。該匹配電路139通過(guò)連接件143連接到線圈133。在這 種方式下，RF功率源141被連接到線圈133?？蛇x的法拉第屏蔽149被定位在線圈133和 窗111之間。以與線圈133隔開的關(guān)系保持法拉第屏蔽149。法拉第屏蔽149被布置在緊 鄰窗111的上方。線圈133、法拉第屏蔽149和窗111各自配置為相互大致平行。法拉第屏 蔽可以防止金屬或其他物質(zhì)沉積在等離子體室的介電窗上。
[0157] 處理氣體可以通過(guò)位于上部室中的主噴射口 160和/或通過(guò)側(cè)噴射口（有時(shí)也被 稱為STG)170提供。未示出氣體排放口。也未示出連接到室101以使在操作等離子體處理 過(guò)程中能夠進(jìn)行真空度控制和從室去除氣態(tài)的副產(chǎn)物的泵。
[0158] 在裝置的操作中，一種或多種反應(yīng)物氣體可通過(guò)噴射口 160和/或170來(lái)提供。在 某些實(shí)施方式中，氣體可以僅通過(guò)主噴射口，或僅通過(guò)側(cè)噴射被提供。在一些情況下，噴射 口可以由噴頭取代。法拉第屏蔽149和/或格柵150可以包括允許輸送處理氣體至該室的 內(nèi)部通道和孔。換句話說(shuō)，法拉第屏蔽149和格柵150中的一者或兩者可以作為用于輸送 處理氣體的噴頭。
[0159] 射頻功率從RF功率源141施加到線圈133,以使RF電流流過(guò)線圈133。流過(guò)線圈 133的RF電流產(chǎn)生圍繞線圈133的電磁場(chǎng)。電磁場(chǎng)在上部子室102內(nèi)產(chǎn)生感應(yīng)電流。感應(yīng) 電流作用于存在于上部子室102中的氣體，以在上部子室102中產(chǎn)生電子-離子等離子體。 內(nèi)部等離子格柵150限制在下部子室103中的熱電子的量。在各種實(shí)施方式中，該裝置被 設(shè)計(jì)和操作使得存在于所述下部子室中的等離子體是離子-離子等離子體。
[0160] 上部電子-離子等離子體和下部離子-離子等離子體兩者都含有正離子和負(fù)離 子，但離子-離子等離子體會(huì)具有較大比率的負(fù)離子：正離子。各種離子和自由基與晶片 119的物理和化學(xué)相互作用選擇性地蝕刻所述晶片的特征。通過(guò)排放口（未示出）從下部子 室去除揮發(fā)性蝕刻副產(chǎn)物。重要的是，這些揮發(fā)性副產(chǎn)物基本上不暴露于熱電子，因而它們 不容易被離解成非揮發(fā)性的"粘性"離解產(chǎn)物。
[0161] 通常情況下，本文所公開的卡盤在介于約30°C至約250°C之間的范圍內(nèi)的升高的 溫度下操作，優(yōu)選在約30-150°C之間的溫度下操作。該溫度將取決于蝕刻工藝操作和特定 配方。室101也可在介于約1毫乇和約95毫乇之間，或介于約5-20毫乇之間的范圍內(nèi)的 壓強(qiáng)下運(yùn)行。
[0162] 雖然未示出，但室101通常連接到安裝在超凈間中的設(shè)備，或連接到制造設(shè)施。設(shè) 施包括提供處理氣體、真空度、溫度控制和環(huán)境顆?？刂频墓艿?。當(dāng)安裝在目標(biāo)制造設(shè)施中 時(shí)，這些設(shè)施被連接到室101。此外，室101可被耦合到傳送室，從而會(huì)使智能機(jī)械能夠采用 典型的自動(dòng)化將半導(dǎo)體晶片傳送進(jìn)出室101。
[0163] 圖2A-2B和3A-3D示出了根據(jù)本發(fā)明的實(shí)施方式的內(nèi)部等離子體格柵的例子。在 某些情況下，每個(gè)格柵可以具有徑向向外延伸或基本徑向向外延伸的槽。如圖3C-3D所示， 在這些或其它情況下，槽可以具有更不尋常的非線性形狀。在圖2B的實(shí)施方式中，有三種 類型的槽。三種槽的類型中的每種都有不同的槽長(zhǎng)度。如上所述，在圖2B中所示的槽具有 適合于在下部子室中產(chǎn)生離子-離子等離子體的深寬比。在圖2A和圖3A-3D中所示的槽 可以不是按比例繪制的。 系統(tǒng)控制器
[0164] 在一些實(shí)施方式中，系統(tǒng)控制器(其可以包括一個(gè)或多個(gè)物理或邏輯控制器）控制 蝕刻室的操作的部分或全部。系統(tǒng)控制器可以包括一個(gè)或多個(gè)存儲(chǔ)器器件和一個(gè)或多個(gè)處 理器。該處理器可以包括中央處理單元（CPU)或計(jì)算機(jī)、模擬和/或數(shù)字輸入/輸出接頭、 步進(jìn)電機(jī)控制器板，以及其他類似部件。在處理器上執(zhí)行用于實(shí)現(xiàn)合適的控制操作的指令。 這些指令可以被存儲(chǔ)在與控制器相關(guān)聯(lián)的存儲(chǔ)器器件，或者它們可以在網(wǎng)絡(luò)上提供。在某 些實(shí)施方式中，系統(tǒng)控制器執(zhí)行系統(tǒng)控制軟件。
[0165] 系統(tǒng)控制軟件可包括用于控制應(yīng)用的計(jì)時(shí)和/或以下室操作條件中的任何一個(gè) 或多個(gè)的量級(jí)：氣體的混合物和/或組合物、室壓強(qiáng)、室溫度、晶片溫度、施加到晶片上的偏 置、施加到線圈或其它等離子體產(chǎn)生部件的頻率和功率、晶片位置、晶片的移動(dòng)速度、格柵 位置、格柵的移動(dòng)速度、和由工具執(zhí)行的特定工藝的其它參數(shù)。系統(tǒng)控制軟件可以以任何合 適的方式配置。例如，可以編寫各種處理工具組件的子程序或控制對(duì)象以用于控制處理工 具組件執(zhí)行各種處理工具處理所必須的操作?？梢砸匀魏魏线m的計(jì)算機(jī)可讀的編程語(yǔ)言編 碼系統(tǒng)控制軟件。
[0166] 在一些實(shí)施方式中，系統(tǒng)控制軟件包括輸入/輸出控制（I0C)排序指令，該排序指 令用于控制上面描述的各種參數(shù)。例如，半導(dǎo)體制造工藝的各階段可以包括用于由系統(tǒng)控 制器執(zhí)行的一個(gè)或多個(gè)指令。例如，相應(yīng)的蝕刻配方階段可以包括用于設(shè)定蝕刻階段的處 理?xiàng)l件的指令。在一些實(shí)施方式中，配方階段可以依次排列，從而使得用于處理階段的所有 指令與該處理階段同步執(zhí)行。
[0167] 在一些實(shí)施方式中可以使用其它計(jì)算機(jī)軟件和/或程序。用于此目的程序或部分 程序的例子包括：襯底定位程序、格柵組件定位程序、處理氣體組合物的控制程序、壓強(qiáng)控 制程序、加熱器控制程序、以及RF功率源控制程序。
[0168] 在一些情況下，控制器可控制氣體的濃度、晶片運(yùn)動(dòng)、格柵運(yùn)動(dòng)、和/或供應(yīng)到線 圈和/或靜電卡盤的功率。該控制器可通過(guò)例如打開和關(guān)閉相應(yīng)的閥以產(chǎn)生提供所需的適 當(dāng)濃度的反應(yīng)物的一個(gè)或多個(gè)入口氣體流來(lái)控制氣體濃度。晶片移動(dòng)可以通過(guò)例如引導(dǎo)晶 片定位系統(tǒng)如所需地移動(dòng)來(lái)控制。格柵移動(dòng)可以通過(guò)引導(dǎo)運(yùn)動(dòng)產(chǎn)生元件(例如，旋轉(zhuǎn)致動(dòng) 器、升降器和/或其它運(yùn)動(dòng)產(chǎn)生部件）以如所需地定位格柵組件來(lái)進(jìn)行控制。在一個(gè)示例 中，控制器引導(dǎo)旋轉(zhuǎn)致動(dòng)器旋轉(zhuǎn)一個(gè)或多個(gè)等離子體格柵來(lái)實(shí)現(xiàn)在下部等離子體中的某些 等離子體條件(包括但不限于電子溫度、電子密度、離子密度、正離子與電子的比率等)。在 一些實(shí)施方式中，所述控制器被配置在晶片的不同部分來(lái)實(shí)現(xiàn)不同的等離子體條件(例如， 等離子體條件可徑向調(diào)節(jié))?？梢钥刂铺峁┑骄€圈和/或卡盤的功率，以提供特定的RF功 率水平，以在上部子室產(chǎn)生所需的電子-離子等離子體。此外，控制器可被配置成在使得在 下部子室不會(huì)形成電子-離子等離子體的條件下提供功率到靜電卡盤。換句話說(shuō)，所述控 制器被配置為在下部子室維持離子-離子等離子體(或具有適當(dāng)?shù)偷挠行щ娮訙囟群碗娮?密度的至少一種等離子體)。這些控制器基于傳感器輸出（例如，當(dāng)功率、電勢(shì)、壓強(qiáng)等達(dá)到 一定的閾值時(shí))，操作的定時(shí)(例如，在工藝中在特定的時(shí)間打開閥）或基于從用戶接收的指 令可以控制這些或其他方面。
[0169] 本文在上面所描述的各種硬件和方法可以與光刻圖案化工具或方法結(jié)合，例如， 用于半導(dǎo)體設(shè)備、顯示器、LED、光伏板等等的制造和生產(chǎn)。通常，但不是必定，這樣的工具/ 方法將在普通的制造設(shè)施中一起使用或操作。
[0170] 膜的光刻圖案化通常包括部分或所有的以下操作步驟，每一步驟用一些可行的工 具實(shí)施：（1)使用旋涂或噴涂工具在工件(例如上面形成有氮化硅膜的襯底）上施用光致抗 蝕劑；（2)使用熱板或爐或其他合適的固化工具固化光致抗蝕劑；（3)使用諸如晶片步進(jìn)式 曝光機(jī)（wafer stepper)等工具將光致抗蝕劑在可見光或紫外線或X-射線下暴露；（4)使 用諸如濕法工作臺(tái)（wet bench)或噴涂顯影機(jī)等工具，對(duì)光致抗蝕劑進(jìn)行顯影，以便選擇性 地去除抗蝕劑，從而使其圖案化；（5)通過(guò)使用干法或等離子體輔助蝕刻工具，將抗蝕劑圖 案（resist pattern)轉(zhuǎn)移到下伏膜或工件上；和（6)使用諸如RF或微波等離子體抗蝕劑剝 離機(jī)（microwave plasma resist stripper)等工具，去除抗蝕劑。在一些實(shí)施方式中，可灰 化的硬掩模層(例如無(wú)定形碳層）和另一種合適的硬掩模(例如抗反射層）可在被施加光致 抗蝕劑之前沉積。
[0171] 應(yīng)該理解的是，本文所描述的配置和/或方法在本質(zhì)上是示例性的，并且這些特 定的實(shí)施方式或?qū)嵤├粦?yīng)被認(rèn)為具有限制意義，因?yàn)樵S多的變化是可能的。本文描述的 特定的例程或方法可表示任何數(shù)量的處理策略中的一個(gè)或多個(gè)。因此，所說(shuō)明的各種操作 可以以所示的序列、以其它的序列，并行地或在某些情況下刪減來(lái)執(zhí)行。同樣，可以改變上 述的處理的順序。
[0172] 本公開的主題包括本文所公開的各種處理、系統(tǒng)和裝置、以及其它特征、功能、操 作、和/或特性的所有新穎和非顯而易見的組合和子組合，以及任何所有等同方案。 實(shí)驗(yàn)
[0173] 實(shí)驗(yàn)已證實(shí)，目前公開的方法和裝置提供了對(duì)半導(dǎo)體襯底上部分制造器件的改進(jìn) 的蝕刻。當(dāng)使用等離子體格柵時(shí)，被蝕刻的產(chǎn)物表現(xiàn)出良好的選擇性、輪廓角、i so/密加載， 以及整體的蝕刻均勻性。
[0174] 圖16A-16B示出了根據(jù)高壓常規(guī)技術(shù)（16A)和根據(jù)本實(shí)施方式的使用等離子體格 柵（16B)的已被蝕刻的FinFET結(jié)構(gòu)的掃描電子顯微鏡（SEM)圖像。如圖16A所示，常規(guī)技 術(shù)導(dǎo)致在晶片的中心和邊緣之間的顯著非均勻性。該Ι/D加載量是大的，并且材料之間的 選擇性很差。相反，如圖16B所示，利用等離子體格柵顯著增加了中心到邊緣的均勻性。此 夕卜，Ι/D加載量低得多，且選擇性得到改善。這個(gè)實(shí)驗(yàn)是在硅載體晶片上進(jìn)行的，該硅載體 晶片減薄到代表FinFET高度的厚度，并覆蓋有50 %的SiN取樣以模擬全部圖案化的晶片的 蝕刻。該FinFET結(jié)構(gòu)被過(guò)度蝕刻了 65%，以盡量減少在輪廓中的錐度。
[0175] 圖17A-17B示出了根據(jù)低壓常規(guī)技術(shù)（17A)和根據(jù)本實(shí)施方式的使用等離子格柵 (17B)蝕刻的特征的SEM圖像。常規(guī)技術(shù)表現(xiàn)出硅和氧化物之間的選擇性相對(duì)較差，蝕刻 的特征具有錐形輪廓，并且Ι/D加載性差。但是，如圖17B所示，源格柵提供改進(jìn)的選擇性 (無(wú)限的選擇性)，更垂直的輪廓角，而且?guī)缀鯖]有Ι/D加載。這個(gè)實(shí)驗(yàn)是在從圖案化的晶片 上切下并放置在載體晶片的中心的芯片上執(zhí)行的。這個(gè)實(shí)驗(yàn)是硅載體晶片上進(jìn)行的，該硅 載體晶片減薄到代表FinFET高度的厚度，并覆蓋有50%的SiN取樣以模擬全部圖案化的晶 片的蝕刻。
[0176] 圖18示出了不使用等離子體格柵的情況下根據(jù)各種方案的已被蝕刻的特征的各 種SEM圖像。使用兩種不同的壓強(qiáng)，以及四種不同的總流率。有效電子溫度（Te)隨壓強(qiáng)增 大而減小。停留時(shí)間隨著總流率的增加而減少。對(duì)于每個(gè)壓強(qiáng)，增加總流率改善了蝕刻結(jié) 果。特別地，高流率的情況表現(xiàn)出更好的(更垂直）輪廓角和改進(jìn)的選擇性(更多的掩模剩 余)。然而，這些改進(jìn)由較差的Ι/D加載和較差的中心到邊緣的均勻性減弱。高流率的結(jié)果 支持這種看法：即某些副產(chǎn)物和/或離解的產(chǎn)物當(dāng)不以氣態(tài)形式清掃出時(shí)，會(huì)附著到特征 側(cè)壁和/或底部以產(chǎn)生差的蝕刻結(jié)果，如圖6A-6C中所示。當(dāng)總流率較高時(shí)，這些副產(chǎn)物更 有效地從反應(yīng)室清掃出，并且不太可能造成蝕刻缺陷。
[0177] 圖19顯示了通過(guò)源-漏極凹部蝕刻工藝蝕刻的特征的SEM。如關(guān)于實(shí)施例1所 述，源-漏極凹部蝕刻是多步驟工藝，其涉及（1)縱向蝕刻，（2)橫向蝕刻，和（3)氧化步驟。 其中的上圖顯示了使用常規(guī)的等離子體處理的襯底。在這種情況下，蝕刻的形狀顯示不同 的凹坑狀邊緣。由于防止進(jìn)一步橫向蝕刻的厚的氧化層出現(xiàn)這些凹坑狀邊緣。與此相反， 其中的下圖顯示了使用離子-離子等離子體處理的襯底。在這里，蝕刻區(qū)域平滑得多，明顯 的凹坑狀顯著減少以及更加圓潤(rùn)/光滑的邊緣。離子-離子等離子體產(chǎn)生更可加工的氧化 層，該氧化層在仍然保護(hù)側(cè)壁免受過(guò)度蝕刻的同時(shí)，允許一些量的蝕刻以使側(cè)壁平滑并產(chǎn) 生所需的形狀。離子-離子等離子體中的低電子密度允許硅材料的相對(duì)溫和的氧化。這導(dǎo) 致凹坑最小化以及增強(qiáng)的輪廓控制。
[0178] 圖20示出通過(guò)源-漏極凹部蝕刻工藝在離子-離子等離子體中蝕刻的特征的各 種SEM。如圖所示，在使用離子-離子等離子體的情況下，可以實(shí)現(xiàn)許多不同的特征的形狀。 這為許多新的和不同的源漏極凹部形狀創(chuàng)造了可能性。
[0179] 圖21展現(xiàn)了根據(jù)使用不同的等離子體狀態(tài)的淺溝槽隔離蝕刻工藝形成的特征的 SEM。該圖的上部和中部涉及根據(jù)常規(guī)的等離子體處理的襯底。上部襯底具有約75%的直流 襯底偏置脈沖，而中部襯底具有約25%的直流襯底偏置脈沖。該圖的下部涉及離子-離子 等離子體狀態(tài)下處理的襯底，其具有約60%的直流襯底偏置脈沖。所有襯底表現(xiàn)出了對(duì)于 高深寬比的特征的良好的垂直輪廓。在離子-離子等離子體中處理的襯底表現(xiàn)出在低深寬 比特征中改善的蝕刻輪廓（85°與常規(guī)的等離子體觀察到的84°相比)。另外，在離子-離 子等離子體狀態(tài)下處理的襯底顯示出較好的蝕刻深度加載。而常規(guī)的等離子體產(chǎn)生約25 納米和16納米的蝕刻深度加載，離子-離子等離子體產(chǎn)生僅約5納米的蝕刻深度加載?？?的蝕刻深度為約230納米。
[0180] 各種實(shí)驗(yàn)表明，使用等離子體格柵導(dǎo)致在蝕刻工藝中具有很好的選擇性、輪廓角、 Ι/D加載、以及中心到邊緣的均勻性。在某些情況下，選擇性（即Si的蝕刻速率：氧化物的 蝕刻速率）大于約10,或大于約100。事實(shí)上，在某些情況下通過(guò)使用等離子體格柵可以實(shí) 現(xiàn)無(wú)限的選擇性。在這些情況下，氧化物材料幾乎沒有蝕刻，并且在氧化物表面上甚至有可 能有少量的沉積物。在許多情況下所獲得的輪廓角基本上是垂直的(例如，在約89° )。在 某些實(shí)施方案中，Ι/D加載顯示為低于約2°。進(jìn)一步地，在各個(gè)實(shí)施方式中，該中心到邊緣 的均勻性小于約2nm。
【權(quán)利要求】
1. 一種用于等離子體處理的方法，其包括： 接收襯底在反應(yīng)室中，其中所述反應(yīng)室包括格柵結(jié)構(gòu)，該格柵結(jié)構(gòu)將所述反應(yīng)室的內(nèi) 部分成靠近等離子體發(fā)生器的上部子室和靠近襯底支架的下部子室； 使等離子體產(chǎn)生氣體流入所述上部子室； 由所述等離子體產(chǎn)生氣體在所述上部子室中產(chǎn)生第一等離子體，所述第一等離子體 具有第一電子密度，以及在所述下部子室中產(chǎn)生第二等離子體，其中，所述第二等離子體是 具有第二電子密度的離子-離子等離子體，所述第二電子密度至多為所述第一電子密度的 1/11 ;以及 用所述第二等離子體處理所述襯底以執(zhí)行在源漏極凹部蝕刻、FinFET柵極蝕刻、虛設(shè) 多晶硅去除、淺溝槽隔離蝕刻或光致抗蝕劑的回流中的步驟。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述第一等離子體具有約2eV或更高的第一電子 溫度，以及其中所述第二等離子體具有約leV或更低的第二有效電子溫度。
3. 根據(jù)權(quán)利要求1所述的方法，其中，所述第二電子密度為約5X 109cnT3或更低。
4. 根據(jù)權(quán)利要求1所述的方法，其中，在所述第二等離子體中負(fù)離子：正離子的比率為 介于約0. 5-1之間。
5. 根據(jù)權(quán)利要求1所述的方法，其中，進(jìn)行所述方法以執(zhí)行源漏極凹部蝕刻包括： 執(zhí)行第一蝕刻工藝以在縱向上蝕刻所述襯底以形成垂直蝕刻的特征； 執(zhí)行第二蝕刻工藝以在所述垂直蝕刻的特征內(nèi)在水平方向上蝕刻所述襯底； 執(zhí)行氧化工藝以在所述垂直蝕刻的特征內(nèi)形成氧化層；以及 重復(fù)所述方法以在所述垂直蝕刻的特征中形成源漏極凹部， 其中，所述第一蝕刻工藝、第二蝕刻工藝和氧化工藝都在具有所述柵格結(jié)構(gòu)的所述反 應(yīng)室中進(jìn)行，使得在每個(gè)工藝中的所述第二等離子體是離子-離子等離子體。
6. 根據(jù)權(quán)利要求5所述的方法，其中，所述第一蝕刻工藝用包括Cl2的第一等離子體產(chǎn) 生氣體來(lái)執(zhí)行，所述第二蝕刻工藝用包括NF 3和Cl2的第二等離子體產(chǎn)生氣體來(lái)執(zhí)行，以及 所述氧化工藝用包括氧氣的第三等離子體產(chǎn)生氣體來(lái)執(zhí)行。
7. 根據(jù)權(quán)利要求5所述的方法，其中，所述方法重復(fù)進(jìn)行以形成具有重入形狀的垂直 蝕刻特征。
8. 根據(jù)權(quán)利要求1所述的方法，其中，進(jìn)行所述方法以執(zhí)行淺溝槽隔離蝕刻， 其中，所述等離子體產(chǎn)生氣體包括HBr，以及 其中，在所述蝕刻過(guò)程中所述襯底被偏置在介于約300-1200V之間。
9. 根據(jù)權(quán)利要求8所述的方法，其中，所述等離子體產(chǎn)生氣體以介于約50-500sccm之 間的速率流動(dòng)并且進(jìn)一步包括Cl2。
10. 根據(jù)權(quán)利要求8所述的方法，其中，所述蝕刻工藝涉及同時(shí)蝕刻至少第一特征的形 狀和第二特征的形狀，所述第一特征的形狀具有為約10或更高的深寬比，以及所述第二特 征的形狀具有約1或更低的深寬比， 其中，蝕刻后，所述第一特征的蝕刻深度是所述第二特征的蝕刻深度的至少約95%。
11. 根據(jù)權(quán)利要求10所述的方法，其中，蝕刻后，所述第一特征具有至少約88°的蝕刻 輪廓，并且所述第二特征具有至少約85°的蝕刻輪廓。
12. 根據(jù)權(quán)利要求1所述的方法，其中，進(jìn)行所述方法以執(zhí)行光致抗蝕劑回流工藝， 其中，接收在所述反應(yīng)室中的所述襯底在其上具有圖案化的光致抗蝕劑， 所述光致抗蝕劑回流工藝包括： 執(zhí)行第一等離子體工藝以使在所述襯底上的所述圖案化的光致抗蝕劑回流；以及 執(zhí)行第二等離子體工藝以去除在所述襯底上的壓腳區(qū)域中光致抗蝕劑的一部分， 其中，所述第一等離子體工藝和第二等離子體工藝兩者都在具有所述格柵的所述反應(yīng) 室中執(zhí)彳丁，以及 其中，在所述第一等離子體工藝和第二等離子體工藝的過(guò)程中所述第二等離子體是離 子-離子等離子體。
13. 根據(jù)權(quán)利要求12所述的方法，其中，在所述第一等離子體工藝的過(guò)程中所述等離 子體產(chǎn)生氣體包括H2，并且其中，在所述第二等離子體工藝的過(guò)程中所述等離子體產(chǎn)生氣 體包括惰性氣體。
14. 根據(jù)權(quán)利要求13所述的方法，其中，在所述第一和第二等離子體工藝之后所述圖 案化的光致抗蝕劑的最終高度是在所述第一和第二等離子體工藝之前的所述圖案化的光 致抗蝕劑的初始高度的至少約50%，以及其中，在所述第一和第二等離子體工藝之后的最 終線寬粗糙度為在所述第一和第二等離子體工藝之前的初始線寬粗糙度的約75%或更少。
15. -種蝕刻在部分制造的集成電路上的多晶硅以限定FinFET柵極區(qū)域的方法，該方 法包括： 接收其上具有多晶硅層的襯底在反應(yīng)室中，其中所述反應(yīng)室包括格柵結(jié)構(gòu)，該柵格 結(jié)構(gòu)將所述反應(yīng)室的內(nèi)部分成靠近等離子體發(fā)生器的上部子室和靠近襯底支架的下部子 室； 使等離子體產(chǎn)生氣體流入所述上部子室； 由所述等離子體產(chǎn)生氣體在所述上部子室中產(chǎn)生第一等離子體，以及在所述下部子室 產(chǎn)生第二等離子體，其中，所述第二等離子體是離子-離子等離子體；以及 蝕刻設(shè)置在所述襯底上的所述多晶硅層從而限定FinFET柵極區(qū)域。
16. 根據(jù)權(quán)利要求15所述的方法，其中，蝕刻所述多晶硅層從而限定FinFET柵極區(qū)域 包括蝕刻所述多晶硅以形成位于在完成的集成電路中接近FinFET柵極的位置的腔。
17. 根據(jù)權(quán)利要求16所述的方法，其中，在所述蝕刻過(guò)程中位于所述多晶硅層的上面 的掩模層的厚度降低不到約10%。
18. 根據(jù)權(quán)利要求16所述的方法，其中，在所述蝕刻過(guò)程中所述反應(yīng)室中的壓強(qiáng)為介 于約5-20毫乇之間。
19. 根據(jù)權(quán)利要求16所述的方法，其中，在鰭區(qū)域和鰭外區(qū)域之間基本上沒有蝕刻輪 廓加載。
20. 根據(jù)權(quán)利要求19所述的方法，其中，在蝕刻過(guò)程中所述蝕刻區(qū)域的側(cè)壁沒有成為 凹的。
21. 根據(jù)權(quán)利要求15所述的方法，其中，蝕刻所述多晶硅層從而限定FinFET柵極區(qū)域 包括蝕刻所述多晶硅以形成位于在完成的集成電路中FinFET柵極所處的位置的腔。
22. 根據(jù)權(quán)利要求21所述的方法，其中，用包括HBr的第一等離子體產(chǎn)生氣體進(jìn)行第一 次重復(fù)和用包括Cl2的第二等離子體產(chǎn)生氣體進(jìn)行第二次重復(fù)，并且其中所述第一和第二 等離子體產(chǎn)生氣體基本上不含含氧反應(yīng)物。
23. 根據(jù)權(quán)利要求22所述的方法，其中，在所述第一次重復(fù)期間所述反應(yīng)室中的壓強(qiáng) 為介于約20-80毫乇之間，并且在所述第二次重復(fù)期間所述反應(yīng)室中的壓強(qiáng)為介于約4-80 毫乇之間。
24. 根據(jù)權(quán)利要求21所述的方法，其中，以不同的特征密度定位的蝕刻特征之間基本 上沒有蝕刻輪廓加載。
25. 根據(jù)權(quán)利要求15所述的方法，其中，所述第二等離子體中的有效電子溫度為約leV 或更低，并且低于所述第一等離子體中的有效電子溫度。
26. 根據(jù)權(quán)利要求25所述的方法，其中，所述第二等離子體中的電子密度為約5X109 厘米_3或更低，并且低于所述第一等離子體中的電子密度。
27. 根據(jù)權(quán)利要求15所述的方法，其中，所述格柵結(jié)構(gòu)包括兩個(gè)或更多個(gè)格柵，其中至 少一個(gè)格柵相對(duì)于其他的格柵是能移動(dòng)的。
【文檔編號(hào)】H01L21/3065GK104103510SQ201410138060
【公開日】2014年10月15日 申請(qǐng)日期:2014年4月8日 優(yōu)先權(quán)日:2013年4月5日
【發(fā)明者】亞歷克斯·帕特森, 金都永, 高里·卡馬爾斯, 埃萊娜·德爾普波, 尤仁刊, 莫妮卡·泰特斯, 拉迪卡·馬尼, 諾埃爾·尤伊·蘇恩, 尼古拉斯·加尼, 木村吉江, 鐘廷英 申請(qǐng)人:朗姆研究公司