一種提高了BVceo的雙極型晶體管的制作方法
【專利摘要】本實(shí)用新型公開了一種提高了BVceo的雙極型晶體管，首先使用離子注入工藝將P-型元素硼離子預(yù)反摻雜到N-型外延硅的表面，然后在溝槽場氧化高溫?zé)徇^程中，預(yù)反摻雜的硼離子被推進(jìn)擴(kuò)散到晶體管的集電區(qū)中，導(dǎo)致在靠近晶體管基區(qū)的集電區(qū)中，由于部分N-型雜質(zhì)被P-型雜質(zhì)補(bǔ)償，使得凈雜質(zhì)濃度降低、電阻率得到提高，而遠(yuǎn)離基區(qū)的集電區(qū)的電阻率基本不變，因此不但提高了晶體管的BVceo，而且晶體管的輸出功率性能基本不變，亦即在使用低成本單層電阻率外延硅片時，能夠達(dá)到較高成本雙層電阻率外延硅片才能取得的效果，從而以較低的生產(chǎn)成本，達(dá)到晶體管器件的擊穿電壓與輸出功率間更好的綜合平衡。
【專利說明】—種提高了 BVceo的雙極型晶體管
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種提高了 BVceo (集電極-發(fā)射極在基極斷路時的擊穿電壓)的雙極型晶體管，屬于電子【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]高頻(RF和微波)功率晶體管器件廣泛應(yīng)用于通信系統(tǒng)和雷達(dá)系統(tǒng)中，微波功率晶體管器件的應(yīng)用設(shè)計要求能夠提供高的輸出功率和高的增益，工作頻率范圍從幾百M(fèi)Hz到幾個GHz。為達(dá)到這樣的高輸出功率、高增益和高頻要求，除對芯片器件的布局、工藝參數(shù)的選擇以及封裝進(jìn)行優(yōu)化外，對晶體管芯片制造工藝的改進(jìn)有時更為重要。
[0003]基于這個目的，申請公布號為CN103296072A，申請公布日為2013年9月11日，名稱為一種提高了 BVcbo的雙極型晶體管及其生產(chǎn)工藝的實(shí)用新型專利申請給出了解決方案:通過將溝槽場氧化隔離技術(shù)與結(jié)終端技術(shù)結(jié)合起來，并且將溝槽的場氧化過程分成兩步，結(jié)終端P-型離子注入安排在兩步場氧化之間進(jìn)行。
[0004]使用上述實(shí)用新型制造的平面型NPN硅雙極型微波功率晶體管器件，主要是通過增加集電區(qū)-基區(qū)的冶金結(jié)邊緣部分的曲率半徑，而不是以增加晶體管集電區(qū)外延層電阻率的方式來提高器件的BVcbo，所以在上述實(shí)用新型中，晶體管集電區(qū)-基區(qū)冶金結(jié)平行部分的擊穿電壓并沒有改變，取決于該擊穿電壓的BVceo擊穿電壓因而也沒有得到提高。然而有些應(yīng)用場合不但要求晶體管器件具有較高的BVcbo，同時要求具有較高的BVceo。雖然通過提高晶體管集電區(qū)外延電阻率，可以同時提高晶體管的BVcbo和BVceo，但是晶體管的輸出功率卻隨之下降。
[0005]通常解決上述問題的方法是使用雙層電阻率外延硅片:靠近基區(qū)的集電區(qū)外延電阻率較高以提高擊穿電壓，遠(yuǎn)離基區(qū)的集電區(qū)外延電阻率較低以增加輸出功率。但雙層電阻率外延硅片的生產(chǎn)成本較高。
實(shí)用新型內(nèi)容
[0006]針對現(xiàn)有技術(shù)存在的不足，本實(shí)用新型目的是提供一種低成本的雙極型晶體管，不僅提高了晶體管的BVceo，而且晶體管的輸出功率性能基本上不變。
[0007]為了實(shí)現(xiàn)上述目的，本實(shí)用新型是通過如下的技術(shù)方案來實(shí)現(xiàn):
[0008]本實(shí)用新型提高了 BVceo的雙極型晶體管，包括高濃度摻雜的N-型硅襯底，N-型硅襯底的頂部設(shè)置有N-型外延硅；N-型外延硅表面通過離子注入工藝預(yù)反摻雜有雜質(zhì)P-型元素硼；N-型外延硅的兩側(cè)通過溝槽、兩步氧化和平坦化工藝技術(shù)形成有平坦氧化層；兩個平坦氧化層之間的N-型外延硅的上表面設(shè)有本征基區(qū)，本征基區(qū)的內(nèi)側(cè)設(shè)有兩個非本征基區(qū)，兩個非本征基區(qū)之間設(shè)置有發(fā)射區(qū)；本征基區(qū)的外側(cè)通過熱過程雜質(zhì)激活工藝形成的第二冶金結(jié)；N-型外延硅的上面還淀積有介質(zhì)材料，非本征基區(qū)和發(fā)射區(qū)處的介質(zhì)材料上通過光刻和刻蝕形成基極B和發(fā)射極E的接觸孔，接觸孔中設(shè)有金屬連接線條。
[0009]上述N-型硅襯底50的晶向可以是〈111〉或者〈100〉。[0010]上述N-型硅襯底50的電阻率不大于0.003 Qcm ;N-型外延硅52的電阻率為
0.1 Ω Cm至3.5 Ω cm,厚度為2微米至20微米。
[0011 ] 本實(shí)用新型通過離子注入工藝將P-型元素硼離子首先預(yù)反摻雜到N-型外延硅的表面，然后在溝槽場氧化長時間高溫?zé)徇^程中，預(yù)反摻雜的硼被推進(jìn)擴(kuò)散到晶體管的有源區(qū)外延層集電區(qū)中，導(dǎo)致在靠近晶體管基區(qū)的集電區(qū)部分內(nèi)，部分N-型雜質(zhì)被P-型雜質(zhì)補(bǔ)償，凈雜質(zhì)濃度明顯降低、電阻率得到提高，而在遠(yuǎn)離基區(qū)的集電區(qū)部分內(nèi)，雜質(zhì)補(bǔ)償不明顯、電阻率基本上不變，因此，不但提高了晶體管的BVceo，而且晶體管的輸出功率性能基本上不變。本實(shí)用新型使用低成本的單層電阻率外延硅片，就能夠達(dá)到較高成本雙層電阻率外延硅片才能取得的效果，從而減低了生產(chǎn)成本。
【專利附圖】

【附圖說明】
[0012]圖1是本實(shí)用新型一種提高了 BVceo的雙極型晶體管的結(jié)構(gòu)示意圖；
[0013]圖2是本實(shí)用新型一種提高了 BVceo的雙極型晶體管的生產(chǎn)工藝中與步驟(I)對應(yīng)的晶體管結(jié)構(gòu)示意圖；
[0014]圖3是本實(shí)用新型一種提高了 BVceo的雙極型晶體管的生產(chǎn)工藝中與步驟(2)對應(yīng)的晶體管結(jié)構(gòu)示意圖；
[0015]圖4是本實(shí)用新型一種提高了 BVceo的雙極型晶體管的生產(chǎn)工藝中與步驟(3)對應(yīng)的晶體管結(jié)構(gòu)示意圖；
[0016]圖5是本實(shí)用新型一種提高了 BVceo的雙極型晶體管的生產(chǎn)工藝中與步驟(4)對應(yīng)的晶體管結(jié)構(gòu)示意圖；
[0017]圖6是本實(shí)用新型一種提高了 BVceo的雙極型晶體管的生產(chǎn)工藝中與步驟(5)對應(yīng)的晶體管結(jié)構(gòu)示意圖；
[0018]圖7是無反摻雜的N-型外延硅和被硼反摻雜的N-型外延硅的凈雜質(zhì)濃度對比曲線圖；
[0019]圖8是本實(shí)用新型一種提高了 BVceo的雙極型晶體管的生產(chǎn)工藝中與步驟(6)對應(yīng)的晶體管結(jié)構(gòu)示意圖；
[0020]圖9是有無將硼預(yù)反摻雜到N-型外延硅中的NPN晶體管凈摻雜濃度隨結(jié)深的變化曲線圖。
【具體實(shí)施方式】
[0021]為使本實(shí)用新型實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合【具體實(shí)施方式】，進(jìn)一步闡述本實(shí)用新型。
[0022]參見圖1，本實(shí)用新型一種提高了 BVceo的雙極型晶體管，包括高濃度摻雜的N-型硅襯底50，N-型硅襯底50的頂部設(shè)置有N-型外延硅52 ；N-型外延硅52通過離子注入工藝預(yù)反摻雜有雜質(zhì)P-型元素硼；N-型外延硅52的兩側(cè)通過溝槽、兩步氧化和平坦化工藝技術(shù)形成有平坦氧化層62 ;兩個平坦氧化層62之間的N-型外延硅52的上表面設(shè)有本征基區(qū)66，本征基區(qū)66的內(nèi)側(cè)設(shè)有兩個非本征基區(qū)68，兩個非本征基區(qū)68之間設(shè)置有發(fā)射區(qū)70 ;本征基區(qū)66的外側(cè)通過熱過程雜質(zhì)激活工藝形成的第二冶金結(jié)(64) ；N-型外延硅52的上面還淀積有介質(zhì)材料72，非本征基區(qū)68和發(fā)射區(qū)70處的介質(zhì)材料72上通過光刻和刻蝕形成基極B和發(fā)射極E的接觸孔，接觸孔中設(shè)有金屬連接線條76。
[0023]本實(shí)用新型一種提高了 BVceo的雙極型晶體管的生產(chǎn)工藝，包括以下幾個步驟:
[0024]參見圖2，首先，選擇一種高濃度摻雜的N-型硅襯底50作為NPN晶體管的非本征集電區(qū)，N-型硅襯底50背面在晶體管生產(chǎn)工藝流程完成后，進(jìn)行減薄、蒸金，用于形成晶體管的集電極C ;N-型硅襯底50的晶向可以是〈111〉的、也可以是〈100〉的，但通常選擇〈111 >晶向，所摻的雜質(zhì)元素可以是砷(As )、也可以是磷(P )或是銻(Sb )，但通常是砷，N-型硅襯底50的電阻率選為不大于0.003 Ω cm ;在N-型硅襯底50的頂部是低濃度摻雜的N-型外延硅52作為NPN晶體管的本征集電區(qū)，N-型外延硅52的摻雜元素可以是砷(As)、也可以是磷(P)或是銻(Sb)，但通常是砷，N-型外延硅52的電阻率為0.1 Qcm至3.5 Ω cm，厚度為2微米至20微米。
[0025]參見圖3，利用本實(shí)用新型生產(chǎn)的NPN硅雙極型微波功率晶體管的第一步工藝是通過離子注入工藝技術(shù)將雜質(zhì)P-型元素硼預(yù)反摻雜到N-型外延硅52中(注入劑量為
1.0Ell到5.0E12個離子每平方厘米)，如圖3中的30所示。
[0026]參見圖4，通過熱氧化工藝在N-型外延硅52表面生產(chǎn)一層薄的二氧化硅53，緊接著再通過LPCVD工藝淀積厚度為1500埃的氮化硅54，用光刻技術(shù)給出溝槽圖形；用干法刻蝕技術(shù)依次局部刻蝕掉氮化硅54、二氧化硅53和外延硅52以形成深度為0.3微米至2.5微米的溝槽55，同時預(yù)反摻雜到溝槽區(qū)域硅中的硼在溝槽刻蝕過程中被刻蝕掉，而預(yù)反摻雜到有源區(qū)域硅中的硼不受影響，如圖4中的32所示。
[0027]參見圖5，通過高溫(如1050到1200攝氏度)熱氧化工藝進(jìn)行溝槽55的第一步場氧化形成部分場氧化層51(厚度為0.5到3.0微米);在第一步溝槽場氧化熱過程的同時，預(yù)反摻雜到有源區(qū)外延硅中的硼被推進(jìn)到一定的深度，其濃度相應(yīng)降低；接下來在氮化硅54的上方用光刻膠56保護(hù)晶體管的有源區(qū)，露出結(jié)終端硼離子注入窗口 57，由于溝槽55的第一步場氧化層51的厚度可以阻擋硼離子注入到場區(qū)中，所以結(jié)終端離子的注入窗口 57與溝槽55邊緣無需對準(zhǔn)，因此在結(jié)終端與溝槽55的交界處可以得到較為固定的摻雜硼濃度，結(jié)終端注入硼離子(注入劑量為5.0E12到5.0E14個離子每平方厘米)。
[0028]參見圖6，結(jié)終端硼離子注入完成后，將光刻膠56去除；進(jìn)行溝槽55的第二步場氧化形成場氧化層58 (場氧化層58總厚度為1.0到3.5微米)，在溝槽55的第二步場氧化熱過程的同時，注入的結(jié)終端硼離子被推進(jìn)到1.0到5.0微米的深度，形成如圖6中60所示的P-型結(jié)終端層與N-型外延層的第一冶金結(jié)60 ;同時預(yù)摻雜到有源區(qū)外延硅中的硼則被推進(jìn)到更進(jìn)一步的深度，其濃度進(jìn)一步降低，通過選擇合適的離子注入劑量，就可以避免外延硅中的摻雜反型，這樣外延硅中的部分N-型雜質(zhì)被P-型雜質(zhì)補(bǔ)償，外延硅中一定區(qū)域的電阻率得到了提高；無反摻雜的N-型外延硅和被硼反摻雜的N-型硅的凈雜質(zhì)濃度比較如圖7所示。
[0029]參見圖8，平坦氧化層形成后，用熱磷酸腐蝕去除掉保護(hù)晶體管有源區(qū)的氮化硅54;為了有利于后面的各步光刻工藝，用返刻平坦化工藝技術(shù)將高出有源區(qū)硅平面的平坦氧化層刻蝕掉，這樣就形成了圖8所示的外形，其中62為平坦化后的平坦氧化層。
[0030]參見圖1，接下來便是傳統(tǒng)的淺結(jié)基區(qū)工藝形成本征基區(qū)66，濃硼離子注入工藝形成歐姆接觸的非本征基區(qū)68，濃砷離子注入工藝形成發(fā)射區(qū)70 ;適當(dāng)?shù)臒徇^程雜質(zhì)激活工藝后，就組成了圖中點(diǎn)劃線64所示的P-型區(qū)(結(jié)終端、非本征基區(qū)和本征基區(qū))與N-型本征集電區(qū)形成的第二冶金結(jié)；在淀積一層介質(zhì)材料72后，光刻和刻蝕以形成基極B和發(fā)射極E的接觸孔，再進(jìn)行硅化物工藝處理(圖中沒有顯示)以降低電極的接觸電阻，金屬布線工藝形成各電極的金屬連接線條76 ;最后，運(yùn)用鈍化層工藝保護(hù)晶體管表面不受環(huán)境的影響(圖中沒有顯示)。
[0031]圖9比較了有無將硼預(yù)反摻雜到外延硅中的NPN晶體管凈摻雜濃度隨結(jié)深的變化曲線。從圖9中可以看出，對將硼預(yù)反摻雜到N-型外延硅52中的晶體管，靠近晶體管基區(qū)的集電區(qū)由于部分N-型雜質(zhì)被P-型雜質(zhì)補(bǔ)償，使得凈雜質(zhì)濃度降低、電阻率得到了提高，而遠(yuǎn)離基區(qū)的集電區(qū)的電阻率基本上不變，從而不但提高了晶體管的BVceo，而且晶體管的輸出功率性能基本上不變，亦即在使用低成本單層電阻率外延硅片時，能夠達(dá)到較高成本雙層電阻率外延硅片才能取得的效果，從而以較低的生產(chǎn)成本，達(dá)到晶體管器件的擊穿電壓與輸出功率間更好的綜合平衡。
[0032]以上顯示和描述了本實(shí)用新型的基本原理和主要特征和本實(shí)用新型的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
【權(quán)利要求】
1.一種提高了 BVce0的雙極型晶體管，其特征在于， 包括高濃度摻雜的N-型硅襯底(50)，所述N-型硅襯底(50)的頂部設(shè)置有N-型外延硅(52)； 所述N-型外延硅(52)表面通過離子注入工藝預(yù)反摻雜有雜質(zhì)P-型元素硼； 所述N-型外延硅(52)的兩側(cè)通過溝槽、兩步氧化和平坦化工藝技術(shù)形成有平坦氧化層(62)； 兩個所述平坦氧化層(62 )之間的N-型外延硅(52 )的上表面設(shè)有本征基區(qū)(66 )，所述本征基區(qū)(66)的內(nèi)側(cè)設(shè)有兩個非本征基區(qū)(68)，兩個所述非本征基區(qū)(68)之間設(shè)置有發(fā)射區(qū)(70);所述本征基區(qū)(66)的外側(cè)通過熱過程雜質(zhì)激活工藝形成的第二冶金結(jié)(64)； 所述N-型外延硅(52)的上面還淀積有介質(zhì)材料(72)，所述非本征基區(qū)(68)和發(fā)射區(qū)(70)處的介質(zhì)材料(72)上通過光刻和刻蝕形成基極B和發(fā)射極E的接觸孔，所述接觸孔中設(shè)有金屬連接線條(76)。
2.根據(jù)權(quán)利要求1所述的提高了BVceo的雙極型晶體管，其特征在于， 所述N-型硅襯底(50)的晶向可以是〈111〉或者〈100〉。
3.根據(jù)權(quán)利要求1所述的提高了BVceo的雙極型晶體管，其特征在于， 所述N-型硅襯底(50)的電阻率不大于0.003 Ω cm ;所述N-型外延硅(52)的電阻率為.0.1 Ω cm至3.5 Ω cm,厚度為2微米至20微米。
【文檔編號】H01L29/73GK203536442SQ201320723831
【公開日】2014年4月9日 申請日期:2013年11月13日 優(yōu)先權(quán)日:2013年11月13日
【發(fā)明者】張復(fù)才, 陳強(qiáng), 沈美根, 多新中 申請人:江蘇博普電子科技有限責(zé)任公司