一種齊納擊穿的小回滯scr結(jié)構(gòu)的高壓esd保護(hù)器件的制作方法
【專利摘要】一種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，可用于片上IC的高壓ESD保護(hù)電路。包括P型襯底、N型埋層、第一N阱、P阱、下沉P摻雜、第二N阱、隔離區(qū)、第一N+、第一P+、第二N+、第二P+、第三N+、第三P+、第四N+、第四P+、第五N+、第五P+、金屬陽極、金屬陰極。其中由第一金屬陽極、金屬陰極、第一N+、第一P+、第三N+、第三P+、第二N+、第二P+或由第二金屬陽極、金屬陰極、第五N+、第五P+、第三N+、第三P+、第四N+、第四P+構(gòu)成齊納擊穿ESD電流泄放路徑。齊納擊穿ESD電流泄放路徑不僅可增強(qiáng)器件的ESD魯棒性，還可提高器件的維持電壓，適用于窄小ESD窗口的高壓ESD保護(hù)。
【專利說明】—種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路的靜電保護(hù)領(lǐng)域，涉及一種高壓ESD保護(hù)器件，具體涉及一種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，可用于提高片上IC高壓ESD保護(hù)的可靠性。
【背景技術(shù)】
[0002]隨著功率集成技術(shù)的快速發(fā)展，電子產(chǎn)品日益小型化，使人們更易于日常攜帶與使用。然而，伴隨移動硬盤，閃存卡、USB接口和智能手機(jī)顯示觸摸屏等電子產(chǎn)品的需求數(shù)量不斷增大，集成電路產(chǎn)品出現(xiàn)的可靠性問題也日益突出。如閃存卡突然間數(shù)據(jù)無法讀取，USB接口無法進(jìn)行數(shù)據(jù)通訊，顯示觸摸層突然黑屏等不可靠性問題越來越引起人們的重視。據(jù)有關(guān)引起集成電路產(chǎn)品失效的多種因素調(diào)研后發(fā)現(xiàn):ESD引起電路產(chǎn)品的失效，是集成電路產(chǎn)品產(chǎn)生電路故障的眾多因素中的一大主要因素。而上述電子產(chǎn)品中功率集成電路接口處的高壓ESD保護(hù)，又是整個電路系統(tǒng)ESD防護(hù)設(shè)計中的一大技術(shù)難點(diǎn)?，F(xiàn)在的大部分高壓ESD保護(hù)器件，難以滿足功率集成電路對高壓ESD保護(hù)器件的諸多要求:如高壓ESD保護(hù)器件既要有高于工作電壓的維持電壓，又要有盡量低于柵氧擊穿電壓的觸發(fā)電壓，同時還要能通過IEC6001-4-2的ESD魯棒性檢測標(biāo)準(zhǔn)。簡而言之，現(xiàn)有的高壓ESD保護(hù)缺乏能夠滿足窄小ESD窗口的強(qiáng)魯棒性的ESD防護(hù)器件。本文針對現(xiàn)有的高壓ESD保護(hù)技術(shù)難題，提出了一種具有高維持電壓、強(qiáng)魯棒性、能夠滿足窄小ESD窗口的技術(shù)方案，該方案經(jīng)流片實(shí)驗及測試后結(jié)果證明:其觸發(fā)電壓與維持電壓之間的電壓回滯量很小，同時又具有很強(qiáng)的ESD魯棒性。

【發(fā)明內(nèi)容】

[0003]基于片上IC高壓ESD保護(hù)器件和B⑶高壓工藝的特點(diǎn)，充分利用SCR器件具有觸發(fā)電壓低、導(dǎo)通電阻小、二次擊穿電流大、響應(yīng)速度快等的優(yōu)勢，結(jié)合反偏N+/P+二極管在齊納擊穿后具有穩(wěn)壓的物理特性，以鉗制SCR結(jié)構(gòu)中反偏PN結(jié)兩端電壓，從而實(shí)現(xiàn)高維持電壓的目的。本發(fā)明提出了一種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，其觸發(fā)電壓主要受反偏的所述第二 N+/所述P阱結(jié)的影響，與現(xiàn)有高壓ESD保護(hù)器件相比，本發(fā)明能有效降低器件的觸發(fā)電壓、提高ESD保護(hù)器件的維持電壓和二次擊穿電流，同時具有漏電流小、導(dǎo)通電阻小、響應(yīng)速度快等優(yōu)點(diǎn)。
[0004]本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn):
一種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，主要包括SCR結(jié)構(gòu)的ESD電流泄放路徑和齊納二極管擊穿的ESD電流泄放路徑，以提高二次擊穿電流和維持電壓，降低導(dǎo)通電阻。其特征在于:主要由P型襯底、N型埋層、第一 N阱、P阱、第二 N阱、下沉P摻雜、第一隔離區(qū)、第二隔離區(qū)、第三隔離區(qū)、第四隔離區(qū)、第五隔離區(qū)、第六隔離區(qū)、第七隔離區(qū)、第八隔離區(qū)、第九隔離區(qū)、第一 N+、第一 P+、第二 N+、第二 P+、第三N+、第三P+、第四P+、第四N+、第五P+、第五N+、第一金屬1、第二金屬1、第三金屬1、第四金屬1、第五金屬1、第六金屬1、第一金屬2、第二金屬2、第三金屬2構(gòu)成；
所述N+埋層在所述P型襯底的表面部分區(qū)域中，在所述N+埋層和所述P型襯底的表面，從左到右依次分別為所述第一 N阱、所述P阱和所述第二 N阱，所述N+埋層與所述第一N阱和所述N+埋層與所述第二 N阱的疊層橫向長度必須大于某一定值；
所述第一 N阱表面區(qū)域內(nèi)從左到右依次設(shè)有所述第一 N+、所述第二隔離區(qū)、所述第一P+、所述第三隔離區(qū)，所述P型襯底左側(cè)邊緣與所述第一 N+之間設(shè)有所述第一隔離區(qū)；
所述第一 N阱與所述P阱之間表面設(shè)有所述第二 N+，所述第二 N+橫跨在所述第一 N阱與所述P阱的表面部分區(qū)域，所述第二 N+與所述第一 P+之間設(shè)有所述第三隔離區(qū)；
所述P阱表面區(qū)域內(nèi)從左到右依次設(shè)有設(shè)有所述第二 P+、所述下沉P摻雜和所述第四P+，所述下沉P摻雜表面區(qū)域內(nèi)從左到右依次設(shè)有所述第四隔離區(qū)、所述第三N+、所述第五隔離區(qū)、所述第三P+和所述第六隔離區(qū)；
所述第二 P+橫跨在所述P阱與所述下沉P摻雜的表面部分區(qū)域，所述第二 N+與所述第二 P+之間在水平方向上必須預(yù)留某一固定值的間隔；
所述第四N+橫跨在所述P阱與所述第二 N阱之間的表面部分區(qū)域，所述第四P+與所述第四N+之間在水平方向上必須預(yù)留某一固定值的間隔；
所述第二 N阱表面區(qū)域內(nèi)從左到右依次設(shè)有所述第七隔離區(qū)、所述第五P+、所述第八隔離區(qū)和所述第五N+，所述第四N+與所述第五P+之間設(shè)有所述第七隔離區(qū)，所述第五N+與所述P型襯底右側(cè)邊緣之間設(shè)有所述第九隔離區(qū)；
所述第一金屬1、所述第二金屬I分別與所述第一 N+、所述第一 P+相連，所述第一金屬2和所述第一金屬I均與所述第二金屬I相連，構(gòu)成器件的第一金屬陽極，所述第五金屬1、所述第六金屬I分別與所述第五P+、所述第五N+相連，所述第三金屬2和所述第五金屬I均與所述第六金屬I相連，構(gòu)成器件的第二金屬陽極；
所述第三金屬1、所述第四金屬I分別與所述第三N+、所述第三P+相連，所述第二金屬2和所述第三金屬I均與所述第四金屬I相連，構(gòu)成器件的金屬陰極。
[0005]本發(fā)明的有益技術(shù)效果為:
(I)本發(fā)明實(shí)例器件充分利用了 SCR開啟速度快、二次擊穿電流大(ESD魯棒性強(qiáng))、導(dǎo)通電阻小等優(yōu)點(diǎn)，又通過利用所述第一金屬陽極、所述第一 N+、所述第一 P+、所述第一 N阱、所述第二 N+、所述第二 P+、所述下沉P摻雜、所述第三N+、所述第三P+和所述金屬陰極構(gòu)成的第一條齊納二極管觸發(fā)SCR的ESD電流泄放路徑，以提高器件的維持電壓和二次擊穿電流。
[0006](2)本發(fā)明實(shí)例器件利用所述第二金屬陽極、所述第五N+、所述第五P+、所述第二N阱、所述第四N+、所述第四P+、所述下沉P摻雜、所述第三N+、所述第三P+和所述金屬陰極構(gòu)成第二條齊納二極管觸發(fā)SCR的ESD電流泄放路徑，以提高器件的維持電壓和二次擊穿電流。
[0007](3)本發(fā)明利用所述第一條齊納二極管觸發(fā)SCR的ESD電流泄放路徑與所述第二條齊納二極管觸發(fā)SCR的ESD電流泄放路徑，不構(gòu)成叉指對稱結(jié)構(gòu)，以提高維持電壓和減少版圖面積。
[0008]本發(fā)明實(shí)例器件利用SCR結(jié)構(gòu)中的正反饋機(jī)制和齊納二極管擊穿的物理特性，以降低觸發(fā)電壓，還能通過調(diào)節(jié)某關(guān)鍵版圖特征參數(shù)和疊層技術(shù)，以提高維持電壓，得到小電壓回滯量的ESD特性曲線。同時，本發(fā)明實(shí)例器件因有多條ESD電流泄放路徑，可降低導(dǎo)通電阻，以提高二次擊穿電流，實(shí)現(xiàn)不同電壓范圍強(qiáng)魯棒性的高壓ESD保護(hù)，能應(yīng)用于不同需求的功率集成電路產(chǎn)品中的高壓ESD保護(hù)。
[0009]【專利附圖】

【附圖說明】
下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
圖1是本發(fā)明實(shí)施例內(nèi)部結(jié)構(gòu)剖面示意圖；
圖2是本發(fā)明實(shí)例在ESD脈沖作用下的電學(xué)連接圖；
圖3是本發(fā)明實(shí)例在ESD脈沖作用下的等效電路；
圖4是本發(fā)明實(shí)例在ESD脈沖作用下的ESD電流泄放路徑。
【具體實(shí)施方式】
[0010]本發(fā)明提出了一種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，因其主要應(yīng)用于高壓ESD保護(hù)領(lǐng)域，需要基于高壓BCD工藝平臺，通過合理設(shè)計并控制器件版圖的某些特征參數(shù)，可制備不同規(guī)格的可滿足多種高壓ESD保護(hù)需求的ESD保護(hù)器件。此類器件具有兩條ESD電流導(dǎo)通路徑，其中齊納擊穿的電路結(jié)構(gòu)及具有正反饋機(jī)制的SCR結(jié)構(gòu)，可降低器件的觸發(fā)電壓、提高維持電壓和二次擊穿電流，同時還具有漏電流小、導(dǎo)通電阻小、響應(yīng)速度快等優(yōu)點(diǎn)。
[0011]如圖1所示，為本發(fā)明實(shí)例器件的結(jié)構(gòu)剖面圖，具體為一種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，包括兩條SCR結(jié)構(gòu)的ESD電流泄放路徑和兩條齊納二極管擊穿的ESD電流泄放路徑，以提高二次擊穿電流和維持電壓，降低導(dǎo)通電阻。其特征在于:包括P型襯底101、N型埋層102、第一 N阱103、P阱104、第二 N阱105、下沉P摻雜106、第一隔離區(qū)107、第二隔離區(qū)108、第三隔離區(qū)109、第四隔離區(qū)110、第五隔離區(qū)111、第六隔離區(qū)112、第七隔離區(qū)113、第八隔離區(qū)114、第九隔離區(qū)115、第一 N+ 116、第一 P+ 117、第二N+ 118、第二P+ 119、第三N+ 120、第三P+ 121、第四 P+ 122、第四 N+ 123、第五P+ 124、第五N+ 125、第一金屬I 126、第二金屬I 127、第三金屬I 128、第四金屬金屬I 129、第五金屬I 130、第六金屬I 131、第一金屬2 132、第二金屬2 133、第三金屬2 134。
[0012]所述N+埋層102在所述P型襯底101的表面部分區(qū)域中，在所述N+埋層102和所述P型襯底101的表面，從左到右依次分別為所述第一 N阱103、所述P阱104和所述第二 N阱105，所述N+埋層102與所述第一 N阱103和所述N+埋層102與所述第二 N阱105的疊層橫向長度必須大于某一定值，以實(shí)現(xiàn)SCR結(jié)構(gòu)體電流泄放的ESD電流路徑，提高器件的ESD魯棒性。
[0013]所述第一 N阱103表面區(qū)域內(nèi)從左到右依次設(shè)有所述第一 N+ 116、所述第二隔離區(qū)108、所述第一 P+ 117、所述第三隔離區(qū)109，所述P型襯底101左側(cè)邊緣與所述第一 N+116之間設(shè)有所述第一隔離區(qū)107。
[0014]所述第一 N阱103與所述P阱104之間表面設(shè)有所述第二 N+ 118，所述第二 N+118橫跨在所述第一 N阱103與所述P阱104的表面部分區(qū)域，所述第二 N+ 118與所述第一 P+ 117之間設(shè)有所述第三隔離區(qū)109。
[0015]所述P阱104表面區(qū)域內(nèi)從左到右依次設(shè)有所述第二 P+ 119、所述下沉P摻雜106和所述第四P+ 122，所述下沉P摻雜106表面區(qū)域內(nèi)從左到右依次設(shè)有所述第四隔離區(qū)110、所述第三N+ 120、所述第五隔離區(qū)111、所述第三P+ 121和所述第六隔離區(qū)112，所述下沉P摻雜106內(nèi)的所述第三P+ 121的右側(cè)不設(shè)有與所述第三N+ 120對稱的N+，一方面該設(shè)計可以減小芯片版圖面積，另一方面，該設(shè)計也可提高維持電壓。
[0016]所述第二 P+ 119橫跨在所述P阱104與所述下沉P摻雜106的表面部分區(qū)域，所述第二 N+ 118與所述第二 P+ 119之間在水平方向上必須預(yù)留某一固定值的間隔，以實(shí)現(xiàn)所述第二 N+ 118與所述第二 P+ 119形成的反偏PN結(jié)構(gòu)成齊納擊穿狀態(tài)，并鉗制反偏PN結(jié)兩端的電壓，降低雪崩倍增因子，以提高維持電壓。
[0017]所述第四N+ 123橫跨在所述P阱104與所述第二N阱105之間的表面部分區(qū)域，所述第四P+ 122與所述第四N+ 123之間在水平方向上必須預(yù)留某一固定值的間隔，以實(shí)現(xiàn)所述第四N+ 123與所述第四P+ 122形成的反偏PN結(jié)構(gòu)成齊納擊穿狀態(tài)，并鉗制反偏PN結(jié)兩端的電壓，降低雪崩倍增因子，以提高維持電壓。
[0018]所述第二 N阱105表面區(qū)域內(nèi)從左到右依次設(shè)有所述第七隔離區(qū)113、所述第五P+ 124、所述第八隔離區(qū)114和所述第五N+ 125，所述第四N+ 123與所述第五P+ 124之間設(shè)有所述第七隔離區(qū)113，所述第五N+ 125與所述P型襯底101右側(cè)邊緣之間設(shè)有所述第九隔尚區(qū)115。
[0019]所述第一隔離區(qū)107和所述第九隔離區(qū)115的外圍還可設(shè)有一 P型環(huán)，所述P型環(huán)接地，以實(shí)現(xiàn)本發(fā)明實(shí)例器件工作在高壓ESD保護(hù)下，不會與被保護(hù)芯片上的其他外圍版圖產(chǎn)生寄生結(jié)構(gòu)的目的。
[0020]如圖2所不,所述第一金屬I 126、所述第二金屬I 127分別與所述第一 N+ 116、所述第一 P+ 117相連，所述第一金屬2 132和所述第一金屬I 126均與所述第二金屬I127相連,構(gòu)成器件的第一金屬陽極,所述第五金屬I 130、所述第六金屬I 131分別與所述第五P+ 124、所述第五N+ 125相連，所述第三金屬2 134和所述第五金屬I 130均與所述第六金屬I 131相連，構(gòu)成器件的第二金屬陽極，所述第一金屬陽極與所述第二金屬陽極相連，接ESD脈沖的高電位。
[0021]所述第三金屬I 128、所述第四金屬I 129分別與所述第三N+ 120、所述第三P+121相連，所述第二金屬2 133和所述第三金屬I 128均與所述第四金屬I 129相連，構(gòu)成器件的金屬陰極，所述金屬陰極接ESD脈沖的低電位。
[0022]如圖3所示，當(dāng)ESD脈沖作用于本發(fā)明實(shí)例器件時，所述第一 N+ 116、所述第一 P+117、所述N型埋層102、所述P阱104、所述下沉P摻雜106、所述第三N+ 120和所述第三P+ 121構(gòu)成一普通SCR的ESD電流泄放路徑，當(dāng)電阻Rl的壓降達(dá)到0.7 V時，電路中的寄生PNP管Tl開啟，在所述寄生PNP管Tl與寄生的NPN管T2形成的正反饋網(wǎng)絡(luò)作用下，開啟后的所述寄生PNP管Tl不斷提高寄生電阻R2的壓降，當(dāng)所述電阻R2上的壓降也上升至
0.7 V時，所述寄生NPN管T2開啟，ESD脈沖電流通過SCR結(jié)構(gòu)泄放一部分電流；
同理，所述第五N+ 125、所述第五P+ 124、所述第二 N阱105、所述N型埋層102、所述P阱104、所述下沉P摻雜106、所述第三N+ 120和所述第三P+ 121構(gòu)成另一普通SCR的ESD電流泄放路徑，ESD脈沖電流也通過此SCR結(jié)構(gòu)泄放一部分電流。
[0023]同時，所述第一 N+ 116、所述第一 N阱103、所述第二 N+ 118、所述第二 P+ 119、所述下沉P摻雜106和所述第三P+ 121構(gòu)成一齊納二極管擊穿的ESD電流泄放路徑ZDl。
[0024]所述第五N+ 125、所述二 N阱105、所述第四N+ 123、所述第四P+ 122、所述下沉P摻雜106和所述第三P+ 121構(gòu)成一齊納二極管擊穿的ESD電流泄放路徑ZD2。
[0025]如圖4所示，器件在ESD高壓脈沖作用下，所述普通SCR的ESD電流泄放路徑分別如Path I和Path 3所示，所述齊納二極管擊穿的ESD電流泄放路徑ZDl如Path 2所示，所述齊納二極管擊穿的ESD電流泄放路徑ZD2如Path 4所示,所述Path 1、所述Path 2、所述Path 3、和所述Path 4不僅可以增大二次擊穿電流，提高器件的ESD魯棒性，同時，所述Path 2和所述Path 4又分別對所述Path I和所述Path 3有影響,一方面可以促進(jìn)所述電阻Rl上的壓降快速上升至0.7 V，降低觸發(fā)電壓，另一方面又可以鉗制所述Path I和所述Path 3中反偏PN結(jié)兩端的電壓，減小雪崩倍增因子，提高維持電壓，從而實(shí)現(xiàn)小電壓回滯的高維持電壓、低觸發(fā)電壓、強(qiáng)ESD魯棒性的高壓ESD保護(hù)。
[0026]最后說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，其包括兩條SCR結(jié)構(gòu)的ESD電流泄放路徑和兩條齊納擊穿的ESD電流泄放路徑，以提高維持電壓和增強(qiáng)器件的ESD魯棒性，其特征在于:包括P型襯底(101 )、N型埋層(102)、第一 N阱(103)、P阱(104)、第二 N阱(105)、下沉P摻雜(106)、第一隔離區(qū)(107)、第二隔離區(qū)(108)、第三隔離區(qū)(109)、第四隔離區(qū)(110)、第五隔離區(qū)(111)、第六隔離區(qū)(112)、第七隔離區(qū)(113)、第八隔離區(qū)(114)、第九隔離區(qū)(115)、第一 N+ (116)、第一 P+ (117)、第二 N+ (118)、第二 P+ (119)、第三 N+(120)、第三P+ (121)、第四 P+ (122)、第四 N+ (123)、第五 P+ (124)、第五 N+ (125)、第一金屬I (126)、第二金屬I (127)、第三金屬I (128)、第四金屬I (129)、第五金屬I (130)、第六金屬I (131)、第一金屬2 (132)、第二金屬2 (133)、第三金屬2 (134);所述N+埋層(102)在所述P型襯底(101)的表面部分區(qū)域中，在所述N+埋層(102)和所述P型襯底(101)的表面，從左到右依次分別為所述第一 N阱(103)、所述P阱(104)和所述第二 N阱(105)，所述N+埋層(102)與所述第一 N阱(103)和所述N+埋層(102)與所述第二 N講(105)的疊層橫向長度必須大于某一定值；所述第一 N阱(103)表面區(qū)域內(nèi)從左到右依次設(shè)有所述第一 N+ (116)、所述第二隔離區(qū)(108)、所述第一 P+ (117)、所述第三隔離區(qū)(109)，所述P型襯底(101)左側(cè)邊緣與所述第一 N+ (116)之間設(shè)有所述第一隔離區(qū)(107);所述第二 N+ (118)橫跨在所述第一 N阱(103)與所述P阱(104)的表面部分區(qū)域，所述第二 N+ (118)與所述第一 P+ (117)之間設(shè)有所述第三隔離區(qū)(109);所述P阱(104)表面區(qū)域內(nèi)從左到右依次設(shè)有設(shè)有所述第二 P+ (119)、所述下沉P摻雜(106)和所述第四P+ (122)，所述下沉P摻雜(106)表面區(qū)域內(nèi)從左到右依次設(shè)有所述第四隔離區(qū)(110)、所述第三N+ (120)、所述第五隔離區(qū)(111)、所述第三P+ (121)和所述第六隔離區(qū)(112);所述第二 P+ (119)橫跨在所述P阱(104)與所述下沉P摻雜(106)的表面部分區(qū)域，所述第二 N+ (118)與所述第二 P+ (119)之間在水平方向上必須預(yù)留某一固定值的間隔；所述第四N+ (123)橫跨在所述P阱(104)與所述第二 N阱(105)之間的表面部分區(qū)域，所述第四P+ (122)與所述第四N+ (123)之間在水平方向上必須預(yù)留某一固定值的間隔;所述第二 N阱(105)表面區(qū)域內(nèi)從左到右依次設(shè)有所述第七隔離區(qū)(113)、所述第五P+ (124)、所述第八隔離區(qū)(114)和所述第五N+ (125)，所述第四N+ (123)與所述第五P+(124)之間設(shè)有所述第七隔離區(qū)(113)，所述第五N+ (125)與所述P型襯底(101)右側(cè)邊緣之間設(shè)有所述第九隔離區(qū)(115)；所述第一金屬I (126)、所述第二金屬I (127)分別與所述第一 N+ (116)、所述第一 P+(117)相連,所述第一金屬2 (132)和所述第一金屬I (126)均與所述第二金屬I (127)相連，構(gòu)成器件的第一金屬陽極，所述第五金屬I (130)、所述第六金屬I (131)分別與所述第五P+ (124)、所述第五N+ (125)相連，所述第三金屬2 (134)和所述第五金屬I (130)均與所述第六金屬I (131)相連，構(gòu)成器件的第二金屬陽極；所述第三金屬I (128)、所述第四金屬I (129)分別與所述第三N+ (120)、所述第三P+(121)相連，所述第二金屬2 (133)和所述第三金屬I (128)均與所述第四金屬I (129)相連，構(gòu)成器件的金屬陰極。
2.如權(quán)利要求1所述的齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，其特征在于:所述第一金屬陽極、所述第一 N+ (116)、所述第一 P+ (117)、所述第一 N阱(103)、所述第二 N+ (118)、所述第二 P+ (119)、所述下沉P摻雜(106)、所述第三N+ (120)、所述第三P+(121)和所述金屬陰極構(gòu)成第一條齊納二極管觸發(fā)SCR的ESD電流泄放路徑，以提高器件的維持電壓和二次擊穿電流。
3.如權(quán)利要求1所述的齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，其特征在于:所述第二金屬陽極、所述第五N+ (125)、所述第五P+ (124)、所述第二 N阱(105)、所述第四N+ (123)、所述第四P+ (122)、所述下沉P摻雜(106)、所述第三N+ (120)、所述第三P+(121)和所述金屬陰極構(gòu)成第二條齊納二極管觸發(fā)SCR的ESD電流泄放路徑，以提高器件的維持電壓和二次擊穿電流。
4.如權(quán)利要求1所述的齊納擊穿的小回滯SCR結(jié)構(gòu)的高壓ESD保護(hù)器件，其特征在于:形成所述第一條齊納二極管觸發(fā)SCR的ESD電流泄放路徑與所述第二條齊納二極管觸發(fā)SCR的ESD電流泄放路徑，不構(gòu)成`叉指對稱結(jié)構(gòu)，以提高維持電壓和減少版圖面積。
【文檔編號】H01L29/74GK103606548SQ201310658694
【公開日】2014年2月26日 申請日期:2013年12月9日 優(yōu)先權(quán)日:2013年12月9日
【發(fā)明者】梁海蓮, 顧曉峰, 畢秀文, 董樹榮 申請人:江南大學(xué)