用于n襯底高側(cè)開關(guān)的反向極性保護(hù)的制作方法
【專利摘要】本發(fā)明涉及用于n襯底高側(cè)開關(guān)的反向極性保護(hù)。公開一種半導(dǎo)體器件。根據(jù)本發(fā)明的第一方面，該器件包括：具有襯底的半導(dǎo)體芯片，電耦合到襯底以向襯底提供第一電源電位(VS)和負(fù)載電流的第一電源端，和可操作地被提供第二電源電位的第二電源端。第一垂直晶體管集成在半導(dǎo)體芯片中且電耦合在電源端和輸出端之間。第一垂直晶體管被配置為根據(jù)提供給第一垂直晶體管的柵電極的控制信號(hào)向輸出端提供負(fù)載電流的電流路徑。
【專利說明】用于η襯底高側(cè)開關(guān)的反向極性保護(hù)
【技術(shù)領(lǐng)域】
[0001]本說明書涉及提供用于半導(dǎo)體開關(guān)的特別是用于包括集成在η摻雜襯底中的多個(gè)DMOS高側(cè)開關(guān)的半導(dǎo)體器件的反向極性保護(hù)的電路。
【背景技術(shù)】
[0002]目前智能功率半導(dǎo)體開關(guān)被用于廣闊的各種應(yīng)用中。不僅在汽車應(yīng)用中越來越多地使用智能半導(dǎo)體開關(guān)來代替電動(dòng)機(jī)械式繼電器。特別是在電池供電系統(tǒng)(例如，汽車的電子設(shè)備)中足夠的反向極性保護(hù)是必要條件。在通常的汽車應(yīng)用中，額定電源電壓為+12V?？煽康碾娮悠骷ǔＰ枰惺芏噙_(dá)-16V(反向電壓)的電源電壓達(dá)至少兩分鐘。
[0003]多通道開關(guān)器件通常包括每個(gè)輸出通道的一個(gè)功率半導(dǎo)體開關(guān)(通常是M0SFET)，其中電負(fù)載連接到每個(gè)輸出通道。因此，每個(gè)電負(fù)載可使用相應(yīng)的半導(dǎo)體開關(guān)接通和關(guān)斷。假定ΙΟΟπιΩ的導(dǎo)通電阻和IA的額定負(fù)載電流導(dǎo)致每個(gè)活動(dòng)輸出通道的IOOmW的功率損耗。每個(gè)功率半導(dǎo)體開關(guān)通常具有與半導(dǎo)體開關(guān)的負(fù)載電流路徑(例如，MOSFET情況下的漏極-源極路徑)并聯(lián)耦合的反向二極管。在正常操作期間，這個(gè)反向二極管反向偏置并且處于阻斷狀態(tài)。然而，當(dāng)施加負(fù)電源電壓時(shí)，該反向二極管變?yōu)檎蚱貌⑶邑?fù)載電流可被從接地通過負(fù)載和反向二極管引導(dǎo)到負(fù)電源電位。假定二極管的正向電壓至少為
0.7V，在反向二極管中(并且因此在開關(guān)器件中)產(chǎn)生的功率損耗是每個(gè)輸出通道700mW，是在正常操作期間的至少7倍。不用說，這樣的情況對(duì)開關(guān)器件可能是危險(xiǎn)的并且需要適當(dāng)?shù)姆聪驑O性保護(hù)電路。
[0004]給智能半導(dǎo)體開關(guān)提供反向極性保護(hù)的已知電路相對(duì)比較復(fù)雜，并且需要相當(dāng)大的芯片空間。因此存在對(duì)包括高效的(就電路復(fù)雜度和芯片空間要求而言)反向極性保護(hù)的智能半導(dǎo)體開關(guān)的需要。

【發(fā)明內(nèi)容】

[0005]公開了一種半導(dǎo)體器件。根據(jù)本發(fā)明的第一方面，器件包括:具有襯底的半導(dǎo)體芯片，電耦合到襯底以向襯底提供第一電源電位(Vs)和負(fù)載電流的第一電源端，和被可操作地提供第二電源電位的第二電源端。第一垂直晶體管集成在半導(dǎo)體芯片中并且電耦合在電源端和輸出端之間。第一垂直晶體管被配置為根據(jù)控制信號(hào)向輸出端提供負(fù)載電流的電流路徑，該控制信號(hào)被提供到所述第一垂直晶體管的柵電極。
[0006]此外，控制電路被集成在半導(dǎo)體芯片中，并耦合到第一垂直晶體管。控制電路被配置為生成控制信號(hào)來接通和關(guān)斷所述第一垂直晶體管。控制電路包括反向極性保護(hù)電路。
[0007]反向極性保護(hù)電路包括與第一二極管串聯(lián)耦合的第一 MOS晶體管，其中所述MOS晶體管和二極管耦合在第一和第二電源端之間。反向極性保護(hù)電路還包括:第一開關(guān)電路，耦合到所述第一 MOS晶體管，電連接在第一和第二電源端之間，并且配置為當(dāng)所述第二電源電位超過第一電源電位達(dá)大于給定的閾值時(shí)激活所述MOS晶體管。【專利附圖】

【附圖說明】
[0008]參照以下附圖和描述可以更好地理解本發(fā)明。圖中的部件不一定是按比例的，而是重點(diǎn)放在圖示本發(fā)明的原理。此外，在圖中，相同的參考數(shù)字指定對(duì)應(yīng)的部分。在附圖中:
[0009]圖1圖示了具有多個(gè)輸出通道的示例性開關(guān)器件，每個(gè)通道包括一個(gè)高側(cè)η溝道MOS晶體管(指明用于正常操作的示例性電壓電平)；
[0010]圖2圖示了與圖1相同的電路(指明用于反向極性操作的示例性電壓電平);
[0011]圖3圖示了根據(jù)本發(fā)明的一個(gè)示例的包括一個(gè)示例性高側(cè)η溝道MOS晶體管和反向極性保護(hù)電路的開關(guān)器件(指明用于在有源箝位期間正常操作的示例性電壓電平)；
[0012]圖4圖示了與圖3相同的電路(指明用于反向極性操作的示例性電壓電平)；圖5是通過半導(dǎo)體主體的剖視圖，在該半導(dǎo)體主體中集成了 DMOS功率晶體管和CMOS門；
[0013]圖6圖示了包括P溝道MOS晶體管的圖3的電路的一個(gè)細(xì)節(jié)(指明用于正常操作的示例性電壓電平)；
[0014]圖7圖示了與圖5相同的細(xì)節(jié)(指明用于反向極性操作的示例性電壓電平)；
[0015]圖8借助于半導(dǎo)體主體的剖視圖圖示了用于圖5的示例中的P溝道MOS晶體管的實(shí)施方式，通過P摻雜隔離區(qū)將晶體管的η摻雜體區(qū)與η摻雜襯底隔離；和
[0016]圖9a和％，統(tǒng)稱為圖9·，包括配置為向圖8的晶體管的p摻雜隔離區(qū)施加特定電位的電路。
【具體實(shí)施方式】
[0017]圖1圖示了示例性多通道開關(guān)器件，其包括多個(gè)輸出通道。每個(gè)通道包括一個(gè)高側(cè)半導(dǎo)體開關(guān)。這里所呈現(xiàn)的示例與被用作高側(cè)功率半導(dǎo)體開關(guān)的η溝道MOS晶體管有關(guān)。具體地說，考慮了垂直功率MOS晶體管(例如，具有或不具有槽柵極的DMOS晶體管)。在圖1中包括指示在正常操作的情況中(正電源電壓Vs = 12V，接地電位Vem=OV)不同電路節(jié)點(diǎn)的電壓電平的標(biāo)記。圖2圖示了相同的電路。然而，包括在圖2標(biāo)記中的標(biāo)記指示在反向極性操作的情況中(電源電SVs=OV，接地電位VfflD = 12V)不同電路節(jié)點(diǎn)的電壓電平。
[0018]圖1和圖2的示例性電路包括開關(guān)器件I，開關(guān)器件I在電源端被供應(yīng)電源電壓Vs，且在接地端被供應(yīng)對(duì)應(yīng)的參考電位(還稱為接地GND)。該電源電壓可以例如由汽車電池提供。開關(guān)器件包括:多個(gè)η溝道高側(cè)DMOS晶體管I\，T2，...，Tn，其中，所述晶體管的每一個(gè)與相應(yīng)的輸出通道相關(guān)聯(lián)。每個(gè)晶體管T1, T2, , Tn具有負(fù)載電流路徑(例如，MOS晶體管情況中的漏極-源極電流路徑)，該負(fù)載電流路徑(內(nèi)部地)將相應(yīng)的輸出端OUT1,OUT2, , OUTn耦合到電源端(電位Vs)。也就是說，依賴于晶體管T1, T2,…，Tn的開關(guān)狀態(tài)(導(dǎo)通或斷開)，提供(經(jīng)由晶體管的負(fù)載路徑)從電源端到與輸出通道相關(guān)聯(lián)的輸出端OUT1, OUT2,, OUTn的低電阻電流路徑。電負(fù)載可以被連接在輸出端OUT1, OUT2, , OUTn和接地之間。晶體管TpT2,...,Tn的開關(guān)狀態(tài)根據(jù)例如使用柵極驅(qū)動(dòng)器電路(未示出)提供的相應(yīng)的控制信號(hào)(例如MOSFET的情況中的柵極電流或柵極電壓)進(jìn)行設(shè)置，其中柵極驅(qū)動(dòng)器電路根據(jù)供應(yīng)給相應(yīng)的輸入引腳IN1, IN2,...1Nn的輸入信號(hào)生成控制信號(hào)。一個(gè)輸入信號(hào)可以提供給每個(gè)輸出通道?？梢圆捎眠壿嬰娐?8用于預(yù)處理供應(yīng)給輸入引腳IN1,IN2,...1Nn的信號(hào)。通常邏輯電路依賴于供應(yīng)給輸入引腳IN1, IN2,...1Nn的信號(hào)生成供應(yīng)給柵極驅(qū)動(dòng)器的控制信號(hào)。
[0019]每個(gè)晶體管T1, T2, , Tn具有與晶體管的負(fù)載電流路徑并聯(lián)連接的反向二極管。通常的MOS晶體管具有固有的反向二極管，歸因于晶體管的內(nèi)部設(shè)置固有的反向二極管總是存在。不具有固有的反向二極管的其它晶體管可以具有外部反向二極管以在開關(guān)感性負(fù)載時(shí)允許續(xù)流(free-wheeling)。
[0020]為了提供開關(guān)器件I的內(nèi)部電路的反向極性保護(hù)，已知的是將二極管(例如肖特基二極管)連接在開關(guān)器件的接地端和由供電電源(例如，汽車電池)提供的實(shí)際接地電位之間。然而，這個(gè)二極管可以被如將在后面描述(也參見圖9)的更復(fù)雜的電路代替。
[0021]指示在各個(gè)電路節(jié)點(diǎn)處存在的電壓電平的標(biāo)記指的是圖1中正常操作期間的電壓電平和圖2中反向極性操作期間的電壓電平。在正常操作期間接地端具有OV的電壓電平，而電源端具有例如在汽車電池的情況中VS=12V的正電壓電平。當(dāng)輸出晶體管T1,T2，...，Tn是活動(dòng)的時(shí)，導(dǎo)通電阻低并且晶體管的負(fù)載路徑兩端的電壓降相對(duì)比較低(與電源電壓相比)。在本示例中假定輸出晶體管T1, T2,...，1；兩端的電壓降為IOOmV,使得輸出端 OUT1, OUT2,...，OUTn 處的電壓是 11.9V。[0022]在反向極性操作期間(參見圖2)，12V的電源電壓反向施加到開關(guān)器件I。也就是說，接地端處于12V而電源端處于OV電壓電平。因此反向二極管DK1，DK2，...，Dsn變成正向偏置并且因此是導(dǎo)電的。每個(gè)二極管兩端的電壓降通常至少是0.7V(與在之前的正常操作情況中的0.1V相比)并且因此功率損耗至少是正常操作情況中的7倍。不用說，這些高功率損耗可導(dǎo)致開關(guān)器件I的熱損壞。因此，需要反向極性保護(hù)電路，下面參照?qǐng)D3和4描述其中的一個(gè)示例。圖3圖示了包括在圖1中示出的開關(guān)器件I中的一個(gè)功率半導(dǎo)體開關(guān)。在本示例中，功率半導(dǎo)體開關(guān)被實(shí)施為高側(cè)η溝道DMOS晶體管T1，它具有與晶體管T1的漏極-源極電流路徑并聯(lián)耦合的固有反向二極管DK1。當(dāng)功率晶體管T1為高側(cè)開關(guān)時(shí)，接收電源電壓\的電源端被連接到晶體管T1的漏電極。晶體管T1的源電極被連接到相應(yīng)輸出通道的輸出端OUT1。
[0023]當(dāng)功率晶體管是垂直η溝道MOS晶體管時(shí)，電源端(并且因此功率晶體管的漏電極也)電連接到其中集成了該功率晶體管的半導(dǎo)體襯底。因此，襯底具有與供應(yīng)給相應(yīng)的電源端的電位相等的電位Vs(例如，在正常操作期間12V，在反向極性操作期間OV)。
[0024]晶體管Mpi和Mni形成了 CMOS半橋(例如，CMOS反相器)，并且可以被視為柵極驅(qū)動(dòng)器電路GD的部分(即，視為柵極驅(qū)動(dòng)器輸出級(jí))。P溝道MOS晶體管Mpi連接在一個(gè)懸浮電源電壓端CP和功率晶體管T1的柵極之間，在懸浮電源電壓端CP處相對(duì)于功率晶體管的T1的源電極施加一個(gè)懸浮電源電壓。η溝道MOS晶體管Mni連接在功率晶體管T1的柵電極和(例如，經(jīng)由電阻器R)源電極之間。懸浮電源電壓可以由自舉電源電路或任何其它類型的電荷泵提供。照此，用于柵極驅(qū)動(dòng)器電路的懸浮供電電源是已知的，并且因比這里不進(jìn)一步討論。換言之，由晶體管Mpi和Mni形成的CMOS半橋連接在懸浮電源電壓端CP和電路節(jié)點(diǎn)C之間，電路節(jié)點(diǎn)C(經(jīng)由電阻器R)電連接到功率晶體管T1的源電極。功率晶體管!\的源極電位為懸浮電源電壓提供了懸浮參考電位。該反相器輸出連接到功率晶體管T1的柵極。電阻器R被實(shí)施為提供ESD保護(hù)以保護(hù)器件免于靜電放電(簡稱:ESD)。此外，電阻器R將功率晶體管T1的源電極與其中集成了柵極驅(qū)動(dòng)器電路⑶的懸浮P摻雜阱去耦合。這個(gè)去耦合可有利地在反向極性期間(參見下文)使用。[0025]在正常操作期間(即，當(dāng)電池或任何其它供電電源正確地連接到電源端并提供例如12V的正電源電壓Vs時(shí))，分別地通過向功率晶體管T1的柵電極供應(yīng)正柵極電流ie =i0N(因此對(duì)柵極充電)或通過從柵電極排放負(fù)柵極電流因此對(duì)柵極放電)，功率晶體管T1可以被激活(接通)和去激活(關(guān)斷)。為了對(duì)柵極充電，P溝道MOS晶體管Mpi被激活(例如，借助于圖1中示出的邏輯電路18)，同時(shí)η溝道MOS晶體管Mni是非活動(dòng)的(關(guān)斷)。相反，為了對(duì)柵極放電，η溝道MOS晶體管Mni被激活(例如，借助于圖1中示出的邏輯電路18)，同時(shí)P溝道MOS晶體管Mpi是非活動(dòng)的(關(guān)斷)。應(yīng)當(dāng)注意，更復(fù)雜的柵極驅(qū)動(dòng)器電路可以例如實(shí)施為提供柵極電流分布來完成功率晶體管T1的特定的開關(guān)特性。照常，CMOS反相器的MOS晶體管Mni具有并聯(lián)耦合的寄生npn型雙極結(jié)型晶體管(BJT) Q1，其中BJT Q1的η摻雜集電極由MOS晶體管Mni的漏極形成，BJT Q1的基極由MOS晶體管Mni的P摻雜主體(塊)形成，并且BJT Q1的η摻雜發(fā)射極由η摻雜襯底形成，該η摻雜襯底連接到電源電壓Vs，如上面所討論的。圖5是通過開關(guān)器件I集成于其中的半導(dǎo)體主體的(部分的)剖視圖，在圖5中描繪了集成功率晶體管T1和由晶體管MN1，Mpi形成的CMOS門的實(shí)施方式。
[0026]圖3和4還圖示了電路部件，這些電路部件形成反向極性保護(hù)電路用于保護(hù)功率晶體管T1免于如上面所討論的反向極性的負(fù)面影響。電子開關(guān)SWa和二極管Da的串聯(lián)電路可連接在接地端GND (接地電位VraJ和電路節(jié)點(diǎn)A之間，電路節(jié)點(diǎn)A還被連接到功率晶體管T1的柵電極和MOS晶體管Mni的漏電極。電子開關(guān)SWa在正常操作期間是開路的并且在反向極性操作期間是閉合的。當(dāng)閉合時(shí)電子開關(guān)SWa提供所定義電阻^的電流路徑。后面關(guān)于圖6討論開關(guān)SWa的一個(gè)例性實(shí)施方式。
[0027]二極管Da的陰極與電路節(jié)點(diǎn)A耦合，而二極管的陽極耦合到接地電位(經(jīng)由電子開關(guān)SWa)。因此，在反向極性操作期間，正向偏置二極管Da，因?yàn)樵谶@種情況中，接地端被供應(yīng)高的正電源電壓(例如 ，16V)，而電源端具有Vs=OV的電位，并且歸因于功率晶體管T1的正向偏置的反向二極管Dki，功率晶體管T1的源極電位因此被限制到0.7V。
[0028]對(duì)于反向電源極性的情況，開關(guān)SWa和二極管Da的串聯(lián)電路可以將功率晶體管T1的柵極拉至足夠高以激活功率晶體管T1的電壓電平。在這種情況中，功率晶體管T1提供了低電阻電流路徑(漏極-源極電流路徑)，該電流路徑將反向二極管Dki旁路。因此功率晶體管T1兩端的電壓降是約-1OOmV (或甚至更低)，而如果功率晶體管T1未被激活，則電壓降(漏極-源極電壓)將至少是_700mV。然而，在反向電源極性的情況中，上面提到的寄生BJT Q1可以抑制功率晶體管T1的激活。在反向極性操作期間，可能發(fā)生BJT的激活(即，基極-發(fā)射極二極管的正向偏置)，結(jié)果，BJT Q1將變成導(dǎo)電的并且因此把電路節(jié)點(diǎn)A處的電位(該電位被供應(yīng)給功率晶體管T1的柵極)箝位為約0V(即，在反向極性期間的襯底電位Vs)。柵極電位至大約OV的這一箝位將抑制功率晶體管T1的激活，并且使上面描述的二極管Da和開關(guān)SWa的串聯(lián)電路無效。因此，除了用于在反向極性操作期間激活功率晶體管T1的開關(guān)SWa和二極管Da的這個(gè)串聯(lián)電路，進(jìn)一步需要能夠防止寄生BJT Q1激活的電路元件。為了這個(gè)目的，使用另一個(gè)電子開關(guān)SW。，其被配置為短路寄生BJT Q1的基極-發(fā)射極二極管并且因此抑制BJT的激活。然而，電子開關(guān)SW。應(yīng)當(dāng)不在正常操作期間而是僅在反向極性操作期間是活動(dòng)的。除了開關(guān)SW。之外的其它電路也可能適于抑制BJT 激活。照此，圖示的電路必須被視為一個(gè)示例。[0029]在圖3和4中呈現(xiàn)的示例中，電子開關(guān)SWc由一個(gè)或多個(gè)DMOS晶體管單元(形成DMOS晶體管T。)形成。晶體管T。和功率晶體管T1的漏電極兩者都連接到電源端。當(dāng)兩個(gè)晶體管TpT1以相同的方式集成在相同襯底上時(shí)自然如此。為了激活(接通)晶體管T。(并且因此開關(guān)SW。)，采用開關(guān)SWb和二極管Db的另一個(gè)串聯(lián)電路。串聯(lián)電路SWb、Db連接在電路節(jié)點(diǎn)B和接地端GND之間。電路節(jié)點(diǎn)B連接到晶體管Tc的柵電極。在正常操作期間開關(guān)SWb是開路的，而在反向極性操作期間開關(guān)SWb是閉合的。當(dāng)閉合時(shí)，電子開關(guān)SWb提供所定義電阻Rb的電流路徑。后面關(guān)于圖6討論開關(guān)SWb的一個(gè)示例性實(shí)施方式。當(dāng)開關(guān)SWb開路時(shí)(即，在正常操作期間)，例如使用電流源Xs關(guān)斷晶體管T。。電流源Xs耦合在晶體管Tc的柵極和源電極之間，使得在正常操作期間，晶體管TC的柵極-源極電容被放電并且晶體管TJ并且因此開關(guān)SW。)是非活動(dòng)的(關(guān)斷)。 [0030]下面概述圖3和4的電路的功能并分別參照?qǐng)D3和4中給出的用于正常操作和用于反向電源極性的示例性電壓電平。包括在圖3的標(biāo)記中的電壓電平表示狀態(tài)，在該狀態(tài)中感性負(fù)載兩端的電壓被箝位到例如-30V的最小值。當(dāng)感性負(fù)載(由電感器L1和串聯(lián)電阻1^表示)被關(guān)斷時(shí)，在輸出端OUT1處可以觀察到負(fù)電壓。為了限制負(fù)輸出電壓的量值，功率晶體管T1的柵極(電路節(jié)點(diǎn)A)經(jīng)由幾個(gè)二極管DA1、DA2、…DiJ然而，例如背靠背耦合的兩個(gè)齊納二極管可能是足夠的)的串聯(lián)電路被耦合到電源端，該串聯(lián)電路將漏極-柵極電壓限制到最大值，其在本示例中是39V(12V的漏極電壓，-27V的最小柵極電壓)。如果輸出端處(因此在功率晶體管T1的源電極處)的輸出電壓下降到30V，柵極電壓被箝位到所提到的27V，并且因此，漏極-源極電壓足夠高以保持晶體管是導(dǎo)電的，因此允許存儲(chǔ)在電感器L1中的能量消散在功率開關(guān)T1中。在電感器L1的這個(gè)“放電”期間，輸出電壓也被箝位到例如-30V的最小值。然而，應(yīng)當(dāng)強(qiáng)調(diào)的是，圖3中指示的電壓電平僅僅是說明性的示例。實(shí)際的電壓電平依賴于電路的實(shí)際實(shí)施方式，特別是依賴于二極管“鏈”DA1、DA2、…、Dto兩端的最大電壓。
[0031]如上面所提到的，開關(guān)SWA、SWB、和SWc在正常操作期間(即，當(dāng)電源極性未反向時(shí))
是非活動(dòng)的。另一個(gè)二極管鏈DB1、DB2.....DBm可以耦合在電路節(jié)點(diǎn)B和電源端(電源電壓
Vs)之間以向形成開關(guān)SW。的晶體管T。提供箝位機(jī)構(gòu)。二極管鏈DB1、DB2.....DBm的目的和
功能與二極管鏈DA1、DA2、…、DAn的相同。
[0032]圖4圖示了與圖3相同的電路。然而，指示電壓電平的標(biāo)記指的是具有反向電源極性的情況。當(dāng)電源極性反向時(shí)，電源端處于Vs=OV,并且接地端GND被供應(yīng)正電源電壓，其在本示例中為16V。如上面所提到的，開關(guān)SWa和SWb在反向極性操作期間接通。閉合的開關(guān)SWJf晶體管T。的柵極(即，在電路節(jié)點(diǎn)B)拉至足夠高(例如，5V)以激活晶體管T。的電壓電平。即，開關(guān)SWc被接通，并且因此防止寄生BJT Q1激活。輸出端OUT1處的輸出電壓被箝位到作為開關(guān)SW。兩端的電壓降的約IOOmV,并且因此提供給BJT Q1的最大基極-發(fā)射極電壓是約IOOmV,這太低而不能激活BJT。因?yàn)椴豢赡芗せ頑JT Q1，所以閉合開關(guān)SWa將電路節(jié)點(diǎn)A (功率晶體管T1的柵極)處的電壓拉至足夠高(例如5V)以激活功率晶體管T1的電平，因此將功率晶體管T1兩端的電壓降減少至約lOOmV。然而，應(yīng)該強(qiáng)調(diào)的是，圖4中指示的電壓電平僅僅是說明性的示例。實(shí)際電壓電平依賴于電路的實(shí)際實(shí)施方式，特別是依賴于DMOS晶體管T1和Tc的導(dǎo)通電阻。
[0033]圖5圖示了功率DMOS晶體管T1以及CMOS門TP1，TN1在η摻雜襯底中的實(shí)施方式。圖5圖示了通過半導(dǎo)體主體的剖面。剖面圖示了在圖示的右側(cè)的功率DMOS晶體管T1 (至少部分地為晶體管T1由多個(gè)晶體管單元組成)和在圖示的左側(cè)的CMOS半橋(晶體管Mpi和Mni，參見圖3)。所描繪的摻雜區(qū)不是真實(shí)按比例。此外，只有與本討論相關(guān)的那些組件包括在圖示中。氧化物層、一些金屬化層、帶狀線等已被省略以允許集中于相關(guān)的部分。在本不例中，夕卜延層10’被(以外延沉積的方式)設(shè)置在娃襯底10上。娃襯底是η摻雜的,夕卜延層10’也由通常具有較低摻雜濃度(由“η_”中的上標(biāo)指示)的η摻雜硅制成。包括外延層的產(chǎn)生的半導(dǎo)體主體經(jīng)常被稱為襯底。應(yīng)當(dāng)注意，依賴于所使用的制造技術(shù)，外延層是可選的。功率MOS晶體管T1被實(shí)施為垂直槽柵極晶體管。一般來說，垂直晶體管是這樣的晶體管，在其中負(fù)載電流(即，MOSFET情況中的漏極-源極電流)從半導(dǎo)體主體的頂表面(其中設(shè)置源電極)在垂直方向上被引導(dǎo)通過半導(dǎo)體主體到半導(dǎo)體主體的底表面(其中設(shè)置漏電極)。晶體管單元由從半導(dǎo)體主體的頂表面延伸到外延層10’中的槽46形成(并且由其分離)。在兩個(gè)相鄰的槽46之間的半導(dǎo)體部分形成晶體管單元。在每個(gè)晶體管單元中體區(qū)41例如通過摻雜劑的離子注入或擴(kuò)散而形成。在本示例中，體區(qū)41是P摻雜的并且平行于半導(dǎo)體主體的頂表面延伸。(例如，通過離子注入和/或擴(kuò)散)形成高η摻雜的源極區(qū)44和高P摻雜的體接觸區(qū)45。源極區(qū)44和體接觸區(qū)45從半導(dǎo)體主體的頂表面延伸到外延層10’中，使得它們(在垂直方向上)“包圍”在半導(dǎo)體主體的體區(qū)41和頂表面之間。在水平方向上源極區(qū)44由槽46和體接觸區(qū)45限定。
[0034]柵電極42形成在鄰近源極區(qū)44和體區(qū)41的槽46內(nèi)。因此，可以建立從源極區(qū)55通過對(duì)應(yīng)的體區(qū)41到外延層10’ (也稱為漂移區(qū))的導(dǎo)電η型溝道。由襯底10形成功率晶體管單元的漏極。源電極S(通常由金屬制成)形成為接觸源極區(qū)44和體接觸區(qū)45。源電極S電連接到輸出電路節(jié)點(diǎn)OUT1 (也參見圖3)。柵電極42電連接到電路節(jié)點(diǎn)A (也參見圖3)。
[0035]在圖5圖示的左側(cè)，可以看到CMOS半橋(晶體管Mpi和Mni，也參見圖3)的實(shí)施方式。NMOS晶體管Mni集成在P摻雜阱31 (簡稱:P阱)中，而PMOS晶體管Mpi集成在η摻雜阱21 (簡稱:η阱)中。η阱21和P阱31兩者都以摻雜劑的離子注入和/或擴(kuò)散的方式形成在外延層中，并且兩者彼此鄰近且通過P摻雜隔離區(qū)20(簡稱:P隔離區(qū))與(其余的)外延層分離，P隔離區(qū)是所謂的結(jié)隔離區(qū)，其中通過P隔離區(qū)20和η摻雜襯底10之間的反向偏置的ρη結(jié)提供隔離。即，η阱21和P阱31被P隔離區(qū)20和半導(dǎo)體主體的頂表面所包圍。在每個(gè)阱21和31內(nèi)，例如通過摻雜劑的離子注入和/或擴(kuò)散方式形成源極區(qū)24，34、對(duì)應(yīng)的漏極區(qū)23，33、和對(duì)應(yīng)的體接觸區(qū)25，35。
[0036]由源極區(qū)34 (η摻雜)、漏極區(qū)33 (η摻雜)和在源極區(qū)34和漏極區(qū)33之間的平行于半導(dǎo)體主體表面布置的柵電極32在P阱31 (還形成晶體管的體區(qū))內(nèi)形成NMOS晶體管ΤΝ1。由源極區(qū)24(ρ摻雜)、漏極區(qū)23(ρ摻雜)和在源極區(qū)24和漏極區(qū)23之間的平行于半導(dǎo)體主體表面布置的柵電極22在η阱21 (還形成了晶體管的體區(qū))內(nèi)形成了 PMOS晶體管ΤΡ1。體接觸區(qū)25和35分別與相應(yīng)的阱21和31是相同的導(dǎo)電類型(ρ或η)。漏極區(qū)23和33電連接到電路節(jié)點(diǎn)A并且因此電連接到功率MOSFET T1的柵電極42 (也參見圖3)。源極區(qū)34和體接觸區(qū)35是短路的，并且兩者都經(jīng)由電阻器R(也參見圖3)電連接到功率MOSFEtti的源電極S。如已經(jīng)參照?qǐng)D3和4描述的，源極區(qū)24和體接觸區(qū)25是短路的并且兩者都電連接到懸浮電源端CP(例如，耦合到電荷泵)。[0037]在圖5中也描繪了上面參照?qǐng)D3和4所討論的寄生雙極結(jié)型晶體管(BJT)Q115在圖5中可以看到，BJT Q1的發(fā)射極由η摻雜的外延層10’形成，它的集電極由(NM0S晶體管Mni的)η摻雜的漏極區(qū)33形成，并且它的基極由ρ摻雜阱31和隔離區(qū)20形成。如參照?qǐng)D3已經(jīng)解釋的，當(dāng)活動(dòng)時(shí)BJT Q1能夠?qū)⒉蹡艠O42 (即電路節(jié)點(diǎn)Α)與襯底10電連接，并且因此與襯底10的電位電連接。
[0038]圖6和7圖不了用于圖3的電路中的開關(guān)SWa的一個(gè)不例性實(shí)施方式。開關(guān)SWb可以以相同的方式實(shí)施。根據(jù)本示例，開關(guān)SWa被實(shí)施為ρ溝道MOS晶體管Mpa。晶體管Mpa的源極被耦合到接地端GND，而晶體管Mpa的漏極端被耦合到電路節(jié)點(diǎn)A(經(jīng)由二極管Da)。當(dāng)晶體管^在正常操作期間阻斷時(shí)，二極管DA阻斷流過晶體管Mpa的固有反向二極管的任何電流。P溝道MOS晶體管Mpa的柵極經(jīng)由電阻器R1耦合到接地端GND并且還經(jīng)由另外的二極管D3和電阻器R2的串聯(lián)電路耦合到電源端(電位Vs)。二極管D3的陰極被耦合到電源端。因此，電阻器R1和R2形成具有連接到晶體管Mpa的柵極的中間抽頭的分壓器。
[0039]因?yàn)樵谡２僮髌陂g(參見圖6)接地端處于OV并且電源端處于正電源電壓(例如，在本示例中為16V)，所以二極管D3反向偏置。因此，電源電壓降在二極管D3兩端，而分壓器的中間抽頭處的電壓處于0V。因此，晶體管Mpa在正常操作期間是非活動(dòng)的，因?yàn)闁艠O-源極電壓是零。在本示例中(并且根據(jù)圖3的示例)電路節(jié)點(diǎn)A處的電壓假定為-27V并且二極管Da兩端的電壓降大約0.7V，并且因此二極管Da必須阻斷大約-26.3V。
[0040]在反向極性操作(參見圖7)期間，接地端被供應(yīng)正電源電壓，例如16V，而電源端處于0V。二極管D3正向偏置并且分壓器RpR2的中間抽頭被上拉至足夠低以激活晶體管Mpa的電壓(例如，14V)。在本示例中(并且根據(jù)圖4的示例)電路節(jié)點(diǎn)A處的電壓假定為5V，并且二極管Da兩端的電壓降為大約0.7V，并且因此開關(guān)SWa兩端的電壓降是大約IOV(漏極電壓16V，源極電壓5.7V)。
[0041]圖8借助于半導(dǎo)體主體的剖視圖示了 ρ溝道MOS晶體管Map的一個(gè)示例性實(shí)施方式。因此，MOS晶體管Map可以類似于上面關(guān)于圖5提到的CMOS門的晶體管Mpi而實(shí)施。然而，PMOS晶體管Map必須被設(shè)計(jì)為承受更高阻斷電壓。因此，PMOS晶體管Map形成在η摻雜阱11 (簡稱:η阱)中，η阱通過類似于圖5中圖示的PMOS晶體管Mpi的ρ摻雜隔離區(qū)20’與周圍的半導(dǎo)體主體(或外延層10，)隔離。ρ摻雜的源極區(qū)14和ρ摻雜的漏極區(qū)13以及η摻雜的體接觸區(qū)15通過摻雜劑的離子注入和/或擴(kuò)散的方式形成在η阱11中。柵電極12在源極和漏極區(qū)14、13之間平行于半導(dǎo)體主體的頂表面布置。源極區(qū)14和體接觸區(qū)15被電短路。為了避免激活任何寄生雙極晶體管，不管電路的操作模式(正常操作或反向極性)如何，P隔離區(qū)20’的電位應(yīng)維持在OV或接近0V。這項(xiàng)任務(wù)可由圖9中描繪的電路來完成。
[0042]除了上面描述的目的(維持晶體管Mpa和Mpb的ρ隔離區(qū)20’的電位在OV或接近0V，參見圖6至8)，圖9的電路也可以代替圖1中描繪的肖特基二極管Ds。圖9的電路連接在智能開關(guān)器件I的接地端GND和被提供電源電位Vs的電源端SUP(即襯底10)之間。兩個(gè)MOS晶體管Mhvi，Mhv2串聯(lián)連接在接地端GND處存在的接地電位VeND和襯底(參見圖5中的襯底10)處存在的電源電位Vs之間。晶體管Mh^Mhv2兩者都是具有高阻斷電壓的η溝道MOS晶體管。兩個(gè)MOS晶體管之間的公共電路節(jié)點(diǎn)被表示為內(nèi)部接地節(jié)點(diǎn)GNDint, ρ隔離區(qū)20’(參見圖8)電連接到該內(nèi)部接地節(jié)點(diǎn)GNDint。兩個(gè)晶體管的源電極都被電連接到內(nèi)部接地節(jié)點(diǎn)GNDint，而晶體管Mhvi的漏電極被電連接到襯底(并且因此電連接到電源電壓Vs)，并且晶體管Mhv2的漏電極電連接到接地端GND。應(yīng)該注意的是，晶體管Mhvi以及耦合在晶體管Mhvi的柵極之間的齊納二極管Dz用來提供過電壓保護(hù)并且且因此對(duì)于反向極性保護(hù)的目的來說是可選的。
[0043]圖9a圖示了在正常操作期間(Vs = 6V，Vgnd=OV)的示例性電壓。在這種操作模式中，MOS晶體管Mhv2被激活，因?yàn)槠鋿艠O經(jīng)由連接在襯底和MOS晶體管Mhv2的柵極端之間的電阻器R3充電。即，電源電位Vs經(jīng)由電阻器R3被耦合到MOS晶體管Mhv2的柵極。因此，電路節(jié)點(diǎn)GNDint幾乎經(jīng)由MOS晶體管Mhv2被短路到(外部)接地端GND，并且電路節(jié)點(diǎn)GNDint處的電位約為0.1伏特。MOS晶體管MHV2的柵極電壓被二極管Dp限制(在本示例中限制到3V)，二極管Dp耦合在電路節(jié)點(diǎn)GNDint和MOS晶體管Mhv2的柵電極之間。在本示例中，二極管Dp是具有約3V正向電壓的MOS 二極管。然而，也可以使用幾個(gè)PN 二極管的串聯(lián)電路或反向偏置的齊納二極管。包括在圖9a中的標(biāo)記圖示了在正常操作(VS=16V，Vgnd=OV)情況中的電壓標(biāo)記。
[0044]圖9b圖示了在反向極性(Vs=0V，V_ = 16V)期間的示例性電壓。在這種操作模式中，MOS晶體管Mhv2被關(guān)斷，因?yàn)闁艠O經(jīng)由電阻器R3被下拉到0V。此外，電路節(jié)點(diǎn)GNDint處存在的電位也被耦合在襯底(在反向極性情況中Vs=OV)和電路節(jié)點(diǎn)GNDint之間的電阻器R4下拉。
[0045]一般來說，圖9的電路給(一個(gè)或多個(gè))P隔離區(qū)20’提供約為OV的電位并且因此避免激活寄生雙極電阻器而不管智能開關(guān)是以正常電源電壓還是以反向電源電壓操作。
[0046]雖然已詳細(xì)描述了示例性實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)當(dāng)理解，在不脫離如所附的權(quán)利要求書所限定的本發(fā)明的精神和范圍的情況下可以在此作出各種改變、替換和變更?？紤]到上面的變型和應(yīng)用范圍，應(yīng)該理解，本發(fā)明并不限于前面的描述，也不限于附圖。相反，本發(fā)明僅由所附權(quán)利要求及其合法等同物限制。
[0047]為了方便描述，使用空間相對(duì)術(shù)語(諸如“之下”、“下面”、“下”、“之上”、“上”等)來解釋一個(gè)元件相對(duì)于第二元件的定位。這些術(shù)語意在包含除了與在圖中描繪的那些不同的定向外的器件的不同定向。此外，術(shù)語諸如“第一”，“第二”等也用于描述各種元件、區(qū)域、部分等，并且也不意在限制。在整個(gè)說明書中相同的術(shù)語指代相同的元件。
[0048]如本文所使用的，術(shù)語“具有”、“含有”、“包括”、“包含”等是開放式術(shù)語，其指示所述元件或特征的存在但不排除額外的元件或特征。冠詞“一”、“一個(gè)”和“該”意在包括復(fù)數(shù)以及單數(shù)，除非上下文清楚地另有指示。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體芯片，包括襯底； 第一電源端，電I禹合到襯底以向所述襯底提供第一電源電位和負(fù)載電流； 第二電源端，能操作地被提供第二電源電位； 第一垂直晶體管，集成在所述半導(dǎo)體芯片中并且電耦合在所述電源端和輸出端之間，所述第一垂直晶體管被配置為根據(jù)提供給所述第一垂直晶體管的柵電極的控制信號(hào)向所述輸出端提供負(fù)載電流的電流路徑； 控制電路，集成在所述半導(dǎo)體芯片中并且耦合到所述第一垂直晶體管并且被配置為生成所述控制信號(hào)來接通和關(guān)斷所述第一垂直晶體管，所述控制電路包括反向極性保護(hù)電路，所述反向極性保護(hù)電路包括: 第一MOS晶體管，與第一二極管串聯(lián)耦合，所述MOS晶體管和所述二極管耦合在第一和第二電源端之間；和 第一開關(guān)電路，耦合到所述第一 MOS晶體管并且電連接在第一和第二電源端之間，所述第一開關(guān)電路被配置為當(dāng)所述第二電源電位超過所述第一電源電位達(dá)多于給定的閾值時(shí)激活所述MOS晶體管。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一垂直晶體管是η溝道高側(cè)晶體管并且襯底為η摻雜襯底。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述控制電路包括: 柵極驅(qū)動(dòng)器輸出級(jí)，包括η溝道MOS晶體管，所述η溝道MOS晶體管耦合在所述第一垂直晶體管的柵電極和 經(jīng)由電阻器電連接到所述輸出端的第一電路節(jié)點(diǎn)之間；以及其中，所述反向極性保護(hù)電路還包括: 第二垂直晶體管，集成在所述半導(dǎo)體芯片中并且電耦合在所述第一電源端和所述第一電路節(jié)點(diǎn)之間，所述第二垂直晶體管被配置為當(dāng)被激活時(shí)在所述第一電源端和所述第一電路節(jié)點(diǎn)之間建立電流路徑； 第二MOS晶體管，與第二二極管串聯(lián)耦合，所述第二MOS晶體管和所述第二二極管耦合在第一和第二電源端之間；和 第二開關(guān)電路，耦合到所述第二 MOS晶體管，并且電連接在第一和第二電源端之間，所述第二開關(guān)電路被配置為當(dāng)所述第二電源電位超過所述第一電源電位達(dá)多于所述給定的閾值時(shí)激活所述第二 MOS晶體管。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中所述第一二極管被耦合到所述第一垂直晶體管的柵電極，并且其中所述第二二極管被耦合到所述第二垂直晶體管的柵電極。
5.如權(quán)利要求3所述的半導(dǎo)體器件，其中包括在驅(qū)動(dòng)器輸出級(jí)中的所述η溝道MOS晶體管被集成在布置在所述襯底中的P摻雜阱中，所述襯底是η摻雜的。
6.如權(quán)利要求3所述的半導(dǎo)體器件， 其中所述第一垂直晶體管是η溝道高側(cè)晶體管，且所述襯底是由多個(gè)晶體管單元組成的η摻雜襯底，以及 其中所述第二垂直晶體管是由一個(gè)或多個(gè)晶體管單元組成的η溝道晶體管，所述第二垂直晶體管具有比所述第一垂直晶體管少的晶體管單元。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中所述襯底是包括η摻雜阱的η摻雜硅襯底，所述η摻雜阱從所述襯底的頂表面延伸到所述襯底中并且被P摻雜隔離區(qū)包圍使得所述P摻雜隔離區(qū)和所述η摻雜襯底形成將所述η摻雜阱與所述襯底隔離的結(jié)隔離；以及 其中所述第一 MOS晶體管和/或所述第二 MOS晶體管是集成在所述η摻雜阱中的P溝道MOS晶體管。
8.如權(quán)利要求6所述的半導(dǎo)體器件， 其中所述驅(qū)動(dòng)器輸出級(jí)還包括P溝道MOS晶體管，所述P溝道MOS晶體管與所述η溝道MOS晶體管串聯(lián)耦合因此形成CMOS半橋； 其中所述P溝道MOS晶體管耦合在所述第一垂直晶體管的柵電極和懸浮電源端之間；其中包括在所述驅(qū)動(dòng)器輸出級(jí)中的所述P溝道MOS晶體管集成在布置在所述襯底中的η慘雜講中；以及 其中所述η摻雜阱通過形成結(jié)隔離的P摻雜隔離區(qū)而與所述襯底隔離。
9.如權(quán)利要求8所述的半導(dǎo)體器件，還包括:電路，耦合所述第一電源端和所述第二電源端之間，并且被配置為向所述P摻雜隔離區(qū)提供電位，不管所述第一電源電位是高于所述第二電源電位還是反之，所述電位至少約等于接地電位。
10.如權(quán)利要求8所述的半導(dǎo)體器件，還包括:另外的晶體管，耦合在所述第二電源端和內(nèi)部接地節(jié)點(diǎn)之間，所述內(nèi)部接地節(jié)點(diǎn)電連接到所述P摻雜隔離區(qū)使得所述P摻雜隔離區(qū)和所述內(nèi)部接地節(jié)點(diǎn)具有基本相同的電位；另外的開關(guān)電路，耦合到所述另外的晶體管和所述第一電源端，且被配置為當(dāng)所述第二電源電位超過所述第一電源電位達(dá)多于所述給定的閾值時(shí)激活所述MOS晶體管，因此將所述內(nèi)部接地節(jié)點(diǎn)與所述第二電源端電連接；和 另外的電路，耦合在所述第一電`源端和所述內(nèi)部接地節(jié)點(diǎn)之間，并且被配置為當(dāng)所述第二電源電位超過所述第一電源電位時(shí)將所述內(nèi)部接地節(jié)點(diǎn)的電位拉向所述第一電源端處存在的電位。
11.如權(quán)利要求10所述的半導(dǎo)體器件， 其中所述另外的晶體管包括固有反向二極管，所述固有反向二極管與所述另外的晶體管的負(fù)載電流路徑并聯(lián)耦合，并且 其中所述另外的開關(guān)電路包括耦合在所述另外的晶體管的柵電極和所述第一電源端之間的另外的電阻器， 使得當(dāng)所述第二電源電位超過所述第一電源電位時(shí)，既不通過所述另外的晶體管也不通過所述固有反向二極管，電流傳導(dǎo)成為可能。
12.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述另外的電路是下拉電阻器。
【文檔編號(hào)】H01L27/04GK103715193SQ201310553257
【公開日】2014年4月9日 申請(qǐng)日期:2013年9月27日 優(yōu)先權(quán)日:2012年9月29日
【發(fā)明者】B·奧爾, P·德爾克羅切, M·拉杜爾納, L·彼得魯齊 申請(qǐng)人:英飛凌科技股份有限公司