源柵漏共控單摻雜型隧穿晶體管的制作方法
【專利摘要】本發(fā)明公開了一種源柵漏共控單摻雜型隧穿晶體管，源電極和漏電極除與半導(dǎo)體薄膜接觸之外，還分別附著于臨近源電極和漏電極兩側(cè)的絕緣介質(zhì)層的上方，使其分別對半導(dǎo)體薄膜的源極和漏極部分的電場和載流子分布具有一定控制作用。當(dāng)器件工作時(shí)，對源電極施加反向電壓；對漏電極施加正向電壓；并通過調(diào)節(jié)柵電極的電壓，使位于柵電極下方的具有較窄禁帶寬度的半導(dǎo)體薄膜區(qū)實(shí)現(xiàn)載流子的耗盡，以此實(shí)現(xiàn)虛擬的PIN結(jié)，避免了普通隧穿晶體管對于深納米尺度下的重?fù)诫sPIN結(jié)在熱處理工藝過程當(dāng)中會發(fā)生再次擴(kuò)散的這一技術(shù)難題，還可以通過調(diào)節(jié)源電極和漏電極的電壓來降低源漏接觸電阻。
【專利說明】源柵漏共控單摻雜型隧穿晶體管
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及超大規(guī)模集成電路制造領(lǐng)域，主要涉及ー種適用于超高集成度集成電路制造的源柵漏共同控制型單摻雜型隧穿場效應(yīng)晶體管。
【背景技術(shù)】
[0002]PIN型隧穿場效應(yīng)晶體管(TFETs)，通過引入化合物半導(dǎo)體、鍺化硅或鍺等禁帶寬度更窄的材料來生成器件的隧穿部分，以及通過引入高介電常數(shù)的絕緣物質(zhì)作為柵電極介質(zhì)層，對比傳統(tǒng)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFETs)，PIN型隧穿場效應(yīng)晶體管具備更好的開關(guān)特性及更低的功耗，因此可以取代MOSFETs器件而成為下一代超大規(guī)模集成電路邏輯單元或存儲單元。
[0003]然而由于在熱處理的過程當(dāng)中，重?fù)诫s的P區(qū)或N區(qū)會發(fā)生再次擴(kuò)散，因此，隨著器件尺寸的不斷縮小，要想在幾十或十幾個(gè)納米的尺寸下實(shí)現(xiàn)PIN結(jié)構(gòu)，對于摻雜エ藝和熱處理工藝的要求極高。

【發(fā)明內(nèi)容】

[0004]發(fā)明目的
為解決上述問題，本發(fā)明提出了ー種利用源電極、柵電極和漏電極共同控制來實(shí)現(xiàn)的無需生成物理PIN結(jié)構(gòu)的單摻雜型隧穿場效應(yīng)晶體管，有效避免了普通隧穿晶體管對于深納米尺度下的重?fù)诫sPIN結(jié)在熱處理工藝過程當(dāng)中會發(fā)生再次擴(kuò)散的這ー技術(shù)難題。
[0005]技術(shù)方案
本發(fā)明是通過以下技術(shù)方案來實(shí)現(xiàn)的:
一種源柵漏共控單摻雜型隧穿晶體管，包括SOI晶圓硅襯底，SOI晶圓硅襯底上方為SOI晶圓絕緣層，其特征在于:S0I晶圓絕緣層上方為半導(dǎo)體薄膜，半導(dǎo)體薄膜上方ー側(cè)為源電極，另ー側(cè)為漏電極，中間為絕緣介質(zhì)層，半導(dǎo)體薄膜與絕緣介質(zhì)層之間靠近源電極位置處為窄禁帶寬度半導(dǎo)體薄膜區(qū)；絕緣介質(zhì)層上方為層間隔離絕緣介質(zhì)，絕緣介質(zhì)層與層間隔離絕緣介質(zhì)之間為柵電極。
[0006]源電極除與半導(dǎo)體薄膜的源極部分連接之外，還附著于柵電極絕緣介質(zhì)層的臨近源極ー側(cè)的上方。
[0007]漏電極除與半導(dǎo)體薄膜的漏極部分連接之外，還附著于絕緣介質(zhì)層的臨近漏極ー側(cè)的上方。
[0008]絕緣介質(zhì)層為ニ氧化硅或具有高介電常數(shù)的絕緣介質(zhì)。
[0009]窄禁帶寬度半導(dǎo)體薄膜區(qū)為具有窄禁帶寬度的半導(dǎo)體材料。
[0010]窄禁帶寬度半導(dǎo)體薄膜區(qū)為鍺、鍺化硅或碳化硅。
[0011]優(yōu)點(diǎn)及效果
本發(fā)明具有如下優(yōu)點(diǎn)及有益效果:
由于本發(fā)明所提出的單摻雜型隧穿場效應(yīng)晶體管不需要生成普通隧穿晶體管的PIN結(jié)構(gòu)，而是通過源電扱、柵電極和漏電極的共同控制下生成虛擬PIN結(jié)構(gòu)，因而避免了普通隧穿晶體管對于深納米尺度下的重?fù)诫sPIN結(jié)在熱處理工藝過程當(dāng)中會發(fā)生再次擴(kuò)散的這ー技術(shù)難題。
【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明這種源柵漏共同控制的單摻雜型隧穿場效應(yīng)薄膜晶體管在SOI襯底上形成的ニ維結(jié)構(gòu)示意圖。圖中溝道的隧穿部分以鍺化硅為例。
[0013]圖2至圖9為制備本發(fā)明這種源柵漏共同控制的單摻雜型隧穿場效應(yīng)薄膜晶體管及其陣列的具體エ藝流程圖。
[0014]附圖標(biāo)記說:
1、源電極；2、半導(dǎo)體薄膜；3、窄禁帶寬度半導(dǎo)體薄膜區(qū)；4、漏電極；5、絕緣介質(zhì)層；6、柵電極；7、層間隔離絕緣介質(zhì)；8、S0I晶圓絕緣層；9、S0I晶圓硅襯底。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖對本發(fā)明做進(jìn)ー步的說明:
本發(fā)明是ー種利用源電極、柵電極和漏電極共同控制來實(shí)現(xiàn)無需生成物理PIN結(jié)構(gòu)的單摻雜型隧穿場效應(yīng)晶體管。所述的隧穿場效應(yīng)晶體管，只需生成P型或N型的單摻雜結(jié)構(gòu)，通過采用源電極、柵電極和漏電極的共同控制半導(dǎo)體薄膜各個(gè)區(qū)域的載流子分布類型的方法來實(shí)現(xiàn)虛擬的PIN結(jié)，因此避免了普通隧穿晶體管對于深納米尺度下的重?fù)诫sPIN結(jié)在熱處理工藝過程當(dāng)中會發(fā)生再次擴(kuò)散的這ー技術(shù)難題。
[0016]本發(fā)明這種源柵漏共控單摻雜型隧穿晶體管，包括SOI晶圓硅襯底9，SOI晶圓硅襯底9上方為SOI晶圓絕緣層8，其特征在于:S0I晶圓絕緣層8上方為半導(dǎo)體薄膜2，半導(dǎo)體薄膜2上方ー側(cè)為源電極1，另ー側(cè)為漏電極4，中間為絕緣介質(zhì)層5，半導(dǎo)體薄膜2與絕緣介質(zhì)層5之間靠近源電極位置處為窄禁帶寬度半導(dǎo)體薄膜區(qū)3 ;絕緣介質(zhì)層5上方為層間隔離絕緣介質(zhì)7，絕緣介質(zhì)層5與層間隔離絕緣介質(zhì)7之間為柵電極6。
[0017]源電極I除與半導(dǎo)體薄膜2的源極部分連接之外，還附著于絕緣介質(zhì)層5的臨近源極ー側(cè)的上方，使其對半導(dǎo)體娃薄膜2的源極部分的電場和載流子分布具有一定控制作用。在器件工作時(shí)對源電極I施加反向電壓，這樣臨近源電極I 一側(cè)的半導(dǎo)體硅薄膜2形成空穴反型層，通過調(diào)節(jié)源電極I的反向電壓大小可使空穴反型層的濃度遠(yuǎn)大于摻雜濃度，并以此實(shí)現(xiàn)虛擬的重?fù)诫sP區(qū)，同時(shí)降低半導(dǎo)體硅薄膜2臨近源電極ー側(cè)的源極電阻的大小。
[0018]漏電極4除與半導(dǎo)體薄膜2的漏極部分連接之外，還附著于絕緣介質(zhì)層5的臨近漏極ー側(cè)的上方，使其對半導(dǎo)體薄膜2的漏極部分的電場和載流子分布具有一定控制作用。在器件工作時(shí)對漏電極4施加正向電壓，這樣臨近漏電極4 ー側(cè)的半導(dǎo)體硅薄膜2形成電子積累層，通過調(diào)節(jié)漏電極4的正向電壓大小可使電子積累層的濃度遠(yuǎn)大于摻雜濃度，并以此實(shí)現(xiàn)虛擬的重?fù)诫sN區(qū)，同時(shí)降低半導(dǎo)體硅薄膜2臨近漏電極ー側(cè)的漏極電阻的大小。
[0019]通過調(diào)節(jié)柵電極6上所施加的電壓，使得位于柵電極6下方的窄禁帶寬度半導(dǎo)體薄膜區(qū)3實(shí)現(xiàn)載流子的耗盡，以此實(shí)現(xiàn)虛擬的本征區(qū)。通過與源電極I和漏電極4的共同控制作用，實(shí)現(xiàn)虛擬的P-1-N結(jié)構(gòu)。通過調(diào)節(jié)柵電極6的電壓來調(diào)節(jié)窄禁帶寬度半導(dǎo)體薄膜區(qū)3的能帶彎曲程度以控制隧穿電流的大小。
[0020]上述絕緣介質(zhì)層5為ニ氧化硅或具有高介電常數(shù)的絕緣介質(zhì)，如:ニ氧化鉿、四氮化三硅或三氧化ニ鋁等。采用介電常數(shù)較高的絕緣介質(zhì)層5可以增強(qiáng)源電極1、柵電極6和漏電極4對半導(dǎo)體薄膜2和窄禁帶寬度半導(dǎo)體薄膜區(qū)3的電場分布、載流子分布以及能帶彎曲程度的控制能力。
[0021]上述窄禁帶寬度半導(dǎo)體薄膜區(qū)3為鍺、鍺化硅或碳化硅等具有較窄禁帶寬度的單晶或化合物半導(dǎo)體材料。
[0022]本發(fā)明工作過程如下:
以N極為例，在器件工作時(shí)，源電極I施加反向電壓，使半導(dǎo)體薄膜2與源電極I臨近的ー側(cè)電子耗盡，并在表面形成濃度大于半導(dǎo)體薄膜2摻雜濃度的空穴反型層；漏電極4施加正向電壓，使半導(dǎo)體薄膜2與漏電極4臨近的ー側(cè)電子積累，并在表面形成濃度大于半導(dǎo)體薄膜2摻雜濃度的電子積累層；通過調(diào)節(jié)柵電極6的電壓，在單摻雜的N型半導(dǎo)體薄膜2上形成虛擬的P-1-N結(jié)構(gòu)。
[0023]在器件工作時(shí)，源電極I施加反向電壓，漏電極4施加正向電壓，使半導(dǎo)體薄膜2的兩端分別形成空穴反型層和電子積累層，因此分別降低了源漏電阻的大小。
[0024]當(dāng)柵電極6所施加的電壓較低時(shí)，窄禁帶寬度半導(dǎo)體薄膜區(qū)3的能帶彎曲程度較小，此時(shí)器件處于關(guān)斷狀態(tài)；隨著柵電極6所施加的電壓逐漸升高，窄禁帶寬度半導(dǎo)體薄膜區(qū)3的能帶彎曲程度也隨之增加，隧穿電流亦隨之増大；當(dāng)柵電極6施加較高電壓時(shí)，窄禁帶寬度半導(dǎo)體薄膜區(qū)3的能帶彎曲程度劇烈，此時(shí)器件處于開啟狀態(tài)。
[0025]為方便說明各區(qū)域之間的相互及相鄰位置關(guān)系，示意圖及エ藝流程圖中各區(qū)域特征尺寸并不代表實(shí)際尺寸。且本發(fā)明所示實(shí)例僅僅是實(shí)現(xiàn)本發(fā)明所提出的源柵漏共控單摻雜型隧穿晶體管中的ー種。由于エ藝制造偏差所引起的形變均應(yīng)被認(rèn)為是本發(fā)明的范圍之內(nèi)。
[0026]上述源柵漏共控單摻雜型隧穿晶體管的制造方法，步驟如下:
如圖2所示，提供ー個(gè)SOI襯底，將上方的半導(dǎo)體薄膜2減薄至30nm以下，利用光刻、刻蝕等エ藝刻蝕掉用做隧道躍遷的部分。
[0027]如圖3所示，通過外延生長及刻蝕エ藝，生成窄禁帶寬度半導(dǎo)體薄膜區(qū)3，例如:鍺化硅。
[0028]如圖4所示，進(jìn)ー步刻出單元之間的隔離部分，并通過淀積ニ氧化硅或氮化硅來填充隔離部分以形成單元間的層間隔離絕緣介質(zhì)7 ;拋平后刻蝕掉半導(dǎo)體薄膜2上方的絕緣層部分。
[0029]如圖5所示，淀積高介電常數(shù)絕緣介質(zhì)以生成絕緣介質(zhì)層5，如:ニ氧化鉿、四氮化三硅或三氧化ニ鋁等。在晶圓上方對半導(dǎo)體薄膜2進(jìn)行離子注入以形成N型或P型摻雜，并刻蝕掉如圖所示部分，用于源電極1、漏電極4的生成。
[0030]如圖6所示，通過金屬淀積和刻蝕エ藝，生成源電極I和漏電極4。
[0031]如圖7所示，淀積ニ氧化硅或氮化硅，并通過刻蝕エ藝將用作生成柵電極的部分去棹。以此形成柵電極6與源電極I和漏電極4之間的層間隔離絕緣介質(zhì)7。
[0032]如圖8所示，通過淀積多晶硅和刻蝕エ藝生成柵電極6。[0033]如圖9所示，淀積的層間隔離絕緣介質(zhì)7在源電極I和漏電極4的上方，通過刻蝕エ藝生成源電極1、漏電極4的通孔，并注入金屬以進(jìn)一歩生成源電極I和漏電極4。
【權(quán)利要求】
1.一種源柵漏共控單摻雜型隧穿晶體管，包括SOI晶圓硅襯底(9)，SOI晶圓硅襯底(9)上方為SOI晶圓絕緣層(8)，其特征在于:S0I晶圓絕緣層(8)上方為半導(dǎo)體薄膜(2)，半導(dǎo)體薄膜(2)上方ー側(cè)為源電極(1)，另ー側(cè)為漏電極(4)，中間為絕緣介質(zhì)層(5)，半導(dǎo)體薄膜(2)與絕緣介質(zhì)層(5)之間靠近源電極位置處為窄禁帶寬度半導(dǎo)體薄膜區(qū)(3);絕緣介質(zhì)層(5)上方為層間隔離絕緣介質(zhì)(7)，絕緣介質(zhì)層(5)與層間隔離絕緣介質(zhì)(7)之間為柵電極(6)。
2.根據(jù)權(quán)利要求1所述的源柵漏共控單摻雜型隧穿晶體管，其特征在于:源電極(I)除與半導(dǎo)體薄膜(2)的源極部分連接之外，還附著于絕緣介質(zhì)層(5)的臨近源極ー側(cè)的上方。
3.根據(jù)權(quán)利要求1所述的源柵漏共控單摻雜型隧穿晶體管，其特征在于:漏電極(4)除與半導(dǎo)體薄膜(2)的漏極部分連接之外，還附著于絕緣介質(zhì)層(5)的臨近漏極ー側(cè)的上方。
4.根據(jù)權(quán)利要求1所述的源柵漏共控單摻雜型隧穿晶體管，其特征在于:絕緣介質(zhì)層(5)為ニ氧化硅或具有高介電常數(shù)的絕緣介質(zhì)。
5.根據(jù)權(quán)利要求1所述的源柵漏共控單摻雜型隧穿晶體管，其特征在于:窄禁帶寬度半導(dǎo)體薄膜區(qū)(3)為具有窄禁帶寬度的半導(dǎo)體材料。
6.根據(jù)權(quán)利要求5所述的源柵漏共控單摻雜型隧穿晶體管，其特征在于:窄禁帶寬度半導(dǎo)體薄膜區(qū)(3)為鍺、鍺化硅或碳化硅。
【文檔編號】H01L29/06GK103531636SQ201310508661
【公開日】2014年1月22日 申請日期:2013年10月25日 優(yōu)先權(quán)日:2013年10月25日
【發(fā)明者】劉溪, 靳曉詩, 揣榮巖 申請人:沈陽工業(yè)大學(xué)