3d nand存儲器裝置及其操作方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體裝置及其操作方法，該半導(dǎo)體裝置包含多個有源位條狀物，在該多個有源位條狀物中，一端處連接耦合到一接墊，在另一端處通過一導(dǎo)線而相連。該裝置包含多個存儲單元相交于多個有源位條狀物與多個字線上。該裝置包含多個位串選擇結(jié)構(gòu)，該多個位串選擇結(jié)構(gòu)指位于該多個有源位條狀物的多個側(cè)柵極而這些側(cè)柵極被配置成一交錯狀。該裝置包含控制電路，該控制電路被配置以通過施加一接通電壓到兩個相鄰且交錯的位串選擇結(jié)構(gòu)而接通一特定有源位條狀物，并且該控制電路被配置以通過施加一關(guān)斷偏壓到至少一個相鄰且交錯的位串選擇結(jié)構(gòu)而關(guān)斷第二個有源位條狀物。該關(guān)斷偏壓施加到該至少一相鄰且交錯位串選擇結(jié)構(gòu)可以是一接地電壓、一非負電壓、一浮動狀態(tài)。
【專利說明】3D NAND存儲器裝置及其操作方法

【技術(shù)領(lǐng)域】
[0001]本申請有關(guān)于高密度存儲器裝置，特別是有關(guān)于存儲器裝置其中的存儲單元在一三維(3D)陣列里如何被譯碼選擇到的存儲器裝置及其操作方法。

【背景技術(shù)】
[0002]高密度存儲器裝置是被設(shè)計來包含閃存單元或其它型態(tài)的存儲單元的陣列。在一些例子中，該些存儲單元包含可配置于三維(3D)架構(gòu)中的薄膜晶體管。
[0003]在一例子中，一個3D存儲器裝置包含多存儲單元的多NAND串的多重疊層。該些疊層包含被絕緣材料分開的多個有源位條狀物。該3D存儲器裝置包含包括多個字線結(jié)構(gòu)、多個位串選擇結(jié)構(gòu)和多個接地選擇線的一陣列，且該陣列被正交地配置于該多重疊層之上。包含多個電荷儲存結(jié)構(gòu)的多個存儲單元是被形成于介于該多重疊層中的多個有源位條狀物與該多個字線結(jié)構(gòu)之間的交叉位置的兩側(cè)表面。含多個位串選擇結(jié)構(gòu)的3D NAND存儲器元件的陣列配置方式會影響陣列效率，及/或多個3D存儲器裝置的NAND位串疊層的開/關(guān)特性。
[0004]一 3D存儲器裝置使用手指形狀字線布局與垂直柵極字線設(shè)計(VG)，且具有相對低的陣列效率，因為它使用兩個位串選擇線(SSL)柵極結(jié)構(gòu)的集合、兩條水平接地選擇線(GSL)與兩個接地接觸點集合。另一 3D存儲器裝置使用獨立雙柵極(IDG)進行位線譯碼動作。此法具有較高的陣列效率，因為它使用一個SSL柵極結(jié)構(gòu)集合(而非兩個)，一條水平接地選擇線(而非兩條)以及一條接地線(而非兩個接地接觸點集合)。但是，第二種3D存儲器裝置顯示在開關(guān)SSL柵極結(jié)構(gòu)所控制的電流通道時具有相對差的電流開/關(guān)特性。
[0005]因此，需要提供一種具有高陣列效率的3D集成電路存儲器的陣列結(jié)構(gòu)，并且具備優(yōu)秀NAND位置層串的電流開/關(guān)特性。


【發(fā)明內(nèi)容】

[0006]一種半導(dǎo)體裝置包括多個有源位條狀物，在該多個有源位條狀物的一端處連接耦合到一接墊，在另一端處通過一導(dǎo)線而相連。該裝置包含多條字線。在該多個有源位條狀物與該多個字線之間的交叉點處定義出多個存儲單元。該裝置包含多個位串選擇結(jié)構(gòu)，安排在該多重有源位條狀物中多個側(cè)邊，并排列方式設(shè)計成一交錯式配置。
[0007]該多個位串選擇結(jié)構(gòu)被配置以作為該多個有源位條狀物中多個通道的多個側(cè)柵極，藉此形成多個位串選擇開關(guān)。該多個位串選擇結(jié)構(gòu)被設(shè)置在該接墊與該多個存儲單元之間。該多個位串選擇結(jié)構(gòu)包含一第一子集合與一第二子集合，該第一子集合在距該接墊一第一距離范圍內(nèi)被安置，該第二子集合在距該接墊一第二距離范圍內(nèi)被安置，該第一距離范圍與該第二距離范圍不同。在一實施例中，該第一距離范圍與該第二距離范圍沒有重疊。在另一實施例中，該第一距離范圍與該第二距離范圍具有一部分重疊。在該多個有源位條狀物之間的該多個串選擇結(jié)構(gòu)具有足夠的長度可以有效控制多個有源位條狀物中的部份通道開關(guān)，而形成在兩個鄰近的有源位條狀物之間的側(cè)柵極。
[0008]該多個有源位條狀物中的多個有源位條狀物在一第一側(cè)上耦合到該第一子集合和該第二子集合其一中的一位串選擇結(jié)構(gòu)，且在相對于該第一側(cè)的一第二側(cè)上耦合到該第一子集合和該第二子集合其另一中的一位串選擇結(jié)構(gòu)。
[0009]該裝置包含填充在該多個有源位條狀物中該多個有源位條狀物之間的一絕緣材料，該絕緣材料被配置使得該絕緣材料設(shè)置于距該接墊該第一距離范圍內(nèi)，該接墊鄰近于該多個有源位條狀物的該第二側(cè)，該多個有源位條狀物與耦合到該第一側(cè)的該多個位串選擇結(jié)構(gòu)相對，且該絕緣體距該接墊在一第二距離范圍內(nèi)而被設(shè)置，該接墊鄰近于該多個有源位條狀物的該第一側(cè)，該多個有源位條狀物與耦合到該第二側(cè)的該多個位串選擇結(jié)構(gòu)相對。
[0010]該多個位串選擇結(jié)構(gòu)在該多個有源位條狀物中選擇一特定有源位條狀物。在多元位線中的一特定位線、該特定有源位條狀物與在該多元字線中的一特定字線的一組合選擇辨識該多個存儲單元中的一特定存儲單元。在該多個位串選擇結(jié)構(gòu)中的一特定位串選擇結(jié)構(gòu)控制在該多個有源位條狀物中一第一有源帶與一第二有源帶的導(dǎo)電性。
[0011]該裝置更包含耦合到該多個位串選擇結(jié)構(gòu)的控制電路，且為了在該多個有源位條狀物中選擇一特定有源位條狀物，該控制電路施加一接通電壓到該第一子集合中配置作為該特定有源位條狀物的一側(cè)柵極的一第一位串選擇結(jié)構(gòu)，且該控制電路施加該接通電壓到該第二子集合中配置作為該特定有源位條狀物的一側(cè)柵極的一第二串選擇結(jié)構(gòu)。
[0012]為了不選擇鄰近于該特定有源位條狀物的一第一鄰近有源位條狀物與一第二鄰近有源位條狀物，其中該第一鄰近有源位條狀物耦合到該第二子集合中的該第二位串選擇結(jié)構(gòu)，且該第二鄰近有源位條狀物耦合到該第一子集合中的該第一位串選擇結(jié)構(gòu)，該控制電路施加一關(guān)斷偏壓到該第一子集合中的一第三位串選擇結(jié)構(gòu)，該第三位串選擇結(jié)構(gòu)配置作為該第一鄰近有源位條狀物的一側(cè)柵極，且該控制電路施加該關(guān)斷偏壓到該第二子集合中的一第四位串選擇結(jié)構(gòu)，該第四位串選擇結(jié)構(gòu)配置作為該第二鄰近有源位條狀物的一側(cè)柵極。該關(guān)斷偏壓包含一接地電壓、一非負電壓、與施加到該第三和該第四串選擇結(jié)構(gòu)的一浮動狀態(tài)的其中之一。
[0013]該多個有源位條狀物與該接墊是設(shè)置在一多層結(jié)構(gòu)之上。該多層結(jié)構(gòu)包含多個導(dǎo)電層與多個絕緣層，每一個導(dǎo)電層包括多個位線與一接墊。且每一個位串選擇結(jié)構(gòu)在垂直方向上，同時可以控制多個的位導(dǎo)電層在每一個有源位條狀物之內(nèi)，讓該多個位串選擇結(jié)構(gòu)被配置作為該多個層中的有源位條狀物的多個側(cè)柵極。
[0014]其他關(guān)于本發(fā)明的實施例與優(yōu)點可見于下述圖式、詳細的實施方式與權(quán)利要求范圍。

【專利附圖】

【附圖說明】
[0015]結(jié)合附圖，從以下以實例給出的描述中可以更詳細地理解本技術(shù)，其中:
[0016]圖1是繪示一個3D NAND存儲器陣列結(jié)構(gòu)的透視圖；
[0017]圖2繪示用于一 3D NAND存儲器裝置的一第一陣列配置的布局圖；
[0018]圖3為一表格,該表格標不圖2中的第一陣列配置中的多個位串選擇結(jié)構(gòu)上的多個電壓用以導(dǎo)通有源位條狀物2 ；
[0019]圖4為用于一 3D NAND存儲器裝置的一第二陣列配置的布局圖；
[0020]圖5A為一表格,該表格標不圖3中的第二陣列配置中的多個位串選擇結(jié)構(gòu)上的多個電壓用以導(dǎo)通有源位條狀物2 ；
[0021]圖5B繪示第二陣列配置中的該多個位串選擇結(jié)構(gòu)的電流-電壓特性；
[0022]圖6為依據(jù)本技術(shù)的一實施例的用于一 3D NAND存儲器裝置的一陣列配置的例示布局圖；
[0023]圖7A為一表格，該表格繪示圖6中所示的多個交錯式配置的串選擇結(jié)構(gòu)上的多個電壓用以導(dǎo)通有源位條狀物2;
[0024]圖7B繪示圖6中所示的多個交錯式配置的串選擇結(jié)構(gòu)的電流-電壓特性；
[0025]圖8繪示如圖6中所示的用于一 3D NAND存儲器裝置的該陣列配置的串選擇結(jié)構(gòu)與有源位條狀物內(nèi)導(dǎo)電層的摻雜種類與濃度的模擬參數(shù)設(shè)定；
[0026]圖9繪示如圖6中所示的用于一 3D NAND存儲器裝置的該陣列在操作時的電子密度的仿真結(jié)果用以證明此一方法可以正確導(dǎo)通有源位條狀物2與關(guān)閉鄰近的有源位條狀物I與3 ;以及
[0027]圖10為依據(jù)本技術(shù)的一實施例的包含具有多個交錯式配置的串選擇結(jié)構(gòu)的3DNAND存儲陣列的半導(dǎo)體裝置的示意圖。
[0028]【符號說明】
[0029]102、103、104、105有源位條狀物
[0030]102BU03BU04BU05B 接墊
[0031]112、113、114、115有源位條狀物
[0032]112A、113A、114A、115A 接墊
[0033]119、109位串選擇結(jié)構(gòu)
[0034]125-1WL 至 125-NWL字線
[0035]GSL126U27接地選擇線
[0036]210,215接墊
[0037]211、241、251長度
[0038]220、225間隔
[0039]230字線
[0040]232字線線寬
[0041] 234絕緣長度
[0042]410接墊
[0043]411、441、451、461 長度
[0044]422、425第一側(cè)
[0045]423、424對側(cè)
[0046]421、422、426相對側(cè)
[0047]430字線
[0048]610接墊
[0049]611長度
[0050]621和626相對側(cè)
[0051]623第二側(cè)
[0052]624第一側(cè)
[0053]630字線
[0054]632字線線寬
[0055]634絕緣線寬
[0056]651長度
[0057]645底端
[0058]646頂端
[0059]661導(dǎo)電線路
[0060]690絕緣材料
[0061]810、820、830位串選擇結(jié)構(gòu)
[0062]815、825有源位條狀物
[0063]860共享接地線
[0064]910、920、930位串選擇結(jié)構(gòu)
[0065]915、925有源位條狀物
[0066]926、927兩端
[0067]1058平面譯碼器
[0068]1059位線
[0069]1060存儲陣列
[0070]1061列譯碼器
[0071]1062字線
[0072]1063行譯碼器
[0073]1064位串選擇線
[0074]1065總線
[0075]1066、1068區(qū)塊
[0076]1067數(shù)據(jù)總線
[0077]1069偏壓配置狀態(tài)機
[0078]1071數(shù)據(jù)輸入線
[0079]1072數(shù)據(jù)輸出線
[0080]1074電路
[0081]ML1、ML2、ML3 金屬層
[0082]BL1-BL6有源位條狀物1-有源位條狀物6
[0083]SSL1-SSL7位串選擇結(jié)構(gòu)1-位串選擇結(jié)構(gòu)7
[0084]Dl第一距離范圍
[0085]D2第二距離范圍
[0086]WU W2寬度
[0087]WLO字線 O

【具體實施方式】
[0088]提供關(guān)于圖式的實施例詳細說明。
[0089]圖1是繪示一個3D NAND存儲器陣列結(jié)構(gòu)的側(cè)視圖。為了說明的目的，圖式中未繪示出絕緣材料以使額外的結(jié)構(gòu)可以看得見。舉例來說，多個疊層中介于多個有源位條狀物(例如:112-115)之間的絕緣層被移除，且介于多個有源位條狀物的多個疊層間的絕緣層被移除。
[0090]多層陣列形成于一絕緣層上，且包含與該多個疊層共形(conformal)的多個字線125-1WL.-U25-N WL。該多個疊層包含多個有源位條狀物112、113、114、115。在相同平面中的多個有源位條狀物通過一接墊電性耦合在一起，該接墊被配置為具有用以接觸上方導(dǎo)線的一著陸區(qū)域。如圖1所示，用于多個層的該多個接墊可被配置成多個階梯結(jié)構(gòu)，且每一接墊上的該著陸區(qū)域具有一個或一個以上的金屬柱狀物，用以連接上方的金屬導(dǎo)線。如果想要或需要一個特別的工藝設(shè)定，該多個接墊與接墊上的著陸區(qū)域的著陸區(qū)域可被設(shè)計成除了一個簡單階梯以外的多個圖案。
[0091]繪示的字線號碼，從整體結(jié)構(gòu)的背面往正面由I到N漸增，適用于偶數(shù)的存儲器頁。對于奇數(shù)的存儲器頁，該字線號碼從整體結(jié)構(gòu)的背面往正面由N到I漸減。
[0092]多個接墊112A、113A、114A與115A連接到多個交替的有源位條狀物，例如各層中的有源位條狀物112、113、114與115。如繪示，這多個接墊112A、113A、114A與115A電性向上連接至用以連接到譯碼電路的不同金屬位線以在該陣列中選擇多個平面。這多個接墊112A、113A、114A與115A可在形成多個有源位條狀物時一并同時完成。
[0093]多個接墊102B、103B、104B與105B終止其他交替的有源位條狀物，例如在每一層中的多個有源位條狀物102、103、104與105。如繪示，這多個接墊102B、103B、104B與105B電性連接至用以連接到譯碼電路的不同位線以在該陣列中選擇多個平面。這多個接墊102B、103B、104B與105B可在形成多個有源位條狀物時一并同時完成。
[0094]任何給定的多個有源位條狀物的疊層耦合至該多個接墊112A、113A、114A與115A、或該多個接墊102B、103B、104B與105B，但是不會同時耦合至該兩組接墊。一個多個有源位條狀物的一疊層具有定向(位線端到源極線端的定向、或源極線端到位線端的定向)的所述兩種相對定向的其中之一。例如，多個有源位條狀物112、113、114與115的該疊層具有位線端到源極線端的定向(orientat1n),而多個有源位條狀物102、103、104與105的該疊層具有源極線端到位線端的定向。
[0095]多個有源位條狀物112、113、114與115的該疊層的一端與該多個接墊112A、113A、114A與115A耦接，通過位串選擇線(SSL)柵極結(jié)構(gòu)119、接地選擇線GSL126、字線125-1WL至125-N WL、接地選擇線GSL127，并且在另一端與源極線128相連。多個有源位條狀物112、113、114與115的該疊層沒有延伸至該多個接墊102B、103B、104B與105B。
[0096]多個有源位條狀物102、103、104與105的該疊層的一端與該多個接墊102B、103B、104B與105B耦接，通過位串選擇線(SSL)柵極結(jié)構(gòu)109、接地選擇線GSL127、字線125-1WL至125-N WL、接地選擇線GSL126，并且在另一端與源極線(被圖式的其他部分遮住)相連。多個有源位條狀物102、103、104與105的該疊層沒有延伸至該多個接墊112A、113A、114A與 115A。
[0097]一存儲器材料層將該多個字線125-1WL至125-N WL與該多個有源位條狀物112-115和102-105分開。多個接地選擇線GSL126和GSL127與該多個有源位條狀物共形(conformal),與該多個字線相似。
[0098]有源位條狀物的每一疊層的一端與多個接墊耦接，并且在另一端與一源極線相連。例如，多個有源位條狀物112、113、114與115的該疊層的一端與多個接墊112AU13A、114A與115A耦接，并且在另一端與源極線128相連。在圖1的近端，有源位條狀物的每相隔一個的疊層的一端與該多個接墊102B、103B、104B與105B耦接，而有源位條狀物的每相隔一個的疊層的另一端與一分離的源極線相連。在圖1的遠程，有源位條狀物的每相隔一個的疊層的一端與該多個接墊112A、113A、114A與115A耦接，且有源位條狀物的每相隔一個的疊層與一分離的源極線相連。
[0099]多個位線與多個位串選擇線是形成于金屬層ML1、ML2與ML3。多個晶體管是形成于介于該多個有源位條狀物(例如，112-115)與該多個字線125-1WL至125-N WL間的交叉點處。在該多個晶體管中，該有源位條狀物(例如，113)作為該裝置的通道區(qū)域。
[0100]多個位串選擇結(jié)構(gòu)(例如，119與109)在該多個字線125-1WL至125-NWL被定義的相同步驟的期間被圖案化。多個晶體管形成于介于該多個有源位條狀物(例如，112-115)與該多個位串選擇結(jié)構(gòu)(例如，119與109)間的交叉點處。這多個晶體管作為耦合至譯碼電路的位選擇開關(guān)，用以在該陣列中選擇特定的疊層。
[0101]圖2繪示用于一手指形垂直柵(VG)3D NAND存儲器裝置的一第一陣列配置的布局圖。用以參照，位于水平方向的「X」軸與在該結(jié)構(gòu)中的該多個字線(例如，圖1中的125-1WL至125-N WL與圖2中的230)平行，而位于水平方向的「Y」軸與在該結(jié)構(gòu)中的該多個有源位條狀物(例如，圖1中的112-115或圖2中的BL1-BL6)平行，并且位于垂直方向的「Z」軸與在該結(jié)構(gòu)中的該多個字線和該多個有源位條狀物正交。
[0102]在圖2的布局中，該陣列配置包含多個有源位條狀物。該多個存儲單元設(shè)置于多個有源位條狀物(例如，BL1-BL6)與多個字線(例如，230)的多個交叉點處。多個鄰近的有源位條狀物在相對定向(位線端到源極線端的定向與源極線端到位線端的定向)間交替。在該多個有源位條狀物的一定向中，每相隔一個的有源位條狀物由在頂部處的接墊(例如，210)延伸到在底部處的源極線。在該多個有源位條狀物的一相對方向中，每相隔一個的有源位條狀物由在該頂部的源極線延伸到在該底部的接墊(例如，215)。
[0103]覆蓋在該多個有源位條狀物(例如，BL1-BL6)上的是多個水平字線(例如，230)以及多個水平接地選擇線GSL (偶數(shù))與GSL (奇數(shù))。而且，覆蓋在該多個有源位條狀物上的是多個位串選擇線SSL柵極結(jié)構(gòu)。在該多個有源位條狀物的一定向中，該多個串選擇結(jié)構(gòu)(例如，SSLl、SSL3與SSL5)覆蓋在該多個有源位條狀物(例如，BLl、BL3與BL5)的該頂部處的每相隔一個的有源位條狀物上。在該多個有源位條狀物的該相對方向中，該多個位串選擇結(jié)構(gòu)(例如，SSL2、SSL4與SSL6)覆蓋在該多個有源位條狀物(例如，BL2、BL4與BL6)的底部處的每相隔一個的有源位條狀物上。在上述兩種的任一情況中，該多個位串選擇結(jié)構(gòu)控制介于任何有源位條狀物與該有源位條狀物的相對接墊(例如，210與215)之間的電性連接。
[0104]該多個接墊(例如，210與215)能夠具有大約0.5微米的長度(例如，211)。該多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL6)均能夠具有大約0.25微米的長度(例如，241)。該多個水平接地選擇線GSL(奇數(shù))和GSL(偶數(shù))均能夠具有大約0.25微米的長度(例如，251)。介于在該多個有源位條狀物(例如，BL1、BL3與BL5)的頂端處的該多個位串選擇結(jié)構(gòu)(例如，SSL1、SSL3與SSL5)與該水平接地選擇線GSL (奇數(shù))之間的間隔220允許該多個有源位條狀物(例如，BL2、BL4與BL6)的源極端被連接到多個接地接觸點GND。該間隔220能夠為大約0.4微米。介于在該多個有源位條狀物(例如，BL2、BL4與BL6)的底端處的該多個位串選擇結(jié)構(gòu)(例如，SSL2、SSL4與SSL6)與該水平接地選擇線GSL (偶數(shù))之間的間隔225，允許該多個有源位條狀物(例如，BL1、BL3與BL5)的源極端被連接到多個接地接觸點GND。該間隔225能夠為大約0.4微米。
[0105]該多個水平字線(例如，230)與絕緣材料(未繪示)交錯。每一水平字線能夠具有大約33納米(nm)或更小的字線線寬(例如，232)。介于兩個字線間的絕緣材料能夠具有大約33納米或更小的絕緣線寬(例如，234)。該多個水平接地選擇線GSL (奇數(shù))和GSL (偶數(shù))之間可設(shè)置有66個字線。該多個字線能夠以自我對齊雙圖案化(SADP)制造。
[0106]圖2繪示的3D NAND存儲器裝置的陣列效率是相對地低，因為該存儲器裝置在一定向中使用用于該多個有源位條狀物的一組位串選擇結(jié)構(gòu)(例如，SSL1、SSL3與SSL5)，并且在該相對定向中使用用于該多個有源位條狀物的另一組位串選擇結(jié)構(gòu)(例如，SSL2、SSL4與SSL6)。該存儲器裝置在一定向中亦使用用于該多個有源位條狀物的該水平接地選擇線GSL(偶數(shù))，并且在該相對定向中使用用于該多個有源位條狀物的該水平接地選擇線GSL(奇數(shù))。此外，該存儲器裝置在一定向中使用在該多個有源位條狀物的的源極端處的一組接地接觸點(例如，BL1、BL3與BL5)，并且在該相對定向中使用在該多個有源位條狀物的的該源極端的另一組接地接觸點(例如，BL2、BL4與BL6)。該兩組SSL柵極結(jié)構(gòu)、該兩個水平接地選擇線與該兩組接地接觸點降低該陣列效率。例如，圖2中繪示的3D NAND存儲器裝置的該陣列效能能夠為65.4%，其中該陣列效率為多個存儲單元所使用的空間相對于多個存儲單元所使用的空間以及包含SSL / GSL柵極與該多個接墊的空間的比值。
[0107]該3D NAND存儲器裝置包含多個存儲單元的多個平面。多個位線經(jīng)由接墊(例如，圖2中的210與215)而在多個存儲單元的該多個平面中選擇一特定平面。該特定平面通過多個位串選擇結(jié)構(gòu)、多個水平接地選擇線GSL(奇數(shù))與GSL(偶數(shù))和多個字線而被譯碼。為了在每一平面中選擇一特定疊層(例如，BL2)，施加一正SSL電壓(VsJ到該位串選擇結(jié)構(gòu)(例如，SSL2)，該位串選擇結(jié)構(gòu)(例如，SSL2)是耦合于在該特定疊層的多個相對側(cè)處的多個柵極。為了不選擇其他的疊層(例如，BLl與BL3-6)，施加一 O伏特(OV)的電壓到耦合于在該其他的疊層的多個相對側(cè)處的多個柵極的該多個位串選擇結(jié)構(gòu)(例如，SSLl與 SSL3-6)。
[0108]圖3為一表格，其繪示在該第一陣列配置中的多個串選擇結(jié)構(gòu)上的多個電壓，其中該第一陣列配置用以選擇在多個存儲單元的多NAND位串的多個疊層中的一特定疊層。圖3的例子顯示，用于該正SSL電壓(Vsa)的值為3.3V。為了不選擇其他疊層(例如，BLl與BL3-6)，施加一大約O伏特的電壓至耦合于其他疊層的該多個位串選擇結(jié)構(gòu)(例如，SSLl與 SSL3-6)。
[0109]圖4為用于一獨立雙柵極、垂直柵極(IDG、VG) 3D NAND存儲器裝置的一第二陣列配置的布局圖。用以參照，位于水平方向的「X」軸與在該結(jié)構(gòu)中的該多個字線(例如，圖1中的125-1WL至125-N WL或圖4中的430)平行，而位于水平方向的「Y」軸與在該結(jié)構(gòu)中的該多個有源位條狀物(例如，圖1中的112-115或圖4中的BL1-BL6)平行，并且位于垂直方向的「Z」軸與在該結(jié)構(gòu)中的該多個字線和該多個有源位條狀物正交。
[0110]在圖4的布局圖中，該陣列配置包含多個有源位條狀物。存儲單元設(shè)置于多個有源位條狀物(例如BL1-BL6)與字線(例如430)的交叉點上。與圖2中所繪示的在多個相對定向中延伸的該多個有源位條狀物相對照，圖4中的該多個有源位條狀物(例如，BL1-BL6)從在該頂部處的該接墊(例如，410)到該源極線，在一定向中延伸，該源極線是連接到該底部處的一共享接地線GND。
[0111]覆蓋在該多個有源位條狀物(例如，BL1-BL6)上的是該多個水平字線(例如，430)以及該水平接地選擇線GSL。亦覆蓋在該多個有源位條狀物上的是該多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL7)。該多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL7)覆蓋在該多個有源位條狀物(例如，BL1-BL6)的該頂端處的該多個有源位條狀物上。該多個位串選擇結(jié)構(gòu)控制在任何有源位條狀物與該有源位條狀物的對應(yīng)接墊(例如，410)之間的電性連接。
[0112]該多個接墊(例如，410)能夠具有大約0.5微米(ym)的長度(例如，411)。該多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL6)均能夠具有大約0.25微米的長度(例如，441)。該水平接地選擇線GSL能夠具有大約0.25微米的長度(例如，451)。在該底部處的該共享接地線GND能夠具有大約0.2微米的大小(例如，461)。
[0113]該多個水平字線(例如，230)與絕緣材料(未繪示)交錯。每一水平字線能夠具有大約33納米(nm)的字線線寬(例如，232)。介于兩個字線間的絕緣材料能夠具有大約33納米的絕緣線寬(例如，234)。該水平接地選擇線GSL與該多個串選擇結(jié)構(gòu)(SSL1-SSL7)之間能設(shè)置有66個字線。
[0114]相較于用在圖2所繪示的3D NAND存儲器裝置的陣列效率，用在圖4所繪示的3DNAND存儲器裝置的陣列效率是相對地高，起因于在圖4中所繪示的該存儲器裝置使用用于該多個有源位條狀物的一組串選擇結(jié)構(gòu)，而非如圖2所示使用兩組串選擇結(jié)構(gòu)。圖4中繪示的該存儲器裝置亦使用單一水平接地選擇線GSL，而非圖2中雙水平接地選擇線GSL (偶數(shù))與GSL(奇數(shù))。此外，圖4中繪示的該存儲器裝置使用用于該多個有源位條狀物的單一共享接地線，而非如圖2中所示在一定向中使用在該多個有源位條狀物的該源極端處的一組接地接觸點，且在該相對定向中使用在該多個有源位條狀物的該源極端處的另一組接地接觸點。結(jié)果是，圖4中繪示的該存儲器裝置改善了該陣列效率。例如，圖4中繪示的3DNAND存儲器裝置的陣列效率能夠為83.7%。
[0115]該3D NAND存儲器裝置包含多存儲單元的多個平面。多個位線經(jīng)由多個接墊410而在多存儲單元的該多個平面中選擇一特定平面，例如，該多個接墊410被配置成一階梯結(jié)構(gòu)。該特定平面通過多個位串選擇結(jié)構(gòu)、一水平接地選擇線GSL和多個字線而被譯碼。為了在每一平面中選擇一特定有源帶(例如，BL2)，施加一正SSL電壓(VsJ到耦合于在該特定有源位條狀物(例如，BL2)的多個相對側(cè)(例如，423與424)處的多個位串選擇結(jié)構(gòu)(例如，SSL2與SSL3)。然而，該正SSL電壓(VsJ亦施加至在多個鄰近有源位條狀物(例如，BLl與BL3)的多個第一側(cè)(例如，422與425)。一般來說，為了有效關(guān)閉鄰近的有源位條狀物，需要施加一個關(guān)斷電壓(Vinhibit)在多個對應(yīng)的位串選擇結(jié)構(gòu)。針對圖4的結(jié)構(gòu)，為了不選擇鄰近于被選擇的有源位條狀物(例如，BL2)的多個鄰近有源位條狀物(例如，BLl與BL3)，需要施加一負關(guān)斷電壓(Vinhibit)在多個對應(yīng)鄰近的位串選擇結(jié)構(gòu)(例如，SSL1-SSL4)上，該多個對應(yīng)鄰近的位串選擇結(jié)構(gòu)(例如，SSL1-SSL4)耦合于在該多個鄰近有源位條狀物(例如，BLl與BL3)的相對側(cè)(例如，422與426)處的多個柵極，以便抵消在多個鄰近的有源位條狀物(例如，BLl與BL3)的該多個第一側(cè)在多個柵極的多個位串選擇結(jié)構(gòu)(例如，SSL2與SSL3)上該正SSL電壓(VsJ的影響。
[0116]圖5A是繪示在該第二陣列配置(IDG)中的多個串選擇結(jié)構(gòu)上的多個電壓的一表，其中該第二陣列配置用以在多個有源位條狀物中選擇一特定有源位條狀物。在如圖5A所繪示的例子中，在一被選擇的有源帶(例如，BL2)的多個相對側(cè)上的該正SSL電壓(Vsa)值為3.3V，而鄰近于該被選擇的有源位條狀物(例如，BL2)的多個未選擇的有源位條狀物(例如，BLl與BL3)上的該關(guān)斷電壓(Vinhibit)的值為-7V。為了不選擇不鄰近于該被選擇的有源位條狀物的多個有源位條狀物(例如，BL4-6)，施加約O伏特的電壓到耦合于不鄰近該被選擇的有源帶(例如，BL2)的該多個未選擇的有源位條狀物(例如，BL4、BL5與BL6)該多個位串選擇結(jié)構(gòu)(例如，SSL5-7)。
[0117]因此，此處所描述的技術(shù)包含一半導(dǎo)體裝置，該半導(dǎo)體裝置包含一存儲單元陣列，該存儲單元陣列包含多個存儲單元的多個位串的多個疊層與多個位線，而在該多個疊層中的該多個位串經(jīng)由多個接墊耦合至該多個位線，該多個接墊被設(shè)置在該多個疊層中該多個位串的一第一端處，而且該多個位串選擇結(jié)構(gòu)被設(shè)置于該多個接墊與在該多個疊層中該多個位串的該第一端之間，且為交錯地配置。一個交錯式配置包含一個布局，其中該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)是沿著該多個疊層中的每一疊層設(shè)置，在每一疊層上的該兩個位串選擇結(jié)構(gòu)是沿著該多個疊層偏移以便形成該交錯式配置。
[0118]而且，此處所描述的技術(shù)包含一半導(dǎo)體裝置，該半導(dǎo)體裝置包含耦合到多個位串選擇結(jié)構(gòu)的控制電路，其中該控制電路施加多個非零、接通狀態(tài)電壓至該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)，該兩個位串選擇結(jié)構(gòu)皆鄰近于一被選擇的位串，并且施加多個關(guān)斷電壓至該多個位串選擇結(jié)構(gòu)中的其余位串選擇結(jié)構(gòu)以阻斷在其他位串中的電流。一種制造一半導(dǎo)體裝置的方法，該方法包含提供耦合到多個位串選擇結(jié)構(gòu)的控制電路，其中該控制電路施加多個非零、接通狀態(tài)電壓至該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)，該兩個位串選擇結(jié)構(gòu)皆鄰近于一被選擇的位串，并且施加多個關(guān)斷電壓至該多個位串選擇結(jié)構(gòu)中的其余位串選擇結(jié)構(gòu)以阻斷在其他位串中的電流。一種操作一半導(dǎo)體裝置的方法，該方法包含施加多個非零、接通狀態(tài)電壓至該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)，該兩個位串選擇結(jié)構(gòu)皆鄰近于一被選擇的位串，并且施加多個關(guān)斷電壓至該多個位串選擇結(jié)構(gòu)中的其余位串選擇結(jié)構(gòu)以阻斷在其他位串中的電流。
[0119] 圖5B繪示用于圖4所示的該多個位串選擇結(jié)構(gòu)的多個電流-電壓特性。從上到下，八個電流-電壓曲線對應(yīng)至該關(guān)斷電壓Vinhibit = 0V, -1V，…，-7V。如圖4所示，施加一正SSL電壓(VSSl)到在一未被選擇的鄰近有源位條狀物(例如，BLl)的一第一側(cè)(例如，422)處的柵極，并且施加一關(guān)斷電壓(Vinhibit)到在一未被選擇的鄰近有源位條狀物(例如，BLl)的一相對側(cè)(例如，421)處的柵極。如圖5B所示，在該第一側(cè)(例如，圖4中的422)具有該正SSL電壓(例如，圖5A中的VSSL = 3.3V)，而在該未被選擇的鄰近有源位條狀物(例如，圖4中的BLl)的該相對側(cè)(例如，圖4中的421)處具有范圍介于-1V到-7V的該關(guān)斷電壓(Vinhibit)，在一關(guān)斷狀態(tài)中用于該未被選擇的鄰近有源位條狀物的漏極電流介于在Vinhibit = -7V處的約3X 10_9安培以及在Vinhibit = -1V處的約10_7安培之間。在Vsa =
3.3V處，在一接通狀態(tài)中用于一被選擇的有源位條狀物的漏極電流(例如，圖4的BL2)介于10_7至10_6安培之間。因此，用于該接通和該關(guān)斷狀態(tài)的該多個漏極電流是通過小于約13的一因子而被區(qū)別，如此顯示相對差的電流接通/關(guān)斷特性。
[0120]圖6為依據(jù)本技術(shù)的一實施例的包含多個交錯式配置的位串選擇結(jié)構(gòu)的3D NAND存儲器裝置的一陣列配置的例示布局圖。用以參考，位于水平方向的「X」軸與在該結(jié)構(gòu)中的該多個字線(例如，圖1中的125-1WL至125-N WL或圖6中的630)平行，而結(jié)構(gòu)中位于水平方向的「Y」軸與在該結(jié)構(gòu)中的該多個有源位條狀物(例如，圖1中的112-115或圖6中的BL1-BL6)平行，并且位于垂直方向的「Z」軸與在該結(jié)構(gòu)中的該多個字線和該多個有源位條狀物正交。
[0121]該裝置包含多個有源位條狀物(例如，BL1-BL6)，其中在該多個有源位條狀物中的多個有源位條狀物的一端一接墊(例如，610)耦接，并且另一端與一導(dǎo)電線路(例如，661)相連。該裝置包含多個字線(例如，630)以及在該多個有源位條狀物(例如，BL1-BL6)與該多個字線(例如，630)之間的交叉點處的多個存儲單元。該裝置包含覆蓋在該多個字線與該導(dǎo)電線路(例如，661)之間的該多個有源位條狀物上的一水平接地選擇線GSL。該裝置包含多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL7)，該多個位串選擇結(jié)構(gòu)配置以作為該多個有源位條狀物的多個側(cè)柵極，且這些側(cè)柵極被配置成一交錯狀。與圖2中繪示的該第一陣列配置相對照，該多個有源位條狀物具有位線端到源極線端的一相同定向。例如，圖6中的多個有源位條狀物(例如，BL1-BL6)從在該頂部的該接墊(例如，610)延伸到該源極線，而在一定向中延伸，該源極線是連接至在該底端處的該導(dǎo)電線路(例如，661)。
[0122]該多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL7)被配置以作為該多個有源位條狀物(例如，BL1-BL6)中多個通道的多個側(cè)柵極，藉此形成多個位串選擇開關(guān)。該多個位串選擇結(jié)構(gòu)是設(shè)置于該接墊(例如，610)與該多個存儲單元之間。該多個位串選擇結(jié)構(gòu)包含一第一子集合(例如，包含SSL1、SSL3、SSL5與SSL7)與一第二子集合(例如，包含SSL2、SSL4、SSL6與SSL8)，該第一子集合設(shè)置于距該接墊(例如，610) —第一距離范圍(例如，Dl)內(nèi)，該第二子集合設(shè)置于距該接墊(例如，610) —第二距離范圍(例如，D2)內(nèi)。該第一范圍與該第二范圍不同。該多個位串選擇結(jié)構(gòu)在該多個有源位條狀物間具有足夠的長度使得該多個位串選擇結(jié)構(gòu)作為該多個有源位條狀物中兩個鄰近的有源位條狀物(例如，BL2和BL3)的該多個側(cè)柵極。
[0123]在一實施例中，該第一范圍與該第二范圍沿著有源位條狀物(例如，BL1-BL6)的一方向能夠沒有互相重疊。例如，多個位串選擇結(jié)構(gòu)SSL5和SSL6能夠被置放使得在沿著該多個有源位條狀物的一方向，該位串選擇結(jié)構(gòu)SSL6的一頂端646低于該位串選擇結(jié)構(gòu)SSL5的一底端645。
[0124]在另一替代實施例中，該第一范圍與該第二范圍能夠沿著有源位條狀物的一方向具有部分重疊。例如，多個位串選擇結(jié)構(gòu)SSL5和SSL6能夠被置放使得在沿著該多個有源位條狀物的一方向，該位串選擇結(jié)構(gòu)SSL6的該頂端646高于位串選擇結(jié)構(gòu)SSL5的該底端645。
[0125]在該多個有源位條狀物中的多個有源位條狀物(例如，BL2)在一第一側(cè)上是耦合到在該第一子集合(例如，SSL1、SSL3、SSL5與SSL7)和該第二子集合(例如，SSL2、SSL4、SSL6與SSL8)其一中的一位串選擇結(jié)構(gòu)(例如，SSL3)，且在相對于該第一側(cè)的一第二側(cè)上是耦合到該第一子集合和該第二子集合其另一中的一位串選擇結(jié)構(gòu)(例如，SSL2)。在該多個位串選擇結(jié)構(gòu)中的不同位串選擇結(jié)構(gòu)是電性耦接至該多個有源位條狀物中的不同對。例如，該位串選擇結(jié)構(gòu)SSL2是沿著一對有源位條狀物BLl和BL2設(shè)置，然而該位串選擇結(jié)構(gòu)SSL3是沿著一對有源位條狀物BL2和BL3設(shè)置。
[0126]該裝置包含填充在該多個有源位條狀物中該多個有源位條狀物之間的一絕緣材料690 (例如，介于BLl和BL2之間和介于BL2和BL3之間)，該絕緣材料690被配置使得該絕緣材料690距該接墊(例如，610)在該第一距離范圍(例如，Dl)內(nèi)被設(shè)置，該接墊(例如，610)鄰近于該多個有源位條狀物(例如，BL2)的該第二(左)側(cè)，該多個有源位條狀物(例如，BL2)與耦合到該第一(右)側(cè)的該多個位串選擇結(jié)構(gòu)(例如，SSL3)相對，且該絕緣材料690距該接墊在一第二距離范圍(例如，D2)內(nèi)被設(shè)置，該接墊(例如，610)鄰近于該多個有源位條狀物的該第一(右)側(cè)，該多個有源位條狀物(例如，BL2)與耦合到該第二側(cè)(左)的該多個位串選擇結(jié)構(gòu)(例如，SSL2)相對。
[0127]在一實施例中，該接墊(例如，610)能夠具有約0.5微米(ym)的長度(例如，611)。該多個位串選擇結(jié)構(gòu)的一第一子集合(例如，SSL1、SSL3、SSL5與SSL7)中的每一串選擇結(jié)構(gòu)能夠具有大約0.25微米的寬度W1。該多個串選擇結(jié)構(gòu)的一第二子集合(例如，SSL2、SSL4與SSL6)中的每一串選擇結(jié)構(gòu)能夠具有大約0.25微米的寬度W2。該多個寬度W2與Wl能夠相同或不同。該多個寬度Wl與W2是被選擇以足夠以此處所描述的方式操作來控制在該多個有源位條狀物(例如，BL1-BL6)中的電流。
[0128]該多個水平字線(例如，630)與絕緣材料(未繪示)交錯。每一水平字線能夠具有大約33納米(nm)的一字線線寬(例如，632)。介于兩個字線間的絕緣材料能夠具有大約33納米的絕緣線寬(例如，634)。該水平接地選擇線GSL與該多個串選擇結(jié)構(gòu)(SSL2、SSL4與SSL6)之間能設(shè)置有66個字符。該水平接地選擇線GSL能夠具有約0.25微米的長度(例如，651)。在該底部處的該共同接地線GND能夠具有約0.2微米的大小(例如，661)。
[0129]該多個位串選擇結(jié)構(gòu)在多個有源位條狀物中選擇一特定有源位條狀物。利用多個位線中的一特定位線、該特定有源位條狀物與該多個字線中的一特定字線的一個組合選擇來辨識該多個存儲單元3D陣列的一特定存儲單元。例如，利用耦合至該接墊610的一特定位線、耦合至該多個位串選擇結(jié)構(gòu)SSL2和SSL3和該水平接地選擇線GSL的一特定有源位條狀物BL2與一特定字線WLO來辯識位于該特定字線WLO和該有源位條狀物BL2的交叉點處的一特定存儲單元。
[0130]該存儲器裝置能夠進一步包含一額外的位串選擇結(jié)構(gòu)，該額外的位串選擇結(jié)構(gòu)在該多個位串選擇結(jié)構(gòu)中的一側(cè)上具有一末端位置，使得該額外的位串選擇結(jié)構(gòu)是僅沿著該多個有源位條狀物的一個有源位條狀物設(shè)置。例如，一額外的位串選擇結(jié)構(gòu)SSLl在該多個位串選擇結(jié)構(gòu)中的一左側(cè)上具有一末端位置，使得該額外的位串選擇結(jié)構(gòu)SSLl是僅沿著一個有源位條狀物BLl設(shè)置。
[0131]該存儲器裝置能夠更進一步包含兩個額外的位串選擇結(jié)構(gòu)，該兩個額外的位串選擇結(jié)構(gòu)在該多個位串選擇結(jié)構(gòu)的多個相對側(cè)上具有多個末端位置，使得每一該兩個額外的位串選擇結(jié)構(gòu)是僅沿著該多個有源位條狀物中的一個有源位條狀物設(shè)置。例如，兩個額外的位串選擇結(jié)構(gòu)(SSL1和SSL7)在該多個位串選擇結(jié)構(gòu)中的一左側(cè)和一右側(cè)分別具有多個末端位置，使得該額外的位串選擇結(jié)構(gòu)SSLl是僅沿著一個有源位條狀物BLl設(shè)置，并且該額外的位串選擇結(jié)構(gòu)SSL7是僅沿著一個有源位條狀物BL6設(shè)置。
[0132]圖6中所繪示的該3D NAND存儲器裝置的陣列效率較圖4中所繪示的該3D NAND存儲器裝置的陣列效率稍微低一點，起因于圖6中所繪示的該存儲器裝置中的該多個位串選擇結(jié)構(gòu)是沿著該多個有源位條狀物的不同位置設(shè)置，而非如圖4中的相同位置。例如，用于圖6中所繪示的該3D NAND存儲器裝置的陣列效率為79.8%，其與用于圖4中所繪示的該3D NAND存儲器裝置的陣列效率83.7%相比為較低。但遠較圖1所繪示的該3D NAND存儲器裝置的陣列效率65.4%相比為較高。
[0133]該3D NAND存儲器裝置包含多個存儲單元的多個平面。多個位線經(jīng)由多個接墊(例如，610)在多存儲單元的該多個平面中選擇一個特定平面。該特定平面通過多個位串選擇結(jié)構(gòu)、一水平接地選擇線GSL與多個字線而被譯碼。多個電壓能夠被施加至該多個位串選擇結(jié)構(gòu)以選擇或不選擇該多個有源位條狀物中的一特定有源位條狀物。
[0134]為了在該多個有源位條狀物中選擇一個特定有源位條狀物(例如，BL2)，施加一個接通電壓(例如，Vssl)至該第一子集合中的一第一位串選擇結(jié)構(gòu)(例如，SSL3)，該第一位串選擇結(jié)構(gòu)(例如，SSL3)被配置以在一第一側(cè)624上作為該特定有源位條狀物的一側(cè)柵極，且施加該接通電壓到該第二子集合中的一第二位串選擇結(jié)構(gòu)(例如，SSL2)，該第二位串選擇結(jié)構(gòu)(例如，SSL2)被配置以在一第二側(cè)623上作為該特定有源位條狀物的一側(cè)柵極，該第二側(cè)623相對于該第一側(cè)624。
[0135]為了不選擇鄰近于該被選擇的特定有源位條狀物的一第一鄰近有源位條狀物和一第二鄰近有源位條狀物，其中該第一鄰近有源位條狀物(例如，BLl)是耦合至該第二子集合中的該第二位串選擇結(jié)構(gòu)(例如，SSL2)，并且該第二鄰近有源位條狀物(例如，BL3)是耦合至該第一子集合中的該第一位串選擇結(jié)構(gòu)(例如，SSL3)，施加一關(guān)斷偏壓至該第一子集合中的一第三位串選擇結(jié)構(gòu)(例如，SSL1)，該第三位串選擇結(jié)構(gòu)(例如，SSL1)被配置以作為該第一鄰近有源位條狀物(例如，BLl)的一側(cè)柵極按照用于，并且施加該關(guān)斷偏壓至該第二子集合中的一第四位串選擇結(jié)構(gòu)(例如，SSL4)，該第四位串選擇結(jié)構(gòu)(例如，SSL4)被配置以作為該第二鄰近有源位條狀物(例如，BL3)的一側(cè)柵極。該關(guān)斷偏壓包含一接地電壓、一非負電壓與施加至該第三和該第四位串選擇結(jié)構(gòu)的一浮動狀態(tài)(高阻抗狀態(tài)或斷開狀態(tài))的其中之一。雖然一非負關(guān)斷偏壓亦能夠與本技術(shù)一起工作，但本技術(shù)讓未使用負電壓來實施該多個SSL結(jié)構(gòu)成為可能，如使用-7V來不選擇鄰近一選擇的有源帶的多個有源帶，如圖4中描述的3D NAND存儲器裝置的該第二陣列配置所要求。
[0136]因此，與圖4中所描述的3D NAND存儲器裝置的該第二陣列配置對照，為了不選擇鄰近于一被選擇的有源位條狀物(例如，BL2)的多個鄰近的有源位條狀物(例如，BLl和BL3)，不需要在多個對應(yīng)的鄰近位串選擇結(jié)構(gòu)(例如，SSLl和SSL4)上施加一負關(guān)斷電壓，該多個對應(yīng)的鄰近串選擇結(jié)構(gòu)(例如，SSLl和SSL4)是耦合至在該多個鄰近的有源位條狀物(例如，BLl和BL3)的多個相對側(cè)(例如，621和626)處的多個側(cè)柵極。為了不選擇多個有源位條狀物，施加一大約O伏特的電壓到該多個位串選擇結(jié)構(gòu)(例如，SSLl, SSL4-7)，該多個位串選擇結(jié)構(gòu)(例如，SSLl，SSL4-7)耦合至不被選擇的該多個有源位條狀物(例如，BLl和BL3-6)，不管不被選擇的該多個有源位條狀物是否鄰近于一被選擇的有源位條狀物(例如，BL2)。
[0137]該多個有源位條狀物(例如，BL1-BL6)和該接墊(例如，610)是設(shè)置在一多層結(jié)構(gòu)的一層中，該多層結(jié)構(gòu)包含多個層，該多個層包含個別的多個有源位條狀物和接墊，且其中該多個位串選擇結(jié)構(gòu)中的多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL7)經(jīng)由該多個層在該對應(yīng)的多個有源位條狀物之間延伸，且該多個位串選擇結(jié)構(gòu)(例如，SSL1-SSL7)配置以作為該多個層中的多個有源位條狀物的多個側(cè)柵極。
[0138]圖7A為一表格，該表格繪示圖6中所示的多個交錯式配置的串選擇結(jié)構(gòu)上的電壓，以選擇一特定有源位條狀物。在圖7A所繪示的例子中，在一被選擇的有源位條狀物(例如，BL2)的多個相對側(cè)(例如，623與624)上的接通電壓(Vssl)的值為3.3V。為了不選擇其他的有源位條狀物(例如，BLl與BL3-6)，不管該其他的有源位條狀物是否鄰近于該被選擇的有源位條狀物(例如，BL2)，施加一關(guān)斷偏壓至該對應(yīng)的多個位串選擇結(jié)構(gòu)(例如，SSLl和SSL4-7)。該關(guān)斷偏壓包含一接地電壓、一非負電壓與一浮動狀態(tài)的其中之一。雖然一負關(guān)斷偏壓亦能夠與本技術(shù)一起工作，但該本技術(shù)讓未使用負電壓來實施該多個SSL結(jié)構(gòu)成為可能，如使用-7V來不選擇鄰近一選擇的有源帶的多個有源帶，如圖4中描述的3DNAND存儲器裝置的該第二陣列配置所要求。
[0139]圖7B繪示圖6中所示的多個交錯式配置的位串選擇結(jié)構(gòu)的多個電流-電壓特性。如圖7B所示，具有處在大約OV或-2V的一關(guān)斷電壓(Vinhibit),在一接通狀態(tài)中用于一被選擇的交錯式配置的位串選擇結(jié)構(gòu)的該漏極電流能夠到達le-5安培且具有大約IV的柵極臨界電壓Vt，且鄰近于該被選擇的交錯式配置的位串選擇結(jié)構(gòu)而用于多個未被選擇的交錯式配置的串選擇結(jié)構(gòu)的該漏極電流在一關(guān)斷狀態(tài)中能夠低于Ie-1l安培。因此，用于該接通狀態(tài)和該關(guān)斷狀態(tài)的該多個漏極電流藉擁有16的開/關(guān)特性差異而予以區(qū)別，如此提供相較于圖5B中所繪示的包含多個位串選擇結(jié)構(gòu)的該第二陣列配置的開/關(guān)特性為佳的開/關(guān)特性。
[0140]圖8繪示如圖6所示的包含多個交錯式配置的位串選擇結(jié)構(gòu)的一 3D NAND存儲器裝置的該陣列配置的摻雜濃度的仿真結(jié)果。如圖8所示，此處所描述的該多個位串選擇結(jié)構(gòu)中的多個鄰近的位串選擇結(jié)構(gòu)(例如，810、820和830)是沿著該多個有源位條狀物(例如，815和825)的不同位置而設(shè)置，該多個有源位條狀物(例如，815和825)是連接至一共享接地線(例如，860)。
[0141]如圖8所繪示，多個有源位條狀物(例如，815和825)具有每一立方厘米體積大約
5.1E+16的η型摻雜濃度。多個交錯式配置的位串選擇結(jié)構(gòu)(例如，810、820和830)、多個字線WL與多個接地選擇線GSL被耦合至該多個有源位條狀物，并且具有每一立方厘米體積大約5.0Ε+18的P型摻雜濃度。
[0142]圖9繪示如圖6所示的包含多個交錯式配置的位串選擇結(jié)構(gòu)的一 3D NAND存儲器裝置的該陣列配置的電子密度(e-density)輪廓的模擬結(jié)果。如圖9所示，此處所描述的在該多個位串選擇結(jié)構(gòu)中的多個鄰近的位串選擇結(jié)構(gòu)(例如，910、920和930)是沿著該多個有源位條狀物(例如，915和925)而在不同位置中設(shè)置，該多個有源位條狀物(例如，915和925)是連接至一共享接地線(例如，960)。該有源位條狀物915是以施加一接通電壓(VsJ 3.3V在該多個位串選擇結(jié)構(gòu)910和920上而被選擇，該多個位串選擇結(jié)構(gòu)910和920是沿著該有源位條狀物915而設(shè)置在不同位置。有源位條狀物925是以施加一 OV的關(guān)斷電壓在該位串選擇結(jié)構(gòu)930上而未被選擇，該位串選擇結(jié)構(gòu)930是沿著該有源位條狀物925的一側(cè)而設(shè)置。
[0143]如圖9所示，在該被選擇的有源位條狀物(例如，915)中的有源位條狀物具有每一立方厘米體積大約1.0E+18的電子密度，然而在該未被選擇的有源位條狀物(例如，925)中的該有源位條狀物的一部分沿著該位串選擇結(jié)構(gòu)930具有每一立方厘米體積大約1.0E+11的電子密度。在該部分(例如，926和927)的兩端處，電子密度能夠為每一立方厘米體積大約1.0E+18。因此，在該被選擇的有源位條狀物中的電子密度是以大約1.0E+7倍高于沿著該位串選擇結(jié)構(gòu)930在該未被選擇的有源位條狀物(例如，925)的該部分中的電子密度。
[0144]圖10為依據(jù)本技術(shù)的一實施例的包含具有多個交錯式配置的位串選擇結(jié)構(gòu)的3DNAND存儲陣列的半導(dǎo)體裝置的示意圖。該半導(dǎo)體裝置1075包含在具有多個交錯式配置的串選擇結(jié)構(gòu)的一半導(dǎo)體基板上的一 3D NAND存儲器陣列1060(如此處所描述的實施)，該多個交錯式配置的串選擇結(jié)構(gòu)是沿著多存儲單元的多NAND位串的多個有源位條狀物而在不同位置中設(shè)置。一列譯碼器1061是耦合至多個字線1062，且是沿著在該存儲器陣列1060的多個列(rows)而配置。一行譯碼器1063是耦合至多個SSL線1064，該多個SSL線1064包含多個交錯式配置的位串選擇結(jié)構(gòu)，該行譯碼器1063沿著對應(yīng)至該存儲器陣列1060中多個有源位條狀物的多個行(columns)而被配置，以從該陣列1060中的該多個存儲單元讀取與編程數(shù)據(jù)。一平面譯碼器1058經(jīng)由多個位線1059耦合至該存儲器陣列1060中的多個平面。在該總線1065上供應(yīng)多個地址給行譯碼器1063、列譯碼器1061與平面譯碼器1058。在區(qū)塊1066中的多個感測放大器和多個數(shù)據(jù)輸入結(jié)構(gòu)在此例子中是經(jīng)由數(shù)據(jù)總線1067而耦合至該行譯碼器1063。數(shù)據(jù)從集成電路1075上的輸入/輸出端口或從集成電路1075的內(nèi)部或外部其他數(shù)據(jù)源經(jīng)由該數(shù)據(jù)輸入線1071來供應(yīng)給在區(qū)塊1066中的該多個數(shù)據(jù)輸入結(jié)構(gòu)。在繪示的實施例中，其他的電路1074被包含在該集成電路(比如一通用處理器或?qū)Ｓ脩?yīng)用電路，或提供系統(tǒng)在一芯片上的功能性的多個模塊的一組合，該功能性由該NAND閃存單元陣列所支持)上。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸出線1072從在區(qū)塊1066中的該多個感測放大器供應(yīng)至集成電路1075上的多個輸入/輸出端口，或供應(yīng)至該集成電路1075的內(nèi)部或外部其他數(shù)據(jù)目的地。
[0145]在這個例子中所實施的一控制器使用偏壓配置狀態(tài)機1069來控制偏壓配置供應(yīng)電壓(如讀取、擦除、編程、擦除驗證與編程驗證電壓)的施力口，該偏壓配置供應(yīng)電壓經(jīng)由在區(qū)塊1068中的電壓供應(yīng)或多個電壓供應(yīng)而被產(chǎn)生或提供。
[0146]為了在該多個有源位條狀物中選擇一特定有源位條狀物，該控制器能夠施加一接通電壓到兩個位串選擇結(jié)構(gòu)，該兩個位串選擇結(jié)構(gòu)皆配置以作為該特定有源位條狀物的多個側(cè)柵極。
[0147]為了在該多個位有源位條狀物中不選擇一第二特定有源位條狀物，該控制器能夠施加一關(guān)斷電壓至至少一位串選擇結(jié)構(gòu)，該至少一位串選擇結(jié)構(gòu)被配置以作為該第二特定有源位條狀物的一側(cè)柵極。該關(guān)斷偏壓包含一接地電壓、一非負電壓與一浮動狀態(tài)的其中之一 O
[0148]如本領(lǐng)域所熟知，該控制器能夠使用專用邏輯電路而被實施。在替代的實施例中，該控制器包含一通用處理器，該通用處理器可以在相同的集成電路上被實施，該相同的集成電路執(zhí)行一計算機程序以控制該裝置的多個操作。在其他還有的實施例中，專用邏輯電路和通用處理器的組合可以被利用在該控制器的實施上。
[0149]雖然本技術(shù)是借著參照以上描述的較佳實施例和例子揭露的，應(yīng)理解的是這些例子系僅用來說明而非用以限制范圍。值得考慮的是，本領(lǐng)域習知技藝者可輕易的修改與組合，該些修改與組合亦在本發(fā)明的精神內(nèi)，不脫離本發(fā)明隨附權(quán)利要求范圍的范圍。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，包括: 多個有源位條狀物，其中該多個有源位條狀物中的多個有源位條狀物的一端與一接墊耦合在一起，且另一端與一導(dǎo)線相連； 多個字線； 多個存儲單元，位于該多個有源位條狀物與該多個字線間的交叉點處；以及 多個位串選擇結(jié)構(gòu)，其作為該多個有源位條狀物中的有源位條狀物的側(cè)柵極，該多個位串選擇結(jié)構(gòu)被配置成一交錯狀。
2.根據(jù)權(quán)利要求1所述的裝置，其中該多個位串選擇結(jié)構(gòu)被配置以作為該多個有源位條狀物中多個通道的多個側(cè)柵極，藉此形成多個位串選擇開關(guān)。
3.根據(jù)權(quán)利要求1所述的裝置，其中該多個位串選擇結(jié)構(gòu)被設(shè)置在該接墊與該多個存儲單元之間，該多個位串選擇結(jié)構(gòu)包含一第一子集合與一第二子集合，該第一子集合沒置于距該接墊一第一距離范圍內(nèi)，該第二子集合設(shè)置于距該接墊一第二距離范圍內(nèi)，該第一距離范圍與該第二距離范圍不同。
4.根據(jù)權(quán)利要求3所述 的裝置，其中該多個有源位條狀物中的多個有源位條狀物在一第一側(cè)上耦合到該第一子集合和該第二子集合其一中的一位串選擇結(jié)構(gòu)，且在相對于該第一側(cè)的一第二側(cè)上耦合到該第一子集合和該第二子集合其另一中的一位串選擇結(jié)構(gòu)。
5.根據(jù)權(quán)利要求3所述的裝置，包含填充在該多個有源位條狀物中該多個有源位條狀物之間的一絕緣材料，該絕緣材料被配置使得該絕緣材料在距該接墊該第一距離范圍內(nèi)被設(shè)置，該接墊鄰近于該多個有源位條狀物的該第二側(cè)，該多個有源位條狀物與耦合到該第一側(cè)的該多個位串選擇結(jié)構(gòu)相對，且該絕緣材料在距該接墊一第二距離范圍內(nèi)被設(shè)置，該接墊鄰近于該多個有源位條狀物的該第一側(cè)，該多個有源位條狀物與耦合到該第二側(cè)的該多個位串選擇結(jié)構(gòu)相對。
6.根據(jù)權(quán)利要求1所述的裝置，其中該多個位串選擇結(jié)構(gòu)中的多個位串選擇結(jié)構(gòu)在該多個有源位條狀物之間具有足夠的長度使得該多個位串選擇結(jié)構(gòu)的至少一些被配置以作為該多個有源位條狀物中兩個鄰近的有源位條狀物的該多個側(cè)柵極。
7.根據(jù)權(quán)利要求3所述的裝置，其中該第一距離范圍與該第二距離范圍沒有重疊。
8.根據(jù)權(quán)利要求3所述的裝置，其中該第一距離范圍與該第二距離范圍具有一部分重疊。
9.根據(jù)權(quán)利要求1所述的裝置，其中該多個位串選擇結(jié)構(gòu)在該多個有源位條狀物中選擇一特定有源位條狀物。
10.根據(jù)權(quán)利要求9所述的裝置，其中在多個位線中的一特定位線、該特定有源位條狀物與在該多元字線中的一特定字線的一組合選擇辨識該多個存儲單元中的一特定存儲單J Li ο
11.根據(jù)權(quán)利要求1所述的裝置，其中該多個位串選擇結(jié)構(gòu)中的一特定位串選擇結(jié)構(gòu)控制該多個有源位條狀物中一第一有源位條狀物與一第二有源位條狀物的導(dǎo)電性。
12.根據(jù)權(quán)利要求3所述的裝置，更包含耦合到該多個位串選擇結(jié)構(gòu)的控制電路，且為了在該多個有源位條狀物中選擇一特定有源位條狀物，該控制電路施加一接通電壓到該第一子集合中的一第一位串選擇結(jié)構(gòu)，該第一位串選擇結(jié)構(gòu)配置以作為該特定有源位條狀物的一側(cè)柵極，且該控制電路施加該接通電壓到該第二子集合中的一第二位串選擇結(jié)構(gòu)，該第二位串選擇結(jié)構(gòu)配置以作為該特定有源位條狀物的一側(cè)柵極。
13.根據(jù)權(quán)利要求12所述的裝置，為了不選擇鄰近于該特定有源位條狀物的一第一鄰近有源位條狀物與一第二鄰近有源位條狀物，其中該第一鄰近有源位條狀物耦合到該第二子集合中的該第二位串選擇結(jié)構(gòu)，且該第二鄰近有源位條狀物耦合到該第一子集合中的該第一位串選擇結(jié)構(gòu)，該控制電路施加一關(guān)斷偏壓到該第一子集合中的一第三位串選擇結(jié)構(gòu)，該第三位串選擇結(jié)構(gòu)配置以作為該第一鄰近有源位條狀物的一側(cè)柵極，且該控制電路施加該關(guān)斷偏壓到在該第二子集合中的一第四位串選擇結(jié)構(gòu)，該第四位串選擇結(jié)構(gòu)配置以作為該第二鄰近有源位條狀物的一側(cè)柵極。
14.根據(jù)權(quán)利要求13所述的裝置，其中該關(guān)斷偏壓包含一接地電壓、一非負電壓、與施加到該第三和該第四串位選擇結(jié)構(gòu)的一浮動狀態(tài)的其中之一。
15.根據(jù)權(quán)利要求1所述的裝置，其中該多個有源位條狀物與該接墊是設(shè)置在一多層結(jié)構(gòu)的一層中，該多層結(jié)構(gòu)包含多個層，該多個層包括個別的多個有源位條狀物與接墊，且其中在該多個位串選擇結(jié)構(gòu)中的多個位串選擇結(jié)構(gòu)經(jīng)由該多個層而在對應(yīng)的多個有源位條狀物之間被延伸，且被配置以作為該多個層中多個有源位條狀物的多個側(cè)柵極。
16.一種半導(dǎo)體裝置，包括: 多個有源位條狀物，其中該多個有源位條狀物中的多個有源位條狀物的一端與一接墊耦合在一起，且另一端與一導(dǎo)線相連； 多個字線； 多個存儲單元，位于該多個有源位條狀物與該多個字線間的交叉點處； 多個位串選擇結(jié)構(gòu)，其作為該多個有源位條狀物中的有源位條狀物的側(cè)柵極，該多個位串選擇結(jié)構(gòu)被配置成一交錯狀；以及 控制電路，其耦合到該多個位串選擇結(jié)構(gòu)，該控制電路被配置以通過施加一接通電壓到兩個位串選擇結(jié)構(gòu)來接通一特定有源位條狀物，該兩個位串選擇結(jié)構(gòu)被配置以作為該特定有源位條狀物的多個側(cè)柵極。
17.根據(jù)權(quán)利要求16所述的裝置，其中該控制電路被配置以通過施加一關(guān)斷偏壓到至少一位串選擇結(jié)構(gòu)來關(guān)斷該多個有源位條狀物中的一第二特定有源位條狀物，該至少一位串選擇結(jié)構(gòu)被配置以作為該第二特定有源位條狀物的一側(cè)柵極。
18.根據(jù)權(quán)利要求17所述的裝置，其中該關(guān)斷偏壓包含一接地電壓、一非負電壓、與施加到該至少一位串選擇結(jié)構(gòu)的一浮動狀態(tài)的其中之一。
19.一種操作一半導(dǎo)體裝置的方法，該半導(dǎo)體裝置包含多個有源位條狀物、多個字線、與該多個有源位條狀物與該多個字線之間的交叉點處的多個存儲單元，該方法包括: 施加多個電壓到多個位串選擇結(jié)構(gòu)，該多個位串選擇結(jié)構(gòu)配置以作為該多個有源位條狀物中的有源位條狀物的側(cè)柵極，該多個位串選擇結(jié)構(gòu)被配置成一交錯狀。
20.根據(jù)權(quán)利要求19所述的方法，更包含: 施加一接通電壓到兩個位串選擇結(jié)構(gòu)以便選擇一特定有源位條狀物，該兩個位串選擇結(jié)構(gòu)配置以作為該多個有源位條狀物中該特定有源位條狀物的多個側(cè)柵極。
21.根據(jù)權(quán)利要求19所述的方法，更包含: 施加一接通電壓到一第一位串選擇結(jié)構(gòu)，該第一位串選擇結(jié)構(gòu)被配置以作為該多個有源位條狀物中一特定有源位條狀物的一第一側(cè)柵極；以及施加一關(guān)斷偏壓到一第二位串選擇結(jié)構(gòu)，該第二位串選擇結(jié)構(gòu)被配置以作為該特定有源位條狀物的一第二側(cè)柵極， 以便不選擇該特定有源位條狀物，該特定有源位條狀物鄰近于耦合到該第一側(cè)柵極的一被選擇的有源位條狀物，且該特定有源位條狀物鄰近于耦合到該第二側(cè)柵極的一未被選擇的有源位條狀物。
22.根據(jù)權(quán)利要求19所述的方法，更包含: 施加一關(guān)斷偏壓到至少一位串選擇結(jié)構(gòu)，該至少一位串選擇結(jié)構(gòu)被配置以作為該多個有源位條狀物中一特定有源位條狀物的一第一側(cè)柵極，以便不選擇該特定有源位條狀物，該特定有源位條狀物只鄰近于在該多個有源位條狀物中其余未被選擇的有源位條狀物。
23.一種操作一半導(dǎo)體裝置的方法，該半導(dǎo)體裝置包含多個有源位條狀物、多個字線、與該多個有源位條狀物與該多個字線之間的交叉點處的多個存儲單元，該方法包括: 施加多個電壓到多個位串選擇結(jié)構(gòu)，該多個位串選擇結(jié)構(gòu)配置以作為該多個有源位條狀物中的有源位條狀物的側(cè)柵極，該多個位串選擇結(jié)構(gòu)被配置成一交錯狀，以便不選擇在該多個有源位條狀物中的一特定有源位條狀物，該多個電壓包含一接通電壓與一關(guān)斷偏壓，該接通電壓被施加配置以作為該特定有源位條狀物的一第一側(cè)柵極的一第一位串結(jié)構(gòu)，該關(guān)斷偏壓被施加到配置以作為該特定有源位條狀物的一第二側(cè)柵極的一第二位串選擇結(jié)構(gòu)。
24.—種半導(dǎo)體裝置，包括: 一存儲單元陣列，包含多個存儲單元串的多個疊層與多個位線，該多個疊層中的該多個位串經(jīng)由多個接墊耦合到該多個位線，該多個接墊被設(shè)置在該多個疊層中該多個位串的一第一端；以及 多個位串選擇結(jié)構(gòu)，其被設(shè)置于該多個接墊與該多個疊層中該多個位串的該第一端之間，且被交錯地配置。
25.根據(jù)權(quán)利要求24所述的裝置，其中該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)是沿著該多個疊層中的每一疊層設(shè)置，在每一疊層上的該兩個位串選擇結(jié)構(gòu)是沿著該多個疊層偏移以便形成一交錯配置。
26.一種半導(dǎo)體裝置，包括: 一控制電路，耦合至多個位串選擇結(jié)構(gòu)，其中該控制電路施加多個非零、接通狀態(tài)電壓至該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)，該兩個位串選擇結(jié)構(gòu)皆鄰近于一被選擇的位串，并且施加多個關(guān)斷電壓至該多個位串選擇結(jié)構(gòu)中的其余位串選擇結(jié)構(gòu)以阻斷在其他位串中的電流。
27.一種制造一半導(dǎo)體裝置的方法，包括: 提供一控制電路，該控制電路耦合至多個位串選擇結(jié)構(gòu)，其中該控制電路施加多個非零、接通狀態(tài)電壓至該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)，該兩個位串選擇結(jié)構(gòu)皆鄰近于一被選擇的位串，并且施加多個關(guān)斷電壓至該多個位串選擇結(jié)構(gòu)中的其余位串選擇結(jié)構(gòu)以阻斷在其他位串中的電流。
28.一種操作一半導(dǎo)體裝置的方法，包括: 施加多個非零、接通狀態(tài)電壓至該多個位串選擇結(jié)構(gòu)中的兩個位串選擇結(jié)構(gòu)，該兩個位串選擇結(jié)構(gòu)皆鄰近于一被選擇的位串，并且施加多個關(guān)斷電壓至該多個位串選擇結(jié)構(gòu)中的其余位串選擇結(jié)構(gòu)以 阻斷在其他位串中的電流。
【文檔編號】H01L27/115GK104051466SQ201310409202
【公開日】2014年9月17日 申請日期:2013年9月10日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】施彥豪, 蕭逸璿 申請人:旺宏電子股份有限公司