本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，涉及一種BCD（BipolarCMOSDMOS）器件及其制造方法。

背景技術(shù)：
高壓功率集成電路常利用Bipolar晶體管的高模擬精度、CMOS的高集成度以及DMOS（Double-diffusedMOSFET）的高功率或電壓特性，將Bipolar模擬電路、CMOS邏輯電路、CMOS模擬電路和DMOS高壓功率器件單片集成在一起（簡(jiǎn)稱BCD器件）。橫向高壓器件由于漏極、柵極、源極都在芯片表面，易于通過(guò)內(nèi)部連接與低壓信號(hào)電路集成，被廣泛應(yīng)用于高壓功率集成電路中。但由于DMOS器件的比導(dǎo)通電阻（Specificon-resistance,Ron,sp）與器件擊穿電壓（BreakdownVoltage,BV）存在Ron,sp∝BV2.3~2.6的關(guān)系，使得器件在高壓應(yīng)用時(shí)，導(dǎo)通電阻急劇上升，這就限制了橫向高壓DMOS器件在高壓功率集成電路中的應(yīng)用，尤其是在要求低導(dǎo)通損耗和小芯片面積的電路中。為了克服高導(dǎo)通電阻的問(wèn)題，J.A.APPLES等人提出了RESURF（ReducedSURfaceField）降低表面場(chǎng)技術(shù)，被廣泛應(yīng)用于高壓器件的設(shè)計(jì)中?；赗ESURF耐壓原理，我們已經(jīng)發(fā)明了BCD半導(dǎo)體器件及其制造技術(shù)（專利號(hào)：ZL200810148118.3），在單晶襯底上實(shí)現(xiàn)nLIGBT、nLDMOS、低壓NMOS、低壓PMOS和低壓NPN的單片集成，得到性能優(yōu)良的高壓、高速、低導(dǎo)通損耗的功率器件，由于沒有采用外延工藝，芯片具有較低的制造成本。本發(fā)明在之前發(fā)明ZL200810148118.3（發(fā)明名稱：BCD半導(dǎo)體器件及其制造方法）的基礎(chǔ)上，提出一種新型的BCD半導(dǎo)體器件及其制造方法，能夠在同一芯片上同時(shí)集成高壓nLIGBT、三類高壓nLDMOS、低壓NMOS、低壓PMOS和低壓NPN等半導(dǎo)體器件，其中，所集成的高壓半導(dǎo)體器件與常規(guī)具有降場(chǎng)層的高壓半導(dǎo)體器件相比，在相同芯片面積的情況下具有更小的導(dǎo)通電阻（或在相同的導(dǎo)通能力的情況下具有更小的芯片面積）。所述制造方法簡(jiǎn)單，工藝難度相對(duì)較低。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的目的是這樣達(dá)到的：一種BCD半導(dǎo)體器件，如圖1所示，包括集成于同一芯片上的高壓nLIGBT器件1、第一類高壓nLDMOS器件2、第二類高壓nLDMOS器件3、第三類高壓nLDMOS器件4、低壓NMOS器件5、低壓PMOS器件6和低壓NPN器件7。所述高壓nLIGBT器件1直接做在p型襯底10中，n型重?fù)诫s層201位于場(chǎng)氧化層51下、被n型漂移區(qū)阱21包圍；p型降場(chǎng)層301位于n型重?fù)诫s層201下方；p+陽(yáng)極區(qū)72處于陽(yáng)極金屬902下、被n型漂移區(qū)阱21包圍；n+陰極區(qū)81和p+阱接觸區(qū)71并排處于陰極金屬901下、被p型體區(qū)31包圍；多晶硅柵61部分處于柵氧化層41上、部分處于場(chǎng)氧化層51上；陰極金屬901、陽(yáng)極金屬902和多晶硅柵61之間通過(guò)金屬前介質(zhì)11相互隔離。所述第一類高壓nLDMOS器件2直接做在p型襯底10中，n型重?fù)诫s層202位于場(chǎng)氧化層51下、被n型漂移區(qū)阱22包圍；p型降場(chǎng)層302位于n型重?fù)诫s層202下方；n+漏區(qū)83處于漏極金屬904下、被n型漂移區(qū)阱22包圍；n+源區(qū)82和p+阱接觸區(qū)73并排處于源極金屬903下、被p型體區(qū)32包圍；多晶硅柵63部分處于柵氧化層42上、部分處于場(chǎng)氧化層51上；源極金屬903、漏極金屬904和多晶硅柵63之間通過(guò)金屬前介質(zhì)11相互隔離。所述第二類高壓nLDMOS器件3直接做在p型襯底10中，n+漏區(qū)85處于漏極金屬906下、被n型漂移區(qū)阱23包圍；n+源區(qū)84和p+阱接觸區(qū)74并排處于源極金屬905下、被p型體區(qū)33包圍；多晶硅柵65部分處于柵氧化層43上、部分處于場(chǎng)氧化層51上；源極金屬905、漏極金屬906和多晶硅柵65直接通過(guò)金屬前介質(zhì)11相互隔離。所述第三類高壓nLDMOS器件4直接做在p型襯底10中，n+漏區(qū)87處于漏極金屬908下、被n型漂移區(qū)阱24包圍；n+源區(qū)86和p+阱接觸區(qū)75并排處于源極金屬907下、被p型體區(qū)34包圍；多晶硅柵66處于柵氧化層44上；源極金屬907、漏極金屬908和多晶硅柵66之間通過(guò)金屬前介質(zhì)11相互隔離。所述低壓NMOS器件5做在p型阱35中，p型阱35被襯底10包圍，其n+漏區(qū)89處于漏極金屬910下、被p型阱35包圍；n+源區(qū)88和p+阱接觸區(qū)76并排處于源極金屬909下、被p型阱35包圍；多晶硅柵67處于柵氧化層45上、金屬前介質(zhì)11下；多晶硅柵67、源極金屬909和漏極金屬910通過(guò)金屬前介質(zhì)11相互隔離。所述低壓PMOS器件6做在n漂移區(qū)阱25中，p+漏區(qū)78處于漏極金屬912下、被n型漂移區(qū)阱25包圍，所述p+源區(qū)77和n+阱接觸區(qū)810并排處于源極金屬911下、被n型漂移區(qū)阱25包圍，所述多晶硅柵68處于柵氧化層46上、金屬前介質(zhì)11下，所述多晶硅柵68、源極金屬911和漏極金屬912通過(guò)金屬前介質(zhì)11相互隔離。所述低壓NPN器件7直接做在p型襯底10中，集電區(qū)n型阱26置于p型襯底10中，所述基區(qū)p型阱36被集電區(qū)n型阱26包圍，所述基極p+接觸區(qū)79位于基極金屬914下、被基區(qū)p阱36包圍，所述發(fā)射極n+區(qū)812位于發(fā)射極金屬915下、被基區(qū)p型阱36包圍，所述集電極n+區(qū)811位于集電極金屬913下、被n型漂移區(qū)阱26包圍，集電極金屬913、基極金屬914和發(fā)射極金屬915通過(guò)金屬前介質(zhì)11相互隔離。所述的BCD半導(dǎo)體器件中，在高壓nLIGBT器件1的n型漂移區(qū)阱21和第一類高壓nLDMOS器件2的n型漂移區(qū)阱22中分別引入n型重?fù)诫s層201、202，開態(tài)時(shí)，為高壓器件提供表面低阻通道，從而降低器件的比導(dǎo)通電阻，緩解耐壓和比導(dǎo)通電阻的矛盾關(guān)系。上述BCD器件的制造方法包括以下步驟：第一步，采用光刻和離子注入工藝，在p型襯底10中注入n型雜質(zhì)，擴(kuò)散形成n型漂移區(qū)阱21～26；所述的p型襯底電阻率10～200歐姆·厘米，n型雜質(zhì)注入劑量1E12cm-2～1E13cm-2；第二步，采用光刻和離子注入工藝，在p型襯底10中注入p型雜質(zhì)，擴(kuò)散形成p型體區(qū)31~36，p型雜質(zhì)注入劑量為1E12cm-2～5E13cm-2；第三步，形成場(chǎng)氧化層51；第四步，采用光刻和離子注入工藝，在p型襯底10上注入p型雜質(zhì)，形成p型埋層12~16；在n型漂移區(qū)阱21、22中注入p型雜質(zhì)形成p型降場(chǎng)層301、302；所述的p型雜質(zhì)注入劑量為1E12cm-2～2E13cm-2；第五步，采用光刻和離子注入工藝，在n型漂移區(qū)阱21、22中注入n型雜質(zhì)，形成n型重?fù)诫s層201、202，n型雜質(zhì)注入劑量為1E12cm-2~2E13cm-2；第六步，形成nLIGBT器件1、第一類高壓nLDMOS器件2、第二類高壓nLDMOS器件3、第三類高壓nLDMOS器件4、低壓NMOS器件5和低壓PMOS器件6的柵氧化層41~46，柵氧化層厚度為7nm~100nm；第七步，形成nLIGBT器件1的多晶硅柵61和多晶硅場(chǎng)板62、第一類高壓nLDMOS器件2的多晶硅柵63和多晶硅場(chǎng)板64、第二類高壓nLDMOS器件3的多晶硅柵65，第三類高壓nLDMOS器件4的多晶硅柵66，低壓NMOS器件5的多晶硅柵67和低壓PMOS器件6的多晶硅柵68，多晶硅柵方塊電阻值為10~40歐姆/方塊；第八步，先后注入n型（或p型）雜質(zhì)和p型（或n型）雜質(zhì)形成nLIGBT器件1的n+陰極區(qū)81、nLIGBT的p+阱接觸區(qū)71、nLIGBT的p+陽(yáng)極區(qū)72、第一類高壓nLDMOS器件2的n+源區(qū)82、第一類高壓nLDMOS器件2的p+阱接觸區(qū)73、第一類高壓nLDMOS器件2的n+漏區(qū)83、第二類高壓nLDMOS器件3的n+源區(qū)84、第二類高壓nLDMOS器件3的p+阱接觸區(qū)74、第二類高壓nLDMOS器件3的n+漏區(qū)85、第三類高壓nLDMOS器件4的n+源區(qū)86、第三類高壓nLDMOS器件4的p+阱接觸區(qū)75、第三類高壓nLDMOS器件4的n+漏區(qū)87、低壓NMOS器件5的n+源區(qū)88、低壓NMOS器件5的p+阱接觸區(qū)76、低壓NMOS器件5的n+漏區(qū)89、低壓PMOS器件6的p+源區(qū)77、低壓PMOS器件6的n+阱接觸區(qū)810、低壓PMOS器件6的p+漏區(qū)78、NPN器件7的集電極n+區(qū)811，NPN器件7的基極p+接觸區(qū)79，NPN器件7的發(fā)射極n+區(qū)812，n型雜質(zhì)和p型雜質(zhì)注入劑量1E15cm-2～2E16cm-2；第九步，淀積形成金屬前介質(zhì)11；第十步，形成高壓nLIGBT器件1的陰極金屬901和陽(yáng)極金屬902，第一類高壓nLDMOS器件2的源極金屬903和漏極金屬904，第二類高壓nLDMOS器件3的源極金屬905和漏極金屬906，第三類高壓nLDMOS器件4的源極金屬907和漏極金屬908，低壓NMOS器件5的源極金屬909和漏極金屬910，低壓PMOS器件6的源極金屬911和漏極金屬912，NPN器件7的集電極金屬913、基極金屬914和發(fā)射極金屬915。需要說(shuō)明的是：（1）所述的高壓nLIGBT器件1、第一類nLDMOS器件2、第二類nLDMOS器件3、第三類nLDMOS器件4、低壓NMOS器件5還可以具有p型埋層12~16，p型埋層12~16分別位于p型體區(qū)31~35與襯底10之間；p型埋層可以降低n+源區(qū)、p型體區(qū)和n型漂移區(qū)阱構(gòu)成的NPN寄生三極管的電阻，防止寄生三極管開啟，改善高壓器件的安全工作區(qū)。（2）所述的nLIGBT器件1和第一類nLDMOS器件2還可以具有多晶硅場(chǎng)板62、64，多晶硅場(chǎng)板62、64位于場(chǎng)氧化層51上方、分別與陽(yáng)極金屬902和漏極金屬904相連；多晶硅場(chǎng)板可以優(yōu)化器件表面電場(chǎng)分布，進(jìn)一步提高器件的擊穿電壓。（3）所述n型阱21~26不同器件可分步形成，也可同時(shí)形成；所述p型阱31~36不同器件可分步形成，也可同時(shí)形成；所述n型重?fù)诫s層201、202不同器件可以分步形成，也可以同時(shí)形成；所述p型降場(chǎng)層301、302不同器件可以分步形成，也可同時(shí)形成；所述的場(chǎng)氧化層51可以在第四步和第五步之前完成，也可以在第四步和第五步之后完成。本發(fā)明的優(yōu)點(diǎn)是：本發(fā)明在襯底10上實(shí)現(xiàn)nLIGBT、nLDMOS、低壓NMOS、低壓PMOS和低壓NPN的單片集成。由于n型重?fù)诫s層201、202分別位于n型漂移區(qū)阱21和22表面，器件正向?qū)〞r(shí)，n型重?fù)诫s層201、202增加了漂移區(qū)中多數(shù)載流子，為高壓器件提供了一個(gè)的表面低阻的導(dǎo)電溝道，提高器件的電導(dǎo)率，大大降低了高壓器件的比導(dǎo)通電阻，從而降低芯片的制造成本。與常規(guī)具有降場(chǎng)層的高壓半導(dǎo)體器件相比，本發(fā)明提供的高壓半導(dǎo)體器件在相同芯片面積的情況下具有更小的導(dǎo)通電阻（或在相同的導(dǎo)通能力的情況下具有更小的芯片面積）。本發(fā)明的nLIGBT器件、nLDMOS器件還具有高耐壓和低的比導(dǎo)通電阻等特點(diǎn)。附圖說(shuō)明圖1是本發(fā)明提供的BCD半導(dǎo)體器件的結(jié)構(gòu)示意圖。圖中，10是p型襯底，11是金屬前介質(zhì)，21~26是n型漂移區(qū)阱，201、202是n型重?fù)诫s層，301、302是p型降場(chǎng)層，31~36是p型阱，12~16是p型埋層，41~46是柵氧化層，51是場(chǎng)氧化層，61、63、65~68是多晶硅柵，62、64是多晶硅場(chǎng)板，71~79是p+的各區(qū)，81~89是n+的各區(qū)，810~812是低壓器件的各極n+區(qū)，901~915是各金屬電極。具體實(shí)施方式本發(fā)明給出了一種新型的BCD半導(dǎo)體器件，如圖1所示：所述高壓nLIGBT器件1直接做在p型襯底10中，n型重?fù)诫s層201位于場(chǎng)氧化層51下、被n型漂移區(qū)阱21包圍；p型降場(chǎng)層301位于n型重?fù)诫s層201下方；p+陽(yáng)極區(qū)72處于陽(yáng)極金屬902下、被n型漂移區(qū)阱21包圍；n+陰極區(qū)81和p+阱接觸區(qū)71并排處于陰極金屬901下、被p型體區(qū)31包圍；多晶硅柵61部分處于柵氧化層41上、部分處于場(chǎng)氧化層51上；陰極金屬901、陽(yáng)極金屬902和多晶硅柵61之間通過(guò)金屬前介質(zhì)11相互隔離。所述第一類高壓nLDMOS器件2直接做在p型襯底10中，n型重?fù)诫s層202位于場(chǎng)氧化層51下、被n型漂移區(qū)阱22包圍；p型降場(chǎng)層302位于n型重?fù)诫s層202下方；n+漏區(qū)83處于漏極金屬904下、被n型漂移區(qū)阱22包圍；n+源區(qū)82和p+阱接觸區(qū)73并排處于源極金屬903下、被p型體區(qū)32包圍；多晶硅柵63部分處于柵氧化層42上、部分處于場(chǎng)氧化層51上；源極金屬903、漏極金屬904和多晶硅柵63之間通過(guò)金屬前介質(zhì)11相互隔離。所述第二類高壓nLDMOS器件3直接做在p型襯底10中，n+漏區(qū)85處于漏極金屬906下、被n型漂移區(qū)阱23包圍；n+源區(qū)84和p+阱接觸區(qū)74并排處于源極金屬905下、被p型體區(qū)33包圍；多晶硅柵65部分處于柵氧化層43上、部分處于場(chǎng)氧化層51上；源極金屬905、漏極金屬906和多晶硅柵65直接通過(guò)金屬前介質(zhì)11相互隔離。所述第三類高壓nLDMOS器件4直接做在p型襯底10中，n+漏區(qū)87處于漏極金屬908下、被n型漂移區(qū)阱24包圍；n+源區(qū)86和p+阱接觸區(qū)75并排處于源極金屬907下、被p型體區(qū)34包圍；多晶硅柵66處于柵氧化層44上；源極金屬907、漏極金屬908和多晶硅柵66之間通過(guò)金屬前介質(zhì)11相互隔離。所述低壓NMOS器件5做在p型阱35中，p型阱35被襯底10包圍，其n+漏區(qū)89處于漏極金屬910下、被p型阱35包圍；n+源區(qū)88和p+阱接觸區(qū)76并排處于源極金屬909下、被p型阱35包圍；多晶硅柵67處于柵氧化層45上、金屬前介質(zhì)11下；多晶硅柵67、源極金屬909和漏極金屬910通過(guò)金屬前介質(zhì)11相互隔離。所述低壓PMOS器件6做在n漂移區(qū)阱25中，p+漏區(qū)78處于漏極金屬912下、被n型漂移區(qū)阱25包圍，所述p+源區(qū)77和n+阱接觸區(qū)810并排處于源極金屬911下、被n型漂移區(qū)阱25包圍，所述多晶硅柵68處于柵氧化層46上、金屬前介質(zhì)11下，所述多晶硅柵68、源極金屬911和漏極金屬912通過(guò)金屬前介質(zhì)11相互隔離。所述低壓NPN器件7直接做在p型襯底10中，集電區(qū)n型阱26置于p型襯底10中，所述基區(qū)p型阱36被集電區(qū)n型阱26包圍，所述基極p+接觸區(qū)79位于基極金屬914下、被基區(qū)p阱36包圍，所述發(fā)射極n+區(qū)812位于發(fā)射極金屬915下、被基區(qū)p型阱36包圍，所述集電極n+區(qū)811位于集電極金屬913下、被n型漂移區(qū)阱26包圍，集電極金屬913、基極金屬914和發(fā)射極金屬915通過(guò)金屬前介質(zhì)11相互隔離。上述BCD半導(dǎo)體器件的制造方法包括以下步驟：第一步，采用光刻和離子注入工藝，在p型襯底10中注入n型雜質(zhì)，擴(kuò)散形成n型漂移區(qū)阱21～26；所述的p型襯底電阻率10～200歐姆·厘米，n型雜質(zhì)注入劑量1E12cm-2～1E13cm-2；第二步，采用光刻和離子注入工藝，在p型襯底10中注入p型雜質(zhì)，擴(kuò)散形成p型體區(qū)31~36，p型雜質(zhì)注入劑量為1E12cm-2～5E13cm-2；第三步，形成場(chǎng)氧化層51；第四步，采用光刻和離子注入工藝，在p型襯底10上注入p型雜質(zhì)，形成p型埋層12~16；在n型漂移區(qū)阱21、22中注入p型雜質(zhì)形成p型降場(chǎng)層301、302；所述的p型雜質(zhì)注入劑量為1E12cm-2～2E13cm-2；第五步，采用光刻和離子注入工藝，在n型漂移區(qū)阱21、22中注入n型雜質(zhì)，形成n型重?fù)诫s層201、202，n型雜質(zhì)注入劑量為1E12cm-2~2E13cm-2；第六步，形成nLIGBT器件1、第一類高壓nLDMOS器件2、第二類高壓nLDMOS器件3、第三類高壓nLDMOS器件4、低壓NMOS器件5和低壓PMOS器件6的柵氧化層41~46，柵氧化層厚度為7nm~100nm；第七步，形成nLIGBT器件1的多晶硅柵61和多晶硅場(chǎng)板62、第一類高壓nLDMOS器件2的多晶硅柵63和多晶硅場(chǎng)板64、第二類高壓nLDMOS器件3的多晶硅柵65，第三類高壓nLDMOS器件4的多晶硅柵66，低壓NMOS器件5的多晶硅柵67和低壓PMOS器件6的多晶硅柵68，多晶硅柵方塊電阻值為10~40歐姆/方塊；第八步，先后注入n型（或p型）雜質(zhì)和p型（或n型）雜質(zhì)形成nLIGBT器件1的n+陰極區(qū)81、nLIGBT的p+阱接觸區(qū)71、nLIGBT的p+陽(yáng)極區(qū)72、第一類高壓nLDMOS器件2的n+源區(qū)82、第一類高壓nLDMOS器件2的p+阱接觸區(qū)73、第一類高壓nLDMOS器件2的n+漏區(qū)83、第二類高壓nLDMOS器件3的n+源區(qū)84、第二類高壓nLDMOS器件3的p+阱接觸區(qū)74、第二類高壓nLDMOS器件3的n+漏區(qū)85、第三類高壓nLDMOS器件4的n+源區(qū)86、第三類高壓nLDMOS器件4的p+阱接觸區(qū)75、第三類高壓nLDMOS器件4的n+漏區(qū)87、低壓NMOS器件5的n+源區(qū)88、低壓NMOS器件5的p+阱接觸區(qū)76、低壓NMOS器件5的n+漏區(qū)89、低壓PMOS器件6的p+源區(qū)77、低壓PMOS器件6的n+阱接觸區(qū)810、低壓PMOS器件6的p+漏區(qū)78、NPN器件7的集電極n+區(qū)811，NPN器件7的基極p+接觸區(qū)79，NPN器件7的發(fā)射極n+區(qū)812，n型雜質(zhì)和p型雜質(zhì)注入劑量1E15cm-2～2E16cm-2；第九步，淀積形成金屬前介質(zhì)11；第十步，形成高壓nLIGBT器件1的陰極金屬901和陽(yáng)極金屬902，第一類高壓nLDMOS器件2的源極金屬903和漏極金屬904，第二類高壓nLDMOS器件3的源極金屬905和漏極金屬906，第三類高壓nLDMOS器件4的源極金屬907和漏極金屬908，低壓NMOS器件5的源極金屬909和漏極金屬910，低壓PMOS器件6的源極金屬911和漏極金屬912，NPN器件7的集電極金屬913、基極金屬914和發(fā)射極金屬915。其中，工藝步驟中的第三步形成場(chǎng)氧化層51可以在p型埋層12~16、p型降場(chǎng)層301和302以及n型重?fù)诫s層201和202形成之前完成，也可以在p型埋層12~16、p型降場(chǎng)層301和302以及n型重?fù)诫s層201和202形成之后完成。場(chǎng)氧化層51的熱氧化時(shí)間較長(zhǎng)，如果在之后完成，將大大影響p型降場(chǎng)層301、302和n型重?fù)诫s層201、202的擴(kuò)散，從而影響器件性能，因此場(chǎng)氧化層51在重?fù)诫s區(qū)形成之前完成，器件效果更好。本發(fā)明在p型襯底10上制造BCD半導(dǎo)體器件，通過(guò)在n型漂移區(qū)阱21、22中引入n型重?fù)诫s層201、202，為橫向高壓器件提供一個(gè)表面的低阻導(dǎo)電溝道，極大地降低了高壓器件的比導(dǎo)通電阻，緩解耐壓和比導(dǎo)通電阻之間的矛盾關(guān)系，從而降低芯片的制造成本。將高壓nLIGBT器件1，第一類高壓nLDMOS器件2、第二類高壓nLDMOS器件3、第三類高壓nLDMOS器件4、低壓NMOS器件5、低壓PMOS器件6和低壓NPN器件7單片集成，減小芯片面積，增大了芯片的應(yīng)用領(lǐng)域。本發(fā)明中，p型襯底10電阻率10~200歐姆·厘米、n型漂移區(qū)阱21~26結(jié)深2微米~12微米、p型埋層12~16厚度為0.5微米~5微米、p型降場(chǎng)層301、302厚度為0.5~5微米、n型重?fù)诫s層201、202為0.5微米~5微米、p型阱31~36結(jié)深0.5微米~6微米、柵氧化層41~46厚度7nm~100nm。在單晶襯底實(shí)現(xiàn)nLIGBT器件、nLDMOS器件、低壓NMOS器件、低壓PMOS器件和低壓NPN器件的單片集成，包括：100V~1200V的nLIGBT器件1，100V~1200V的第一類高壓nLDMOS器件2，40V~120V的第二類高壓nLDMOS器件3，10V~60V的第三類高壓nLDMOS器件4，滿足高壓功率集成電路對(duì)高壓功率器件的要求。