專利名稱：Cmos圖像傳感器的像素單元組及cmos圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS圖像傳感器，尤其涉及一種采用小面積像素的CMOS圖像傳感器的像素單元組及CMOS圖像傳感器。
背景技術(shù)：
圖像傳感器已經(jīng)廣泛應(yīng)用于數(shù)碼相機(jī)、移動手機(jī)、醫(yī)療器械、汽車和其他應(yīng)用場合。特別是CMOS (互補(bǔ)型金屬氧化物半導(dǎo)體)圖像傳感器的快速發(fā)展，使人們對低功耗小尺寸高分辨率圖像傳感器有了更高的要求。現(xiàn)有技術(shù)中的CMOS圖像傳感器像素結(jié)構(gòu)的排布方式以4T2S (四晶體管兩個像素共享)為例，由于依賴于像素本身的結(jié)構(gòu)特征，其二維像素陣列一般需要行譯碼器控制金屬線分別連接至電荷傳輸晶體管、行選擇晶體管和復(fù)位晶體管的柵極，需要電源金屬線和列像素信號輸出金屬線，以便控制像素陣列器件來實(shí)現(xiàn)采集光電信號的功能。上述現(xiàn)有技術(shù)至少存在以下缺點(diǎn):由于小尺寸像素傳感器的感光面積小，靈敏度低，使得傳遞暗光下的信息不夠清晰，特別是像素陣列中使用了多條金屬互連線，導(dǎo)致金屬窗口開口率低，阻擋了部分光線入射到光電二極管中，從而影響了圖像的清晰度。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種CMOS圖像傳感器的像素單元及CMOS圖像傳感器，提高金屬窗口開口率，保證了圖像的清晰度，解決目前CMOS圖像傳感器的小尺寸像素陣列中使用多條金屬互連線，阻擋了部分光線入射到光電二極管中，使金屬窗口開口率低，影響圖像清晰度的問題。解決上述技術(shù)問題的技術(shù)方案如下:本發(fā)明提供一種CMOS圖像傳感器的像素單元組，包括具有光電二極管和與光電二極管連接的電荷傳輸晶體管的像素組，所述像素組包含4個像素，排列成2X2像素背靠背式陣列結(jié)構(gòu)，其中每一列的兩個像素在列內(nèi)共享行選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)；同一列像素中共享的行選擇晶體管的柵極和源極相互連接；第一列像素中的復(fù)位晶體管的漏極、源跟隨晶體管的源極與第二列像素的行選擇晶體管的柵極和源極相互連接；一列像素中的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的頂部，另一列像素的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的底部。本發(fā)明還提供一種CMOS圖像傳感器，包括:列控制器件、行譯碼器、信號讀取器件和與各器件連接的多個像素單元，各像素單元采用本發(fā)明的像素單元，多組像素單元在垂直和水平方向上排列成為二維像素陣列。本發(fā)明的有益效果為:由于CMOS圖像傳感器的像素單元采用4T2S結(jié)構(gòu)，4個像素排列成2X2像素陣列結(jié)構(gòu)，第一列兩個像素與第二列兩個像素以背靠背式結(jié)構(gòu)排列，像素單元中省去了行選擇晶體管柵極時(shí)序控制金屬線，并且電源線和列像素信號輸出線共享一條列金屬線，因此有效提高了像素的金屬窗口開口率，這種CMOS圖像傳感器像素結(jié)構(gòu)能夠提聞小面積像素傳感器的用光效率，從而提聞靈敏度，可以有效提聞小面積像素圖像傳感器的圖像品質(zhì)。


為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他附圖。圖1是本發(fā)明實(shí)施例提供的像素單元的電路結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例提供的6X6像素陣列為例的CMOS圖像傳感器的電路示意圖；圖3是本發(fā)明實(shí)施例提供的CMOS圖像傳感器像素陣列的行譯碼器時(shí)序和列控制器件時(shí)序示意圖。
具體實(shí)施例方式下面對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明的保護(hù)范圍。下面對本發(fā)明實(shí)施例作進(jìn)一步地詳細(xì)描述。本發(fā)明實(shí)施例提供一種CMOS圖像傳感器的像素單元組，如圖1所示，該像素單元組包括4個像素，各像素具有光電二極管和與光電二極管連接的電荷傳輸晶體管，4個像素排列成2X2像素背靠背式陣列結(jié)構(gòu)，其中每一列的兩個像素在列內(nèi)共享行選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)；同一列像素中共享的行選擇晶體管的柵極和源極相互連接；從而可省去行選擇晶體管柵極時(shí)序控制金屬線。 第一列像素中的復(fù)位晶體管的漏極、源跟隨晶體管的源極與第二列像素的行選擇晶體管的柵極和源極相互連接；一列像素中的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的頂部，另一列像素的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的底部。上述像素單元中，4個像素排列成2X2像素背靠背式陣列結(jié)構(gòu)為:第一列像素中的上部像素與第二列像素中的上部像素處于同一行；第一列像素中的下部像素與第二列像素中的下部像素處于同一行。上述像素單元組中，第一列像素中的復(fù)位晶體管的漏極、源跟隨晶體管的源極與第二列像素的行選擇晶體管的柵極和源極通過一條列金屬線相互連接，該列金屬線設(shè)置在第一列像素與第二列像素之間，該列金屬線作為第一列像素與第二列像素的電源線和信號輸出線。上述像素單元組中，每一列的兩個像素在列內(nèi)共享行選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)為:
列中的第一像素的第一光電二極管負(fù)極接地，正極與第一電荷傳輸晶體管的源極連接；列中的第二像素的第二光電二極管負(fù)極接地，正極與第二電荷傳輸晶體管的源極連接；第一電荷傳輸晶體管的漏極與第二電荷傳輸晶體管的漏極均與所述復(fù)位晶體管的源極和所述源跟隨晶體管的柵極連接；源跟隨晶體管的漏極與行選擇晶體管的源極連接。上述像素單元組中，列中的第一像素為下部像素，列中的第二像素為上部像素。上述像素單元組中，第二列像素中器件及布線結(jié)構(gòu)與第一列像素中的器件及布線結(jié)構(gòu)相對于水平軸翻轉(zhuǎn)180度后的結(jié)構(gòu)相同。上述像素單元組中，一列像素中的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的頂部，另一列像素的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的底部為:第一列像素中的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的頂部，第二列像素的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的底部。下面結(jié)合具體實(shí)施例對本發(fā)明CMOS圖像傳感器的像素單元的作進(jìn)一步說明。實(shí)施例一如圖1所示，本實(shí)施例的CMOS圖像傳感器的像素單元采用4T2S結(jié)構(gòu)，包括:四個像素，像素11、像素21、像素12和像素22的四個光電二極管分別為^)11、？021、^)12、1^22 ；TXll和TX21分別是像素11和像素21的電荷傳輸晶體管，TX12和TX22分別是像素12和像素22的電荷傳輸晶體管；SX1、SF1和RXl`分別是第一列像素11和像素21的行選擇晶體管、源跟隨晶體管和復(fù)位晶體管；SX2、SF2和RX2分別是第二列像素12和像素22的行選擇晶體管、源跟隨晶體管和復(fù)位晶體管。像素11和像素21共享晶體管SX1、SFURXl和漂浮有源區(qū)FDl (Floating Diffusion)，像素12和像素22共享晶體管SX2、SF2、RX2和漂浮有源區(qū)FD2。圖1中，金屬互連線Tl與電荷傳輸晶體管TXlI和TX12的柵極相連，金屬互連線T2與電荷傳輸晶體管TX21和TX22的柵極相連；金屬互連線R與RXl和RX2的柵極相連；金屬互連線SCl與行選擇晶體管SXl的柵極和源極相連，金屬互連線SC2與復(fù)位晶體管RXl的漏極和源跟隨晶體管SFl的源極相連并同時(shí)與行選擇晶體管SX2的柵極和源極相連，金屬互連線SC3與復(fù)位晶體管RX2的漏極和源跟隨晶體管SF2的源極相連。共享的像素11和像素21與共享的像素12和像素22在水平方向上形成相互背靠背式結(jié)構(gòu)，即第一列的像素11與第二列的像素12處于同一行，第一列的像素21與第二列的像素22處于同一行；第一列的像素11和像素21共享的行選擇晶體管SXl和源跟隨晶體管SFl放置于頂部，第二列的像素12和像素22共享的行選擇晶體管SX2和源跟隨晶體管SF2放置于底部。金屬互連線Tl、T2和R是用于行譯碼器時(shí)序輸出控制線；金屬互連線SC1、SC2和SC3是用于列控制器控制線和列信號輸出線。實(shí)施例二如圖2所示，本實(shí)施例提供一種CMOS圖像傳感器，包括:列控制器件、行譯碼器、信號讀取器件和與各器件連接的多個像素單元，各像素單元采用實(shí)施例一的像素單元，多組像素單元在垂直和水平方向上排列成為二維像素陣列。
本發(fā)明實(shí)施例的圖像傳感器適用于mXn 二維像素陣列，m、n可以為任意正整數(shù)，本發(fā)明實(shí)施例采用6X6像素陣列為例加以細(xì)致描述。如圖2所示，為本實(shí)施例提供的6X6像素陣列為例的CMOS圖像傳感器電路示意圖，包括二維像素陣列部分，行譯碼器201，列控制器件202和列像素信號讀取器件203，以及處理電路、記憶元件和讀入讀出電路204。行譯碼器201放在像素陣列的左側(cè)(也可以放到陣列的右側(cè))，列控制器件202放于像素陣列的頂部(也可以放到陣列的底部)，列像素信號讀取器件203放于像素陣列的底部；譯碼器、控制器和信號讀出器件的位置并非本發(fā)明唯一方式，也可以根據(jù)芯片的具體設(shè)計(jì)布局情況而有所調(diào)整。下面結(jié)合本發(fā)明圖2具體描述一下本發(fā)明實(shí)施例中二維像素陣列部分。圖2中，roil roi6為第I行像素的光電二極管，PD21 TO26為第2行像素的光電二極管，PD31 PD36為第3行像素的光電二極管，PD41 TO46為第4行像素的光電二極管，PD51 TO56為第5行像素的光電二極管，PD61 TO66為第6行像素的光電二極管；TX11 ΤΧ16為第I行像素的電荷傳輸晶體管，ΤΧ21 ΤΧ26為第2行像素的電荷傳輸晶體管，ΤΧ31 ΤΧ36為第3行像素的電荷傳輸晶體管,ΤΧ41 ΤΧ46為第4行像素的電荷傳輸晶體管,ΤΧ51 ΤΧ56為第5行像素的電荷傳輸晶體管，ΤΧ61 ΤΧ66為第6行像素的電荷傳輸晶體管；SX21 SX26、SF21 SF26和RX21 RX26分別是位于第I行和第2行像素中的行選擇晶體管、源跟隨晶體管和復(fù)位晶體管，SX41 SX46、SF41 SF46和RX41 RX46分別是位于第3行和第4行像素中的行選擇晶體管、源跟隨晶體管和復(fù)位晶體管，SX61 SX66、SF61 SF66和RX61 RX66分別是位于第5行和第6行像素中的行選擇晶體管、源跟隨晶體管和復(fù)位晶體管。金屬互連線Tl與TXll TX16的柵極相連，金屬互連線T2與TX21 TX26的柵極相連，金屬互連線T3與TX31 TX36的柵極相連，金屬互連線T4與TX41 TX46的柵極相連，金屬互連線T5與TX51 TX56的柵極相連，金屬互連線T6與TX61 TX66的柵極相連；金屬互連線R2與RX21 RX26的柵極相連，金屬互連線R4與RX41 RX46的柵極相連，金屬互連線R6與RX61 RX66的柵極相連。金屬互連線SCO與第一列像素的SX21、SX41和SX61的柵極和源極相連，金屬互連線SCl與第一列像素的RX21、RX41、RX61的漏極和SF21、SF41、SF61的源極相連并同時(shí)與第二列像素的SX22、SX42、SX62的柵極和源極相連；金屬互連線SC2與第二列像素的RX22、RX42、RX62的漏極和SF22、SF42、SF62的源極相連并同時(shí)與第三列像素的SX23、SX43、SX63的柵極和源極相連；金屬互連線SC3與第3列像素的RX23、RX43、RX63的漏極和SF23、SF43、SF63的源極相連并同時(shí)與第四列像素的SX24、SX44、SX64的柵極和源極相連；金屬互連線SC4與第四列像素的RX24、RX44、RX64的漏極和SF24、SF44、SF64的源極相連并同時(shí)與第五列像素的SX25、SX45、SX65的柵極和源極相連；金屬互連線SC5與第五列像素的RX25、RX45、RX65的漏極和SF25、SF45、SF65的源極相連并同時(shí)與第六列像素的SX26、SX46、SX66的柵極和源極相連；金屬互連線SC6與第六列像素的RX26、RX46、RX66的漏極和SF26、SF46、SF66的源極相連。金屬互連線Tl T6、R2、R4、R6為行譯碼器201的控制線，SCO SC6為列控制器202的控制線也為列像素信號輸出線；圖像傳感器像素陣列光電信號被信號讀取器件203通過列像素信號輸出線讀取并保存后，進(jìn)入下一電路模塊處理電路、記憶元件和讀入讀出電路204做進(jìn)一步處理。
本發(fā)明提供的CMOS圖像傳感器像素陣列的控制時(shí)序如圖3所示，具體如下:圖3所示為本發(fā)明的CMOS圖像傳感器像素陣列所采用的行譯碼器輸出時(shí)序和列控制器時(shí)序示意圖，本發(fā)明像素陣列中，全部采用N型晶體管，N型晶體管柵極置為高電平，即控制此晶體管柵極的時(shí)序線置為高電平，表示開啟晶體管；N型晶體管柵極置為低電平，即控制此晶體管柵極的時(shí)序線置為低電平，表明關(guān)閉晶體管；N型晶體管開啟時(shí)間長短，SP控制此晶體管柵極的時(shí)序線置為高電平時(shí)間長短，由傳感器工作具體情況而定；像素陣列底部的信號讀取器件讀取信號時(shí)，SC線由列控制器時(shí)序控制線轉(zhuǎn)換為信號輸出線，信號讀取器件通過信號輸出線讀取信號。在圖3中SC0，2，4，6和SC1，3，5時(shí)序?yàn)閷?shí)線時(shí)表征SC線電位由列控制器件控制，其時(shí)序?yàn)樘摼€時(shí)表征SC線轉(zhuǎn)換為列像素信號輸出線；SHR和SHS為高電平時(shí)表征分別讀取列像素復(fù)位信號I和光電信號2，像素真實(shí)光電信號=復(fù)位信號I 一光電信號2，其中SHR和SHS分別先讀取奇數(shù)列像素(第一，三，五列像素)信號再分別讀取偶數(shù)列像素(第二，四，六列像素)信號。本發(fā)明CMOS圖像傳感器像素陣列正常工作時(shí)，采用行滾動式曝光方式，第I行像素首先開始曝光，然后第2行像素開始曝光，再然后是第3行、4行、5行、6行；行與行像素之間的曝光結(jié)束的順序與曝光開始的順序相同；行與行像素之間的信號讀取順序也與行像素曝光開始的順序相同。傳感器采集同一幀像素陣列信號時(shí)，每行像素的曝光時(shí)間相等。下面針對第3行像素的時(shí)序操作做詳細(xì)說明。在像素曝光周期開始前R4和T3時(shí)序同時(shí)做一高電平脈沖操作，把第3行像素光電二極管中的電荷全部清除，此行像素從T3脈沖下降沿開始曝光。在曝光結(jié)束前，SC0，2，4，6和SCl，3，5處于地電位，時(shí)序R2、R6做一高電平脈沖操作，將非信號讀出的像素FD置為低電位；將非信號讀出的像素FD置為低電位后，SC0，2，4，6和SCl，3，5轉(zhuǎn)換為電源電位，時(shí)序R4做一高電平脈沖操作，將信號讀出的第3行像素FD復(fù)位為高電位，然后SCl，3，5轉(zhuǎn)換為列像素信號讀出線，SHR時(shí)序做一高電平脈沖操作，讀取奇數(shù)列像素復(fù)位信號1，隨后SCl，3，5轉(zhuǎn)換為電源電位并且SC0，2，4，6轉(zhuǎn)換為列像素信號讀出線，讀取偶數(shù)列像素復(fù)位信號I。讀取偶數(shù)列像素復(fù)位信號I完畢后，SC0，2，4，6轉(zhuǎn)換為電源電位并且SC1，3，5轉(zhuǎn)換為列像素信號讀出線，T3時(shí)序做一高電平脈沖操作將第3行像素光電二極管中的光電電荷轉(zhuǎn)移至相應(yīng)像素FD區(qū)，像素曝光結(jié)束，然后SHS時(shí)序做一高電平脈沖操作，讀取奇數(shù)列像素光電信號2，隨后SC1，3，5轉(zhuǎn)換為電源電位并且SC0，2，4，6轉(zhuǎn)換為列像素信號讀出線，讀取偶數(shù)列像素光電信號2。上述時(shí)序操作僅為像素陣列中其中I行像素的時(shí)序操作，像素陣列中所有行像素按順序依次完成上述操作完畢后，稱為圖像傳感器一幀信號讀取完畢。本發(fā)明由于省去了金屬互連線，提高了金屬窗口開口率，解決了現(xiàn)有圖像傳感器小面積像素靈敏度低的問題。以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種CMOS圖像傳感器的像素單元組，包括具有光電二極管和與光電二極管連接的電荷傳輸晶體管的像素組，其特征在于，所述像素組包含4個像素，排列成2 X 2像素背靠背式陣列結(jié)構(gòu)，其中每一列的兩個像素在列內(nèi)共享行選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)； 同一列像素中共享的行選擇晶體管的柵極和源極相互連接； 第一列像素中的復(fù)位晶體管的漏極、源跟隨晶體管的源極與第二列像素的行選擇晶體管的柵極和源極相互連接； 一列像素中的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的頂部，另一列像素的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的底部。
2.如權(quán)利要求1所述的像素單元組，其特征在于，所述4個像素排列成2X2像素背靠背式陣列結(jié)構(gòu)為: 第一列像素中的上部像素與第二列像素中的上部像素處于同一行； 第一列像素中的下部像素與第二列像素中的下部像素處于同一行。
3.如權(quán)利要求1或2所述的像素單元組，其特征在于，所述第一列像素中的復(fù)位晶體管的漏極、源跟隨晶體管的源極與第二列像素的行選擇晶體管的柵極和源極通過一條列金屬線相互連接。
4.如權(quán)利要求3所述的像素單元組，其特征在于，所述列金屬線分別作為第一列像素信號輸出線和第二列像素的電源線。
5.如權(quán)利要求1或2所述的像素單元組，其特征在于，所述每一列的兩個像素在列內(nèi)共享行選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)為: 列中的第一像素的第一光電二極管負(fù)極接地，正極與第一電荷傳輸晶體管的源極連接; 列中的第二像素的第二光電二極管負(fù)極接地，正極與第二電荷傳輸晶體管的源極連接； 所述第一電荷傳輸晶體管的漏極與所述第二電荷傳輸晶體管的漏極均與所述復(fù)位晶體管的源極和所述源跟隨晶體管的柵極連接； 所述源跟隨晶體管的漏極與所述行選擇晶體管的源極連接。
6.如權(quán)利要求5所述的像素單元組，其特征在于，所述列中的第一像素為下部像素，列中的第二像素為上部像素。
7.如權(quán)利要求5所述的像素單元組，其特征在于， 所述第二列像素中器件及布線結(jié)構(gòu)與第一列像素中的器件及布線結(jié)構(gòu)相對于水平軸翻轉(zhuǎn)180度后的結(jié)構(gòu)相同。
8.如權(quán)利要求1或2所述的像素單元組，其特征在于，所述一列像素中的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的頂部，另一列像素的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的底部為: 第一列像素中的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的頂部，第二列像素的行選擇晶體管和源跟隨晶體管設(shè)置于該列像素的底部。
9.一種CMOS圖像傳感器，包括:列控制器件、行譯碼器、信號讀取器件和與各器件連接的多個像素單元組，其特征在于，各像素單元采用上述權(quán)利要求1 8任一項(xiàng)所述的像素單元組， 多組像素單元組在垂直和水平方向上排列成為二維像素陣列。
全文摘要
本發(fā)明公開了一種CMOS圖像傳感器的像素單元及CMOS圖像傳感器，該CMOS圖像傳感器的像素單元包括由4個像素排列成2×2像素陣列結(jié)構(gòu)作為一組像素單元，其中第一列和第二列中的兩個像素分別在列內(nèi)共享行選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)，并且第一列兩個像素和第二列兩個像素形成背靠背式排列結(jié)構(gòu)；多組像素單元在垂直和水平方向上排列成為二維像素陣列。在像素陣列中，省去了行選擇晶體管柵極時(shí)序控制金屬線，電源線和列像素信號輸出線共享一條列金屬線。因此本發(fā)明的像素陣列能夠有效提高小面積像素傳感器的用光效率，從而提高靈敏度，所以本發(fā)明有效提高了小面積像素圖像傳感器的圖像品質(zhì)。
文檔編號H01L27/146GK103165636SQ20131009257
公開日2013年6月19日 申請日期2013年3月21日 優(yōu)先權(quán)日2013年3月21日
發(fā)明者郭同輝, 唐冕, 陳杰, 劉志碧, 曠章曲 申請人:北京思比科微電子技術(shù)股份有限公司