用于具有自對(duì)準(zhǔn)源極和柵極的氮化鎵垂直jfet的方法和系統(tǒng)的制作方法
【專利摘要】一種半導(dǎo)體器件，包括：第III族氮化物襯底；耦接到第III族氮化物襯底并且具有臺(tái)面的第一第III族氮化物外延層；以及耦接到臺(tái)面的頂表面的第二第III族氮化物外延層。該半導(dǎo)體器件還包括：耦接到臺(tái)面的側(cè)表面的第III族氮化物柵極結(jié)構(gòu)；以及配置成提供第二第III族氮化物外延層與第III族氮化物柵極結(jié)構(gòu)之間電絕緣的隔離物。
【專利說(shuō)明】用于具有自對(duì)準(zhǔn)源極和柵極的氮化鎵垂直JFET的方法和 系統(tǒng)
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 下面的常規(guī)美國(guó)專利申請(qǐng)通過(guò)引用并入本申請(qǐng)中用于所有目的：
[0003] · 2011 年 8 月 4 日提交的題為"METHOD AND SYSTEM FOR GAN VERTICAL JFET UTILIZING A REGROWN GATE" 的第 13/198655 號(hào)申請(qǐng)，以及
[0004] · 2011 年 8 月 4 日提交的題為 "METHOD AND SYSTEM FOR A GAN VERTICAL JFET UTILIZING A REGR0WN CHANNEL" 的第 13/198659 號(hào)申請(qǐng)。

【背景技術(shù)】
[0005] 功率電子器件廣泛用在各種應(yīng)用中。功率電子器件通常用在電路中以改變電能 的形式，例如，從AC到DC，從一個(gè)電壓電平到另一電壓電平，或者以一些其他方式。這樣的 器件可以在寬范圍的功率電平內(nèi)操作，從移動(dòng)器件中的幾毫瓦至高壓輸電系統(tǒng)中的幾百兆 瓦。盡管在功率電子器件中取得了進(jìn)展，但是在本領(lǐng)域中還對(duì)改進(jìn)的電子系統(tǒng)和操作該改 進(jìn)的電子系統(tǒng)的方法存在需求。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明一般性涉及電子器件。更具體地，本發(fā)明涉及使用自對(duì)準(zhǔn)技術(shù)形成垂直結(jié) 型場(chǎng)效應(yīng)晶體管（JFET)。僅通過(guò)示例的方式，本發(fā)明已經(jīng)應(yīng)用于使用氮化鎵（GaN)基外延 層制造垂直JFET的方法及系統(tǒng)。該方法和技術(shù)可以應(yīng)用于包括η溝道垂直JFET和p溝道 垂直JFET的各種化合物半導(dǎo)體系統(tǒng)，所述化合物半導(dǎo)體系統(tǒng)可以提供常斷或常通功能性。
[0007] 根據(jù)本發(fā)明的一個(gè)實(shí)施方案，提供了一種用于制造垂直JFET的方法。該方法包 括：提供第一導(dǎo)電類型的第III族氮化物襯底；形成耦接到第III族氮化物襯底的第一導(dǎo) 電類型的第一第III族氮化物外延層；以及形成耦接到第一第III族氮化物外延層的第一 導(dǎo)電類型的第二第III族氮化物外延層。該方法還包括：形成耦接到第二第III族氮化物 外延層的第一掩模層；以及去除第一掩模層和第二第III族氮化物外延層的至少一部分以 露出第二第III族氮化物外延層的垂直側(cè)壁和第一第III族氮化物外延層的水平表面。該 方法還包括：形成耦接到第二第III族氮化物外延層的垂直側(cè)壁和第一第III族氮化物外 延層的水平表面的隔離物（spacer);以及去除第一第III族氮化物外延層的至少一部分以 形成垂直JFET的溝道區(qū)，其中隔離物被用作蝕刻掩模。
[0008] 根據(jù)本發(fā)明的另一實(shí)施方案，提供了一種半導(dǎo)體器件。該半導(dǎo)體器件包括：第III 族氮化物襯底；耦接到第III族氮化物襯底并且具有臺(tái)面的第一第III族氮化物外延層； 以及耦接到臺(tái)面的頂表面的第二第III族氮化物外延層。該半導(dǎo)體器件還包括：耦接到臺(tái) 面的側(cè)表面的第III族氮化物柵極結(jié)構(gòu)；以及配置成提供第二第III族氮化物外延層與第 III族氮化物柵極結(jié)構(gòu)之間電絕緣的隔離物。
[0009] 根據(jù)本發(fā)明的又一實(shí)施方案，提供了一種用于制造垂直JFET的方法。該方法包 括：提供第III族氮化物襯底；形成具有耦接到第III族氮化物襯底的第一表面和與第一 表面基本相反的第二表面的第一第III族氮化物外延層；以及形成耦接到第一第III族氮 化物外延層的第二表面的第二第III族氮化物外延層。該方法還包括去除第二第III族氮 化物外延層和第一第III族氮化物外延層的至少一部分以形成溝槽。該溝槽具有相對(duì)于垂 直第二表面的維度以一定的角度設(shè)置的至少一個(gè)側(cè)壁。該方法還包括：形成耦接到至少一 個(gè)側(cè)壁的絕緣層；去除絕緣層的一部分以露出至少一個(gè)側(cè)壁的一部分；以及形成耦接到至 少一個(gè)側(cè)壁的一部分的第III族氮化物柵極結(jié)構(gòu)使得絕緣層的一部分設(shè)置在第III族氮化 物柵極結(jié)構(gòu)與第二第ΠΙ族氮化物外延層之間。
[0010] 通過(guò)本發(fā)明的方法實(shí)現(xiàn)了優(yōu)于常規(guī)技術(shù)的許多益處。例如，本發(fā)明的實(shí)施方案使 得能夠利用可減少光刻和去除（例如，蝕刻）步驟的量的自對(duì)準(zhǔn)技術(shù)，還有助于確保源極和 柵極的準(zhǔn)確定位。另外，本發(fā)明的實(shí)施方案提供了垂直JFET的源極與柵極之間的絕緣，有 助于減少漏電流并且總體上使得性能能夠更好。結(jié)合下文以及附圖對(duì)本發(fā)明的這些實(shí)施方 案和其他實(shí)施方案以及本發(fā)明的許多優(yōu)點(diǎn)和特征進(jìn)行更詳細(xì)地描述。

【專利附圖】

【附圖說(shuō)明】
[0011] 圖1至圖9為示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的制造垂直結(jié)型場(chǎng)效應(yīng)晶體管 (JFET)的簡(jiǎn)化橫截面圖；
[0012] 圖10A至圖10B為示出根據(jù)一個(gè)實(shí)施方案的制造具有自對(duì)準(zhǔn)源極和柵極的垂直 JFET的方法的簡(jiǎn)化流程圖；
[0013] 圖11至圖14為示出根據(jù)本發(fā)明的另一實(shí)施方案的制造垂直結(jié)型JFET的簡(jiǎn)化橫 截面圖；以及
[0014] 圖15為示出根據(jù)本發(fā)明的另一實(shí)施方案的制造具有氧化物隔離物的垂直JFET的 方法的簡(jiǎn)化流程圖。
[0015] 在附圖中，相似的部件和/或特征可以具有相同的附圖標(biāo)記。此外，同一類型的各 種部件可以通過(guò)在附圖標(biāo)記后面跟有劃線和區(qū)分相似部件的第二標(biāo)記來(lái)進(jìn)行區(qū)分。如果在 說(shuō)明書(shū)中使用了僅第一附圖標(biāo)記，則該描述適用于具有相同第一附圖標(biāo)記的相似部件中的 任意一個(gè)部件，而不考慮第二附圖標(biāo)記。

【具體實(shí)施方式】
[0016] 本發(fā)明的實(shí)施方案涉及電子器件。更具體地，本發(fā)明涉及使用自對(duì)準(zhǔn)技術(shù)形成垂 直結(jié)型場(chǎng)效應(yīng)晶體管（JFET)。僅通過(guò)示例的方式，本發(fā)明已經(jīng)應(yīng)用于使用氮化鎵（GaN)基 外延層制造垂直JFET的方法和系統(tǒng)。該方法和技術(shù)可以應(yīng)用于多種化合物半導(dǎo)體系統(tǒng)，包 括可以提供常斷或常通功能性的η溝道垂直JFET和p溝道垂直JFET。
[0017] GaN基電子器件和光電器件正經(jīng)歷快速發(fā)展。與GaN和相關(guān)合金以及異質(zhì)結(jié)構(gòu)相 關(guān)聯(lián)的期望性能包括：對(duì)于可見(jiàn)光發(fā)射和紫外光發(fā)射的高帶隙能量、有利的傳輸特性（例 如，高電子遷移率和高飽和速率）、高擊穿電場(chǎng)以及高熱導(dǎo)率。根據(jù)本發(fā)明的實(shí)施方案，采用 在擬塊體GaN襯底上氮化鎵（GaN)外延來(lái)制造使用常規(guī)的技術(shù)所不能制造的垂直GaN基半 導(dǎo)體器件。例如，生長(zhǎng)GaN的常規(guī)方法包括使用異質(zhì)襯底（例如，碳化硅（SiC))。這可由于 GaN層與異質(zhì)襯底之間熱膨脹系數(shù)和晶格常數(shù)上的差而限制生長(zhǎng)在異質(zhì)襯底上的可用GaN 層的厚度。在GaN與異質(zhì)襯底之間的界面處的高缺陷密度進(jìn)一步使得制造包括功率電子器 件（例如JFET以及其他場(chǎng)效應(yīng)晶體管）的垂直器件的嘗試復(fù)雜化。
[0018] 另一方面，本文中描述的實(shí)施方案利用塊體GaN襯底上的同質(zhì)外延GaN層提供優(yōu) 于常規(guī)技術(shù)和器件的特性。例如，對(duì)于給定的背景摻雜水平N，電子遷移率μ更高。這提供 了低電阻率Ρ，原因是電阻率與電子遷移率成反比，如公式（1)所示：

【權(quán)利要求】
1. 一種制造垂直JFET的方法，所述方法包括： 提供第一導(dǎo)電類型的第III族氮化物襯底； 形成耦接到所述第III族氮化物襯底的所述第一導(dǎo)電類型的第一第III族氮化物外延 層； 形成耦接到所述第一第III族氮化物外延層的所述第一導(dǎo)電類型的第二第III族氮化 物外延層； 形成耦接到所述第二第III族氮化物外延層的第一掩模層； 去除所述第一掩模層和所述第二第III族氮化物外延層的至少一部分以露出所述第 二第III族氮化物外延層的垂直側(cè)壁和所述第一第III族氮化物外延層的水平表面； 形成耦接到所述第二第III族氮化物外延層的所述垂直側(cè)壁和所述第一第III族氮化 物外延層的所述水平表面的隔離物；以及 去除所述第一第III族氮化物外延層的至少一部分以形成所述垂直JFET的溝道區(qū)，其 中將所述隔離物用作蝕刻掩模。
2. 根據(jù)權(quán)利要求1所述的方法，還包括形成耦接到所述第一掩模層的第二掩模層，其 中去除所述第一掩模層的所述至少一部分包括去除所述第二掩模層的至少一部分。
3. 根據(jù)權(quán)利要求2所述的方法，其中所述第二掩模層包括多晶硅或相對(duì)所述第一掩模 層具有高蝕刻選擇性的另一材料中的至少一種。
4. 根據(jù)權(quán)利要求2所述的方法，其中 去除所述第二掩模層、所述第一掩模層和所述第二第III族氮化物外延層的所述至少 一部分包括使用多個(gè)蝕刻步驟執(zhí)行蝕刻；以及 將所述多個(gè)蝕刻步驟中的每一個(gè)配置成優(yōu)先蝕刻所述第二掩模層、所述第一掩模層或 所述第二第III族氮化物外延層中的一個(gè)或更多個(gè)。
5. 根據(jù)權(quán)利要求1所述的方法，其中所述溝道區(qū)的垂直側(cè)壁通過(guò)所述隔離物分隔于所 述第二第III族氮化物外延層的所述垂直側(cè)壁并且側(cè)向自對(duì)準(zhǔn)所述第二第III族氮化物外 延層的所述垂直側(cè)壁。
6. 根據(jù)權(quán)利要求1所述的方法，還包括形成耦接到所述垂直JFET的所述溝道區(qū)的第二 導(dǎo)電類型的第III族氮化物柵極結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求6所述的方法，還包括： 形成耦接到所述第III族氮化物柵極結(jié)構(gòu)的第一金屬結(jié)構(gòu)； 形成耦接到所述第一金屬結(jié)構(gòu)的電介質(zhì)層； 去除所述電介質(zhì)層的第一部分以露出所述第二第III族氮化物外延層的表面；以及 形成耦接到所述第二第III族氮化物外延層的露出表面的第二金屬結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求7所述的方法，還包括： 去除所述電介質(zhì)層的第二部分以露出所述第一金屬結(jié)構(gòu)的表面；以及 形成耦接到所述第一金屬結(jié)構(gòu)的露出表面的第三金屬結(jié)構(gòu)。
9. 根據(jù)權(quán)利要求6所述的方法，還包括： 形成耦接到所述第III族氮化物柵極結(jié)構(gòu)的第一金屬結(jié)構(gòu)； 形成耦接到所述第二第III族氮化物外延層的表面的第二金屬結(jié)構(gòu)； 形成耦接到所述第一金屬結(jié)構(gòu)和所述第二金屬結(jié)構(gòu)的電介質(zhì)層； 去除所述電介質(zhì)層的至少一部分以露出所述第一金屬結(jié)構(gòu)和所述第二金屬結(jié)構(gòu)的至 少一部分； 形成接觸所述第一金屬結(jié)構(gòu)的柵電極；以及 形成接觸所述第二金屬結(jié)構(gòu)的源電極。
10. 根據(jù)權(quán)利要求1所述的方法，其中所述第一掩模層包括氧化物或氮化物中的至少 一種。
11. 根據(jù)權(quán)利要求1所述的方法，其中所述第一導(dǎo)電類型為以包括硅和氧中的至少一 種的摻雜劑為特征的η型。
12. -種半導(dǎo)體器件，包括： 第III族氮化物襯底； 耦接到所述第III族氮化物襯底并且具有臺(tái)面的第一第III族氮化物外延層； 耦接到所述臺(tái)面的頂表面的第二第III族氮化物外延層； 耦接到所述臺(tái)面的側(cè)表面的第III族氮化物柵極結(jié)構(gòu)；以及 配置成提供所述第二第III族氮化物外延層與所述第III族氮化物柵極結(jié)構(gòu)之間的電 絕緣的隔離物。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中 所述第III族氮化物襯底、所述第一第III族氮化物外延層和所述第二第III族氮化 物外延層為第一導(dǎo)電類型；并且 所述第III族氮化物柵極結(jié)構(gòu)為第二導(dǎo)電類型。
14. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，還包括： 耦接到所述第III族氮化物柵極結(jié)構(gòu)的第一金屬結(jié)構(gòu)；以及 耦接到所述第二第III族氮化物外延層的第二金屬結(jié)構(gòu)。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括： 耦接到所述第一金屬結(jié)構(gòu)和所述第二金屬結(jié)構(gòu)的第三金屬結(jié)構(gòu)；以及 設(shè)置在所述第一金屬結(jié)構(gòu)和所述第二金屬結(jié)構(gòu)的至少一部分和所述第三金屬結(jié)構(gòu)之 間的電介質(zhì)層。
16. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中 所述半導(dǎo)體器件包括垂直JFET ; 所述第III族氮化物襯底包括所述垂直JFET的漏極； 所述第二第III族氮化物外延層包括所述垂直JFET的源極；以及 所述第III族氮化物柵極結(jié)構(gòu)包括所述垂直JFET的柵極。
17. 根據(jù)權(quán)利要求16所述的垂直JFET，其中 所述垂直JFET的漂移區(qū)通過(guò)所述第一第III族氮化物外延層形成；以及 所述垂直JFET的溝道區(qū)通過(guò)所述臺(tái)面形成。
18. -種用于制造垂直JFET的方法，所述方法包括： 提供第III族氮化物襯底； 形成具有耦接到所述第III族氮化物襯底的第一表面和與所述第一表面基本相反的 第二表面的第一第III族氮化物外延層； 形成耦接到所述第一第III族氮化物外延層的所述第二表面的第二第III族氮化物外 延層； 去除所述第二第III族氮化物外延層和所述第一第III族氮化物外延層的至少一部分 以形成溝槽，其中所述溝槽具有相對(duì)于垂直所述第二表面的維度以一定的角度設(shè)置的至少 一個(gè)側(cè)壁； 形成耦接到所述至少一個(gè)側(cè)壁的絕緣層； 去除所述絕緣層的一部分以露出所述至少一個(gè)側(cè)壁的一部分；以及 形成耦接到所述至少一個(gè)側(cè)壁的所述一部分的第III族氮化物柵極結(jié)構(gòu)，使得所述絕 緣層的一部分設(shè)置在所述第III族氮化物柵極結(jié)構(gòu)與所述第二第III族氮化物外延層之 間。
19. 根據(jù)權(quán)利要求18所述的方法，其中 所述第一第III族氮化物外延層和所述第二第III族氮化物外延層為第一導(dǎo)電類型； 并且 所述第III族氮化物柵極結(jié)構(gòu)為第二導(dǎo)電類型。
20. 根據(jù)權(quán)利要求18所述的方法，還包括： 形成耦接到所述第III族氮化物柵極結(jié)構(gòu)的第一金屬結(jié)構(gòu)； 形成耦接到所述絕緣層、所述第III族氮化物柵極結(jié)構(gòu)和所述第一金屬結(jié)構(gòu)的電介質(zhì) 層； 去除所述電介質(zhì)層的第一部分和所述絕緣層的一部分以露出所述第二第III族氮化 物外延層的表面；以及 形成耦接到所述第二第III族氮化物外延層的露出表面的第二金屬結(jié)構(gòu)。
21. 根據(jù)權(quán)利要求20所述的方法，還包括： 去除所述電介質(zhì)層的第二部分以露出所述第一金屬結(jié)構(gòu)的表面；以及 形成耦接到所述第一金屬結(jié)構(gòu)的露出表面的第三金屬結(jié)構(gòu)。
【文檔編號(hào)】H01L21/78GK104067384SQ201280068146
【公開(kāi)日】2014年9月24日 申請(qǐng)日期:2012年12月12日 優(yōu)先權(quán)日:2011年12月22日
【發(fā)明者】唐納德·R·迪斯尼, 伊舍克·C·克孜勒亞爾勒, 聶輝, 林達(dá)·羅馬諾, 理查德·J·布朗, 馬丹·拉伊 申請(qǐng)人:阿沃吉有限公司