專利名稱：電壓保護集成電路和電壓保護系統(tǒng)的制作方法
技術領域：
本實用新型通常涉及電子系統(tǒng)和器件，更具體地，涉及提高具有集成電路的電子器件在反向偏置條件下的魯棒性。
背景技術：
集成電路(IC)能接收來自芯片外電子設備發(fā)出的電信號。防止過電壓是IC的一個關注點。典型地，由于靜電放電(ESD)可能發(fā)生過電壓，但是也可能因為IC無意地受到過大的供應電壓而發(fā)生過電壓。這能導致IC中結構的性能降級。

實用新型內容集成電路無意地受到過大的供應電壓而發(fā)生過電壓。這能導致IC中結構的性能降級。一種裝置實例包括1C，該IC具有外部IC連接點、IC襯底連接點、電壓箝位電路、以及欠電壓電路。當外部IC連接點的電壓在正常工作電壓范圍內時，IC襯底連接點的電壓被設置為第一電壓。當外部IC連接點的電壓超過正常工作電壓范圍時，電壓箝位電路被配置成將IC內部的一個或多個電路的電壓源箝位在正常工作電壓范圍內。欠電壓電路通信地連接到箝位電路并且被配置成當IC的外部IC連接點的電壓小于O伏時將IC襯底的電壓設置為第二電壓。在某些實施例中，當所述外部IC連接點處的電壓小于O伏時，可將所述襯底的電壓設置成等于所述外部IC連接點處的電壓。一種電壓保護系統(tǒng)，包括集成電路和電池充電電路。集成電路包括:外部IC連接點；IC襯底連接點，其中，當所述外部IC連接點的電壓處于正常工作電壓范圍內時，所述IC襯底連接點的電壓被設置成第一電壓；電壓箝位電路，其配置成當所述外部IC連接點的電壓超出正常工作電壓范圍時，將IC的內部電路的電壓源箝夾在正常工作電壓范圍內；以及，欠電壓電路，其通信地連接到所述箝位電路并且被配置成當IC的所述外部IC連接點的電壓小于O伏時，將所述襯底的電壓設置成第二電壓。電池充電電路通信地連接到所述電壓箝位電路。在某些實施例中，當所述外部IC連接點的電壓處于小于OV到-6V的電壓范圍內時，可將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓本實用新型防止集成電路無意地受到過大的供應電壓而發(fā)生過電壓，提高了具有集成電路的電子器件在反向偏置條件下的魯棒性。本部分目的是提供對本專利申請主題的概括。但是其目的不是為了提供本實用新型的排他的或者窮盡的解釋。所包括的具體實施方式
是用于進一步提供關于本專利申請的信息。

在不必按比例繪制的附圖中，類似的數(shù)字可以在不同的視圖中表示類似的元件。具有不同字母后綴的類似數(shù)字可以代表類似元件的不同實例。附圖通常以示例的方式而不是以限制的方式，闡述本實用新型中所討論的各種示例。圖1是表不了聞壓NMOS晶體管的橫截面的不意圖；圖2示出了保護IC免受過電壓事件和欠電壓事件的方法示例的流程圖；圖3 不出了欠電壓容限箝位電路(under voltage tolerant clamp circuit)的示例的概略圖；圖4A和圖4B示出了電壓箝位電路的仿真的視圖；圖5示出了包括IC和電池充電電路的電子系統(tǒng)的示例。
具體實施方式
集成電路可能會在無意中經(jīng)受過電壓。例如，汽車可以包括用于電子器件(如移動電話)的充電器。例如，充電系統(tǒng)的電子電路中的故障可能導致電子器件經(jīng)受高達28伏(28V)的電壓。在另一示例中，如果來自壁裝電源插座墻面輸出充電系統(tǒng)的插頭被無意地反向連接，則該電子器件可能會經(jīng)受2到4伏的負電壓(-2V到-4V)。為了保護1C，可以包括使得低壓電路免受過電壓的電路。一般情況下，電子電路在OV到2V或OV到4V的電壓范圍內工作。在過電壓情況下，箝位電路可以用于將IC的電壓源維持在比如4V或6V的最大電壓。在欠電壓情況下，電源低于接地電壓(OV)或者低至負電壓。當這種情況發(fā)生時，IC中的寄生二極管變?yōu)檎蚱玫牟⑶耶a(chǎn)生大量電流。該電流可能會減少IC中的結的壽命。為了在欠電壓事件期間保護IC,可以產(chǎn)生負內部電源軌(negative internal power rail)。負內部電源軌被應用于IC器件的器件隔離抽頭(tap)和/或襯底抽頭，以限制流過正向偏置二極管的電流。圖1是高壓NMOS晶體管的橫截面的示意圖。高壓器件可以被用于高壓箝位電路。VBUS連接點代表電源連接點，CLAMP(箝位)代表將箝位電壓提供到電路或IC的其余部分的連接點。當VBUS低于接地電壓時，晶體管的漏極和高壓N阱(HVNWell，High VoltageN-WelI)低于接地電壓。襯底(Sub)通常被連接至接地電壓，因此襯底和η阱之間的寄生二極管105變?yōu)檎蚱?。HVNWell與晶體管的基底/源結(Bulk/Source junction)之間的寄生二極管將CLAMP驅動到電壓-VBUS+VT，其中Vt是寄生二極管的閾值電壓。限制流過正向偏置二極管的電流來在欠電壓事件期間保護內部IC器件，并產(chǎn)生能夠耐受電源的負電壓的電路。為了限制該電流，襯底被驅動為低于接地電壓以保持寄生二極管105反向偏置。這限制了由寄生二極管105消耗的電流。圖2示出了保護IC免受過電壓和欠電壓的示例性方法的流程圖。在方框205，當外部IC連接點的電壓處于正常工作電壓范圍時，IC襯底的電壓被設置成第一電壓。在一些示例中，第一電壓是O伏或接地電壓。正常工作電壓范圍的示例包括OV到2V或者OV到4V。在方框210，當外部IC連接點的電壓超過正常工作電壓范圍時，IC內部電路的電壓源被箝位在正常工作電壓范圍內。例如，6V的外部IC連接點的電壓能被箝位到大約4V，28V的外部IC連接點的電壓能被箝位到大約6V。在方框215，當外部IC連接點的電壓小于O伏(例如，從-2.0V到-4.0V)時，襯底的電壓被設置成第二電壓。在一些示例中，第二電壓基本上是低于接地電壓的外部IC連接點電壓。在一些不例中，第二電壓與外部IC連接點的電壓相差IC中一個或多個器件上的電壓降。方法200也能夠被用來限制與隔離器件相關聯(lián)的寄生器件中的電流。在欠電壓事件期間，不對襯底連接點進行偏置，而是將隔離層設置為第二電壓以減少電流。圖3示出了欠電壓容限箝位電路300的示例的概略圖。電路300包括外部IC連接點(VBUS)和IC襯底連接點305。當IC外部連接點的電壓處于正常工作電壓范圍時，IC襯底連接點305的電壓被設置成第一電壓。在一些示例中，當VBUS處于正常工作狀態(tài)時，IC襯底連接點305通過晶體管M6被設置成接地電壓。欠電壓容限箝位電路300包括電壓箝位電路310，當外部IC連接點的電壓超過正常工作電壓范圍時，電壓箝位電路310將IC內部的一個或多個電路的電壓源箝位在正常工作電壓范圍內。這樣做是為了保護IC中的低壓器件。晶體管Ml和M2是高壓P型金屬氧化物半導體(PMOS)器件，M5和M3是高壓N型金屬氧化物半導體(NMOS)器件。晶體管M3對應于圖1中的晶體管。晶體管Ml和M2形成電流鏡。二極管堆包括M5和其后的四個二極管接法晶體管(diode-connected transistor),該二極管堆將M3的柵極電壓維持為大約5個二極管電壓降(例如大約是5*0.7V，取決于堆中的電流)。晶體管M3作為源極跟隨器(source follower)而連接,并且將VCLAMP限制到基本上等于二極管堆的電壓減去晶體管M3的閾值電壓(Vt)。欠電壓容限箝位電路300還包括欠電壓電路315，欠電壓電路315通信地連接到電壓箝位電路310，并且被配置成當IC的外部IC連接點處的電壓小于OV時將襯底的電壓設置為第二電壓。在一些示例中，當外部IC連接點(VBUS)處的電壓小于OV時，欠電壓電路將襯底的電壓設置成基本上等于外部IC連接點的電壓。在一些示例中，當外部IC連接點的電壓小于OV時，欠電壓電路315將IC襯底連接點的電壓設置為在外部IC連接點的電壓的晶體管閾值電壓內。當VBUS處的電壓小于O伏時，在高壓容限N阱(HVNWell)和晶體管M3中體/源結之間的寄生二極管(圖1中的105)將輸出(VCLAMP)驅動至低于接地電壓。VCLAMP處的電壓跟隨(track) VBUS的負電壓，并且流過正向偏置的寄生二極管105的電流被電阻R2所限制。當VBUS小于O伏時，VCLAMP上的負電壓允許欠電壓電路315建立負電壓供電軌。欠電壓電路315包括NMOS晶體管M7，M7的柵極區(qū)域通信地連接到地電勢，M7的源極區(qū)域通過內部負電壓供電軌(η軌)通信地連接到襯底。隨著VCLAMP減小，晶體管Μ7導通以將η軌(nrail)連接至VCLAMP電壓，該VCLAMP電壓基本上等于VBUS處的負電壓。負電壓供電軌電連接到高壓器件的襯底和PMOS晶體管M4的柵極。從而，高壓器件的襯底被設置成大約等于VBUS處的電壓。因為器件的襯底被連接到當前負電壓軌，所以M3的襯底電性地低于接地電壓，高壓器件的寄生器件被反向偏置，并且該反向偏置限制器件的結處的電流。當VBUS低于接地電壓時，晶體管Ml和電阻Rl用作高阻抗分壓器。分壓微弱地將晶體管M2偏置到“導通”狀態(tài)，并且電路節(jié)點N2變?yōu)樨撾妷?。最初，PMOS晶體管M4將N2的負電壓短接到NMOS晶體管M3的柵極，但是一旦η軌上的電壓穩(wěn)定(settle)，M4可能失去驅動能力(例如，M4截止)。欠電壓電路315包括肖特基二極管D0，該肖特基二極管DO連接在高壓晶體管M3的柵極和地電勢之間。肖特基二極管DO提供額外的驅動以便將M3的柵極偏置到低于接地電壓的肖特基二極管壓降，這將VBUS短接到VCLAMP以便進一步穩(wěn)定η軌上的負電壓。圖4Α和圖4Β示出了圖3中電壓箝位電路310不具有欠電壓電路315和具有欠電壓電路315的仿真。圖4Α示出了將-2.0V的VBUS電壓施加于兩種形式的電壓箝位電路310。圖4Β的仿真示出了得到的漏電流。波形405示出了利用-2.0V的欠電壓只對箝位電路進行偏置的情況中漏電流是128毫安(mA)，而波形410示出了在具有欠電壓電路的箝位電路的情況中漏電流僅僅是194微安(μ Α)。圖4Α和圖4Β示出了欠電壓電路能有效地保持高壓器件的寄生二極管反向偏置。然而，在具有欠電壓電路的情況下，當VBUS低于接地電壓時，仍有相當量的電流流出(draw)，高壓器件的結能夠在不造成嚴重劣化的情況下維持減少的電流。因此，箝位電路對于欠電壓事件具有耐受性。圖5示出了包括IC 500和電池充電電路520的系統(tǒng)的示例。IC包括外部IC連接點(VBUS)和IC襯底連接點(未示出)。IC 500包括電壓箝位電路510以及欠電壓電路515，電壓箝位電路510被配置成當外部IC連接點的電壓超過正常工作電壓范圍時將IC內部電路的電源箝位在正常工作電壓范圍內，欠電壓電路515通信地連接到箝位電路并且被配置成當IC的外部IC連接點處的電壓小于O伏時將襯底的電壓設置成第二電壓。該系統(tǒng)還包括電池充電電路520，該電池充電電路520通信地連接到電壓箝位電路510。在某些示例中，電池充電電路520被包括在IC 500中。 在一些示例中，該系統(tǒng)被包括在移動電話中以便為移動電話的電池充電。外部連接點(VBUS)能被通信地連接到移動電話的通用串行總線(USB)端口。根據(jù)一些示例，當外部IC連接點的電壓處于6伏(6V)到28伏(28V)的電壓范圍內時，電壓箝位電路510將IC內部電路的電源箝位到正常工作電壓范圍內。欠電壓電路被配置成:當外部IC連接點的電壓處于小于O伏(OV)到負6伏(-6V)的電壓范圍內時，將襯底連接點的電壓設置成基本上等于外部IC連接點的電壓。另外的注釋示例I包括主題(比如，器件或1C)，其包括:外部IC連接點；IC襯底連接點，其中，當IC外部連接點的電壓處于正常工作電壓范圍內時，IC襯底連接點的電壓被設置成第一電壓；電壓箝位電路，被配置成當外部IC連接點的電壓超出正常工作電壓范圍時將IC內部一個或多個電路的電壓源箝夾在正常工作電壓范圍內；以及，欠電壓電路，其通信地連接到箝位電路并且被配置成當IC的外部IC連接點電壓小于O伏時將襯底電壓設置成第二電壓。在示例2中，示例I的主題可以可選地包括:欠電壓電路能被配置成當外部IC連接點處的電壓小于O伏時，將襯底的電壓設置成基本上等于外部IC連接點處的電壓。在示例3中，示例I和2中的一個或任一組合的主題可以可選地包括:欠電壓電路被配置成當外部IC連接點的電壓小于O伏時，將IC襯底連接點的電壓設置在外部IC連接點的電壓的晶體管閾值電壓內。在示例4中，示例1-3中的一個或任一組合的主題可以可選地包括:欠電壓電路具有N型金屬氧化物半導體(NMOS)晶體管，NMOS晶體管具有柵極區(qū)域以及源極區(qū)域，柵極區(qū)域通信地連接到地電勢，源極區(qū)域通信地連接到襯底連接點，并且其中，當外部IC連接點的電壓小于O伏時，IC襯底連接點被通過NMOS晶體管基本上設置到外部IC連接點處的電壓。[0038]在示例5中，示例1-4中的一個或任一組合的主題可以可選地包括:欠電壓電路可以被配置成當外部IC連接點處的電壓小于O伏時產(chǎn)生負電壓供電軌；并且將IC襯底連接點電連接到負電壓供電軌。在示例6中，示例1-5中的一個或任一組合的主題可以可選地包括:電壓箝位電路可以包括一個或多個高壓晶體管，并且欠電壓電路被配置成當外部IC連接點的電壓小于O伏時，將高壓晶體管的襯底連接點基本上設置到外部IC連接點處的電壓。在示例7中，示例1-6中的一個或任一組合的主題可以可選地包括:高壓晶體管，其可以是高壓NMOS晶體管。欠電壓電路可以包括連接在高壓晶體管的柵極和地電勢之間的肖特基二極管，以便當外部IC連接點處的電壓小于O伏時將高壓晶體管的柵極設置成低于接地電壓的肖特基二極管電壓。示例8可以包括主題(比如，系統(tǒng))，或能可選地與示例1-7中的一個或任一組合的主題進行組合，主題包括IC和電池充電電路。IC包括:外部IC連接點；IC襯底連接點，其中，當外部IC連接點的電壓處于正常工作電壓范圍內時，IC襯底連接點的電壓被設置成第一電壓；電壓箝位電路，其配置成當外部IC連接點的電壓超出正常工作電壓范圍時，將IC內部電路的電壓源箝位在正常工作電壓范圍內；以及，欠電壓電路，其通信地連接到箝位電路并且被配置成當IC的外部IC連接點電壓小于O伏時，將襯底電壓設置成第二電壓。電池充電電路通信地連接到電壓箝位電路，并且電池充電電路也可以包括在IC中。在示例9中，示例8的主題可以可選地被包含在移動電話中。在示例10中，示例8和9中的一個或任一組合的主題可以可選地包括:外部IC連接點，其能通信地連接到移動電話的通用串行總線(USB)端口。在示例11中，示例8-10中的一個或任一組合的主題可以可選地包括:電壓箝位電路，其被配置成當外部IC連接點的電壓處于6伏(6V)到28伏(28V)的電壓范圍時，將IC的內部電路的電壓源箝位在正常工作電壓范圍內。在示例12中，示例8-11中的一個或任一組合的主題可以可選地包括:欠電壓電路，其能被配置成當外部IC連接點的電壓處于小于零伏(OV)到負6伏(-6V)的電壓范圍時，將襯底連接點的電壓設置成基本上等于外部IC連接點的電壓。在示例13中，示例8-12中的一個或任一組合的主題可以可選地包括:欠電壓電路，其能被配置成當外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；并且將IC襯底連接點電連接到負電壓供電軌。在示例14中，示例8-13中的一個或任一組合的主題可以可選地包括:欠電壓電路，其能被配置成當外部IC連接點電壓小于O伏時，調節(jié)襯底連接點的電壓以跟隨外部IC連接點的電壓。示例15可以包括主題(比如方法、用于執(zhí)行動作的器件，或者包含當由機器執(zhí)行時使得機器執(zhí)行動作的指令的機器可讀介質)，或能可選地與示例1-14中的一個或任一組合的主題進行組合來包括主題，該主題包括:當IC外部連接點電壓處于正常工作電壓范圍時，將IC襯底的電壓設置成第一電壓；當外部IC連接點電壓超出正常工作電壓范圍時，將IC內部電路的電壓源箝位在正常工作電壓范圍內；并且當外部IC連接點的電壓小于O伏時，將襯底電壓設置成第二電壓。在示例16中，示例15的主題可以可選地包括:當外部IC連接點電壓小于O伏時，將襯底電壓設置成基本上等于外部IC連接點的電壓。在示例17中，示例15和16中的一個或任一組合的主題可以可選地包括:當外部IC連接點電壓小于O伏時，將襯底電壓設置成在外部IC連接點電壓的晶體管閾值電壓內。在示例18中，示例15-17中的一個或任一組合的主題可以可選地包括:當外部IC連接點電壓小于O伏時，通過產(chǎn)生負電壓供電軌來將襯底電壓設置成第二電壓；并且將IC襯底連接點電連接到負電壓源軌。在示例19中，示例15-18中的一個或任一組合的主題可以可選地包括:當外部IC連接點電壓超出正常工作電壓范圍時，利用高壓晶體管將IC內部電路的電壓源箝位在正常工作電壓范圍內，并且將高壓晶體管的襯底連接點設置成基本上等于外部IC連接點的電壓。在示例20中，示例15的主題可以可選地包括用于當IC外部連接點電壓處于正常工作電壓范圍內時將IC襯底電壓設置成第一電壓的裝置，該裝置的例子可以包括:IC電壓供電軌、電源軌、或電壓總線。該主題還可以包括用于當外部IC連接點電壓超出正常工作電壓范圍時將IC內部電路的電壓源箝位在正常工作電壓范圍內的裝置，該裝置的例子是電壓箝位電路或二極管堆。該主題可以進一步包括用于當外部IC連接點電壓小于O伏時將襯底電壓設置成第二電壓的裝置，該裝置的例子是欠電壓電路、負電壓供電軌、或負電壓總線。示例21可以包括，或可以可選地與示例1-20中的一個或多個示例的任一部分的組合或任一部分的組合來包括主題，該主題可以包括:用于執(zhí)行示例1-20的任一個或多個功能的裝置、或包含當由機器執(zhí)行時使得該機器執(zhí)行示例1-20的任一個或多個功能的指令的機器可讀介質。這些非限制性示例能以任何排列或組合的方式來進行組合。上述詳細說明包括對附圖的參照，附圖也是所述詳細說明的一部分。附圖以圖解的方式顯示了可應用于本實用新型的具體示例。這些示例在本實用新型中被稱作“示例”。本實用新型所涉及的所有出版物、專利及專利文件全部都作為本實用新型的參考內容，盡管它們是被分別加以參考的。如果本實用新型與參考文件之間存在用途差異，則將參考文件的用途視作本實用新型的用途的補充，若兩者之間存在不可調和的差異，則以本實用新型的用途為準。在本實用新型中，與專利文件通常使用的一樣，術語“一”或“某一”表示包括一個或多個，但其他情況或在使用“至少一個”或“一個或多個”時應除外。在本實用新型中，除非另外指明，否則使用術語“或”是指無排他性的或者，使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在所附權利要求中，術語“包含”和“在其中”等同于各個術語“包括”和“其中”的通俗英語。同樣，在下面的權利要求中，術語“包含”和“包括”是開放性的，即，系統(tǒng)、器件、物品或步驟包括除了權利要求中這種術語之后所列出的那些元件以外的元件的，依然視為落在該權利要求的范圍之內。此外，在下面的權利要求中，術語“第一”、“第二”和“第三”等僅僅用作標簽，并非對對象有數(shù)量要求。本實用新型所述的方法示例可至少部分地由機器或電腦執(zhí)行。一些例子可以包括包含有指令的計算機可讀介質或機器可讀介質，所述指令可操作以配置電子器件來執(zhí)行上述示例中所述的方法。這些方法的實現(xiàn)可以包括代碼，諸如微代碼、匯編語言代碼、高級語言代碼等。這些代碼可以包括用于執(zhí)行各個方法的計算機可讀指令。這些代碼可以形成計算機程序產(chǎn)品的一部分。進一步地，這些代碼可以在執(zhí)行期間或其它時間期間有形地存儲在一個或多個易失性或非易失性計算機可讀介質上。這些計算機可讀介質可以包括但不限于硬盤、可移除磁盤、可移除光盤(例如，壓縮光盤和數(shù)字視頻光盤)、磁帶、存儲卡或存儲棒、隨機存取存儲器(RAM)、只讀存儲器(ROM)等。上述說明的作用在于解說而非限制。例如上述示例(或示例的一個或多個方面)可彼此結合使用。本領域技術人員可以在理解上述說明書的基礎上使用其他示例。遵照37C.F.R.§ 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術公開的性質。提交本摘要時要理解的是該摘要不用于解釋或限制權利要求的范圍或意義。同樣，在上面的具體實施方式
中，各種特征可歸類成將本公開內容合理化。這不應理解成未要求保護的公開特征對任何權利要求是必不可少的。相反，本實用新型的主題可具有少于特定公開示例中的所有特征的特征。因此，下面的權利要求據(jù)此并入具體實施方式
中，每個權利要求均作為一個單獨的示例。應參看所附的權利要求以及這些權利要求的等同物的所有范圍，來確定本實用新型的 范圍。
權利要求1.一種電壓保護集成電路，其包括: 外部IC連接點； IC襯底連接點，其中，當所述外部IC連接點的電壓處于正常工作電壓范圍內時所述IC襯底連接點的電壓被設置成第一電壓； 電壓箝位電路，其被配置成:當所述外部IC連接點的電壓超出所述正常工作電壓范圍時，將所述IC內部的一個或多個電路的電壓源箝位在正常工作電壓范圍內；以及 欠電壓電路，其通信地連接到所述箝位電路，并且被配置成:當所述IC的所述外部IC連接點的電壓小于O伏時，將所述襯底的電壓設置成第二電壓。
2.根據(jù)權利要求1所述的電壓保護集成電路，其中所述欠電壓電路被配置成:當所述外部IC連接點處的電壓小于O伏時，將所述襯底的電壓設置成等于所述外部IC連接點處的電壓。
3.根據(jù)權利要求1或2所述的電壓保護集成電路，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述IC襯底連接點的電壓設置在所述外部IC連接點的電壓的晶體管閾值電壓以內。
4.根據(jù)權利要求1或2所述的電壓保護集成電路，其中所述欠電壓電路包括N型金屬氧化物半導體NMOS晶體管，所述NMOS晶體管的柵極區(qū)域通信地連接到地電勢，所述NMOS晶體管的源極區(qū)域通信地連接到所述襯底連接點，并且其中，當所述外部IC連接點的電壓小于O伏時，所述IC襯底連接點通過所述NMOS晶體管設置到所述外部IC連接點的電壓。
5.根據(jù)權利要求1所述的電壓保護集成電路，其中所述欠電壓電路被配置成: 當所述外部IC連接點處的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
6.根據(jù)權利要求2所述的電壓保護集成電路，其中所述欠電壓電路被配置成: 當所述外部IC連接點處的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
7.根據(jù)權利要求3所述的電壓保護集成電路，其中所述欠電壓電路被配置成: 當所述外部IC連接點處的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
8.根據(jù)權利要求4所述的電壓保護集成電路，其中所述欠電壓電路被配置成: 當所述外部IC連接點處的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
9.根據(jù)權利要求1所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
10.根據(jù)權利要求2所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
11.根據(jù)權利要求3所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管， 并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
12.根據(jù)權利要求4所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
13.根據(jù)權利要求5所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
14.根據(jù)權利要求6所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
15.根據(jù)權利要求7所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
16.根據(jù)權利要求8所述的電壓保護集成電路，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。
17.根據(jù)權利要求9 16中任一項所述的電壓保護集成電路，其中所述高壓晶體管包括高壓NMOS晶體管，其中所述欠電壓電路包括連接在所述高壓晶體管的柵極和地電勢之間的肖特基二極管，以便當 所述外部IC連接點處的電壓小于O伏時，將所述高壓晶體管的柵極設置成低于接地電壓的肖特基二極管電壓。
18.—種電壓保護系統(tǒng),包括: 集成電路，其包括: 外部IC連接點； IC襯底連接點，其中，當所述外部IC連接點的電壓處于正常工作電壓范圍內時，所述IC襯底連接點的電壓被設置成第一電壓； 電壓箝位電路，其被配置成:當所述外部IC連接點的電壓超出正常工作電壓范圍時，將所述IC內部的電路的電源箝位在正常工作電壓范圍內；以及 欠電壓電路，其通信地連接到所述箝位電路，并且被配置成:當所述IC的所述外部IC連接點的電壓小于O伏時，將所述襯底的電壓設置成第二電壓；以及 電池充電電路，其通信地連接到所述電壓箝位電路。
19.根據(jù)權利要求18所述的電壓保護系統(tǒng)，其中所述系統(tǒng)被包含在移動電話中。
20.根據(jù)權利要求18和19中任一項所述的電壓保護系統(tǒng)，其中所述外部IC連接點被通信地連接到所述移動電話的通用串行總線USB端口。
21.根據(jù)權利要求18所述的電壓保護系統(tǒng)，其中所述電壓箝位電路被配置成:當所述外部IC連接點的電壓處于6V到28V的范圍時，將所述IC內部的電路的所述電源箝位在正常工作電壓范圍內。
22.根據(jù)權利要求19所述的電壓保護系統(tǒng)，其中所述電壓箝位電路被配置成:當所述外部IC連接點的電壓處于6V到28V的范圍時，將所述IC內部的電路的所述電源箝位在正常工作電壓范圍內。
23.根據(jù)權利要求20所述的電壓保護系統(tǒng)，其中所述電壓箝位電路被配置成:當所述外部IC連接點的電壓處于6V到28V的范圍時，將所述IC內部的電路的所述電源箝位在正常工作電壓范圍內。
24.根據(jù)權利要求18所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓處于小于OV到-6V的電壓范圍內時，將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓。
25.根據(jù)權利要求19所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓處于小于OV到-6V的電壓范圍內時，將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓。
26.根據(jù)權利要求20所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓處于小于OV到-6V的電壓范圍內時，將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓。
27.根據(jù)權利要求21所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓處于小于OV到-6V的電壓范圍內時，將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓。
28.根據(jù)權利要求22所述 的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓處于小于OV到-6V的電壓范圍內時，將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓。
29.根據(jù)權利要求23所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓處于小于OV到-6V的電壓范圍內時，將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓。
30.根據(jù)權利要求18所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
31.根據(jù)權利要求19所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
32.根據(jù)權利要求20所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
33.根據(jù)權利要求21所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
34.根據(jù)權利要求22所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
35.根據(jù)權利要求23所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
36.根據(jù)權利要求24所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
37.根據(jù)權利要求25所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
38.根據(jù)權利要求26所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
39.根據(jù)權利要求27所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
40.根據(jù)權利要求28所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
41.根據(jù)權利要求29所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成: 當所述外部IC連接點的電壓小于O伏時，產(chǎn)生負電壓供電軌；以及 將所述IC襯底連接點電連接到所述負電壓供電軌。
42.根據(jù)權利 要求18所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，調節(jié)所述襯底連接點處的電壓以跟隨所述外部IC連接點的電壓。
43.根據(jù)權利要求19所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，調節(jié)所述襯底連接點處的電壓以跟隨所述外部IC連接點的電壓。
44.根據(jù)權利要求20所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，調節(jié)所述襯底連接點處的電壓以跟隨所述外部IC連接點的電壓。
45.根據(jù)權利要求21-41中任一項所述的電壓保護系統(tǒng)，其中所述欠電壓電路被配置成:當所述外部IC連接點的電壓小于O伏時，調節(jié)所述襯底連接點處的電壓以跟隨所述外部IC連接點的電壓。
專利摘要本實用新型涉及一種電壓保護集成電路和電壓保護系統(tǒng)。一種器件包括集成電路(IC)，該IC包括外部IC連接點、IC襯底連接點、電壓箝位電路、以及欠電壓電路。當IC外部連接點的電壓處于正常工作電壓范圍內時，IC襯底連接點的電壓被設置成第一電壓。電壓箝位電路被配置成當外部IC連接點的電壓超出正常工作電壓范圍時，將IC內部的一個或多個電路的電壓源箝位在正常工作電壓范圍內。欠電壓電路通信地連接到箝位電路并且被配置成當IC的外部IC連接點電壓小于0伏時將襯底的電壓設置成第二電壓。
文檔編號H01L27/02GK202977418SQ201220237690
公開日2013年6月5日 申請日期2012年5月24日 優(yōu)先權日2011年5月24日
發(fā)明者N·加涅, 格雷戈里·A·馬赫爾, C·克萊恩 申請人:快捷半導體(蘇州)有限公司, 快捷半導體公司