用于高電壓靜電放電防護(hù)的雙向雙極型結(jié)晶體管的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種用于高電壓靜電放電防護(hù)的雙向雙極型結(jié)晶體管及其制作方法、包含該雙向雙極型結(jié)晶體管的電路，該雙向雙極型結(jié)晶體管包含一襯底、一N+摻雜埋層、一N型阱區(qū)、和兩個(gè)P型阱區(qū)。該N+摻雜埋層可以鄰近于該襯底而被設(shè)置。該N型阱區(qū)可以圍繞該兩個(gè)P型阱區(qū)，從而使該N型阱區(qū)的一部分被安插于該兩個(gè)P型阱區(qū)之間。該多個(gè)P型阱區(qū)可以鄰近于該N+摻雜埋層而被設(shè)置，且包含一或更多的N+摻雜板、一或更多的P+摻雜板、一或更多的場(chǎng)氧化物(FOX)部分、和一或更多的場(chǎng)板。一多重射極結(jié)構(gòu)也被提供。
【專利說(shuō)明】用于高電壓靜電放電防護(hù)的雙向雙極型結(jié)晶體管
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例一般地有關(guān)于半導(dǎo)體裝置，且更特別地有關(guān)于用于高電壓靜電放電(ESD)防護(hù)的一雙向雙極型結(jié)晶體管(BJT)。
【背景技術(shù)】
[0002]實(shí)際上在電子裝置制造的全部方面中，目前存在著朝縮小裝置尺寸繼續(xù)前進(jìn)的驅(qū)動(dòng)力。當(dāng)較小和較大的兩種裝置實(shí)質(zhì)上具有等效的能力時(shí)，較小的電子裝置對(duì)比于較大的、較笨重的裝置趨向于較受歡迎。于是，能夠制造較小的元件明顯地將趨向便利于結(jié)合那些元件的較小裝置的生產(chǎn)。然而，許多現(xiàn)代的電子裝置需要電子電路來(lái)執(zhí)行啟動(dòng)功能(例如，開(kāi)關(guān)裝置)和數(shù)據(jù)處理或其它決策做出功能。用于這些雙重功能的低電壓互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)的使用或許不總是實(shí)際的。因此，高電壓(或高功率)裝置也已經(jīng)被發(fā)展來(lái)操縱低電壓操作不是實(shí)際的許多應(yīng)用。
[0003]典型的高電壓裝置的靜電放電(ESD)性能經(jīng)常取決于對(duì)應(yīng)裝置的總寬度和表面或橫向標(biāo)尺(Lateral rule)。因此，ESD性能對(duì)于較小的裝置典型地可以是較有決定性的。典型地，高電壓裝置具有包含一低接通狀態(tài)電阻(Rdson)、一高崩潰電壓和一低保持電壓的特性。該低接通狀態(tài)電阻可以趨向在一 ESD事件期間造成更加可能地集中在一裝置的表面或漏極邊緣上的一 ESD電流。高電流和高電場(chǎng)可以在這樣裝置的一表面結(jié)區(qū)域引起物理破壞?；谟糜谝坏徒油顟B(tài)電阻的該典型需求，該表面或橫向標(biāo)尺很可能地?zé)o法被增加。因此，ESD防護(hù)可以是一挑戰(zhàn)。
[0004]高電壓裝置的該高崩潰電壓的特性典型地意指:該崩潰電壓是高于該操作電壓，且該觸發(fā)電壓(Vtl)是高于該崩潰電壓。于是，在一 ESD事件期間，在該高電壓裝置為了ESD防護(hù)而接通之前，該高電壓裝置的內(nèi)部電路可以是在損壞的風(fēng)險(xiǎn)上。高電壓裝置的該低保持電壓的特性也暴露可能性:與一電力接通峰值電壓或一突波電壓相關(guān)的無(wú)用噪聲可以被觸發(fā)，或者:在正常操作期間一閂鎖效應(yīng)可以發(fā)生。由于電場(chǎng)分布可以是敏感于路由的事實(shí)，高電壓裝置也可以經(jīng)歷一場(chǎng)板效應(yīng)，從而使ESD電流可以在一 ESD事件期間很可能地集中在該表面或漏極邊緣。
[0005]為了改良關(guān)于ESD事件的高電壓裝置的性能，已被實(shí)施的一技術(shù)涉及掩膜和其它工藝的額外使用來(lái)在雙極型結(jié)晶體管(BJT)元件內(nèi)建立一較大型的二極管及/或增加用于MOS晶體管的該表面或橫向標(biāo)尺。硅控整流器(SCRs)也已經(jīng)被發(fā)展來(lái)在ESD事件期間保護(hù)電路。然而，在硅控整流器的該低保持電壓表示它們可以在ESD事件期間適當(dāng)執(zhí)行時(shí)，這個(gè)特性也在正常操作期間增加閂鎖效應(yīng)的發(fā)生。
[0006]特別地，電動(dòng)機(jī)驅(qū)動(dòng)器電路可以使用電流解決方法而麻煩于防護(hù)以免于ESD事件。這是因?yàn)楫?dāng)一電動(dòng)機(jī)被關(guān)斷時(shí)，它可以繼續(xù)旋轉(zhuǎn)一會(huì)兒，因而按照反饋一高負(fù)電壓的一電感器而動(dòng)作。如果該電動(dòng)機(jī)驅(qū)動(dòng)器電路要包含一 PM0S,則該P(yáng)MOS的寄生順向偏壓二極管可以被這負(fù)反饋電壓所接通，因而潛在地引起閂鎖效應(yīng)及/或其它不規(guī)則的電路操作。
[0007]于是，所欲的可以是發(fā)展一改良的結(jié)構(gòu)以提供ESD防護(hù)，且特別地以提供雙向ESD防護(hù)。

【發(fā)明內(nèi)容】

[0008]因此，一些示范實(shí)施例著眼于用于高電壓靜電放電(ESD)防護(hù)的一雙向雙極型結(jié)晶體管(BJT)。在一些情況中，該ESD防護(hù)可以至少部分地基于對(duì)于可以涉及一外延工藝的一雙極型互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)工藝(BCD工藝)的修改而被提供。
[0009]在一示范的實(shí)施例中，一種雙向BJT被提供(如使用于此處的「示范的」表示「作為一示范、實(shí)例或例證」)。該雙向BJT可以包含一 P型襯底、一 N+摻雜埋層、一 N型阱區(qū)、和兩個(gè)P型阱區(qū)。該N+摻雜埋層可以鄰近于該襯底而被設(shè)置。該N型阱區(qū)可以鄰近于該N+摻雜埋層且圍繞該第一和該第二 P型阱區(qū)而被設(shè)置，從而使該N型阱區(qū)的一部分被安插于該第一和該第二 P型阱區(qū)之間。該多個(gè)P型阱區(qū)可以鄰近于該N+摻雜埋層而被設(shè)置，且其每個(gè)P型阱區(qū)可以各自地包含一或更多的N+摻雜板和一或更多的P+摻雜板。多個(gè)場(chǎng)氧化物(FOX)薄膜可以鄰近于該N型阱區(qū)而被設(shè)置，且一或更多的場(chǎng)板可以鄰近于該多個(gè)FOX部分而被設(shè)置。
[0010]根據(jù)一進(jìn)一步的實(shí)施例，該第一 P型阱可以包含第一和第二 N+摻雜板，且一第一P+摻雜板可以被安插于該第一和該第二 N+摻雜板之間，且鄰近于該第一和該第二 N+摻雜板。該第二 P型阱可以包含第三和第四N+摻雜板，且一第二 P+摻雜板可以被安插于該第三和該第四N+摻雜板之間，且鄰近于該第三和該第四N+摻雜板。
[0011]根據(jù)先前實(shí)施例的一替換例，該第一 P型阱可以包含一第一 P+摻雜板、第一、第二、第三、和第四N+摻雜板、以及第一和第二柵極結(jié)構(gòu)。該第一 P+摻雜板可以被安插于該第二和該第三N+摻雜板之間，且鄰近于該第二和該第三N+摻雜板，該第一柵極結(jié)構(gòu)可以被安插于該第一和該第二 N+摻雜板之間，且鄰近于該第一和該第二 N+摻雜板,并且該第二柵極結(jié)構(gòu)可以被安插于該第三和該第四N+摻雜板之間，且鄰近于該第三和該第四N+摻雜板。該第二 P型阱可以包含一第二 P+摻雜板、第五、第六、第七和第八N+摻雜板、以及第三和第四柵極結(jié)構(gòu)。該第二 P+摻雜板可以被安插于該第六和該第七N+摻雜板之間，且鄰近于該第六和該第七N+摻雜板，該第三柵極結(jié)構(gòu)可以被安插于該第五和該第六N+摻雜板之間，且鄰近于該第五和該第六N+摻雜板，并且該第四柵極結(jié)構(gòu)可以被安插于該第七和該第八N+摻雜板之間，且鄰近于該第七和該第八N+摻雜板。
[0012]在另一示范的實(shí)施例中，包含一雙向高電壓ESD防護(hù)元件的一種電路被提供。該雙向高電壓ESD防護(hù)元件包含一 P型襯底、一 N+摻雜埋層、一 N型阱區(qū)、和兩個(gè)P型阱區(qū)。該N+摻雜埋層可以鄰近于該襯底而被設(shè)置。該N型阱區(qū)可以鄰近于該N+摻雜埋層而被設(shè)置，且可以圍繞該第一和該第二 P型阱區(qū)，從而使該N型阱區(qū)的一部分被安插于該第一和該第二 P型阱區(qū)之間。該多個(gè)P型阱區(qū)可以鄰近于該N+摻雜埋層而被設(shè)置，且其每個(gè)P型阱區(qū)可以各自地包含一或更多的N+摻雜板和一或更多的P+摻雜板。第一、第二和第三場(chǎng)氧化物(FOX)部分可以鄰近于該N型阱區(qū)而被設(shè)置。一第一場(chǎng)板可以鄰近于該第一 FOX部分而被設(shè)置，第二和第三場(chǎng)板可以鄰近于該第二 FOX部分的多個(gè)各自部分而被設(shè)置，且一第四場(chǎng)板可以鄰近于該第三FOX部分而被設(shè)置。
[0013]還根據(jù)另一示范的實(shí)施例，包含一第一隔離高電壓η通道金屬氧化物場(chǎng)效應(yīng)晶體管(HVNMOS)和一第二隔離HVNMOS的一種半導(dǎo)體裝置被提供，該第一和該第二隔離HVNMOS共享一公用N型阱隔離區(qū)。
[0014]還根據(jù)另一示范的實(shí)施例，所提供的一種制造一雙向雙極型結(jié)晶體管(BJT)的方法包含下列步驟:提供一襯底結(jié)構(gòu)，其中該襯底結(jié)構(gòu)包含一 P型襯底區(qū)域和埋藏于該P(yáng)型襯底區(qū)域中的一 N+摻雜埋層；在該P(yáng)型襯底區(qū)域中形成鄰近于該N+摻雜埋層的一第一 P型阱區(qū)、一第二 P型阱區(qū)和一 N型阱區(qū)，其中該N型阱區(qū)圍繞該第一和該第二 P型阱區(qū)，從而使該N型阱區(qū)的至少一部分被安插于該第一和該第二 P型阱區(qū)之間；在該第一和該第二P型阱區(qū)的每個(gè)中形成至少一 N+摻雜板和至少一 P+摻雜板；經(jīng)由處理該N型阱區(qū)而形成一氧化物層，其中該氧化物層包含一第一、一第二和一第三場(chǎng)氧化物(FOX)部分；以及鄰近于該氧化物層而形成一第一、一第二、一第三和一第四場(chǎng)板，其中該第一場(chǎng)板鄰近于該第一FOX部分而被形成，該第二和該第三場(chǎng)板鄰近于該第二 FOX部分的各自部分而被形成，且該第四場(chǎng)板鄰近于該第三FOX部分而被形成。
【專利附圖】

【附圖說(shuō)明】
[0015]本發(fā)明的實(shí)施例得通過(guò)下列圖式的詳細(xì)說(shuō)明，俾得更深入的了解:
[0016]圖1a和圖1b分別繪示一先前技術(shù)的SCR的一簡(jiǎn)化圖和它的相關(guān)的電氣特性；
[0017]圖2a和圖2b分別繪示本發(fā)明一實(shí)施例的一簡(jiǎn)化圖和它的相關(guān)的電氣特性；
[0018]圖3a和圖3b繪示具有粗略地等效于本發(fā)明一實(shí)施例的電氣特性的電氣電路；
[0019]圖4a和圖4b繪示在正ESD應(yīng)力下描繪在圖2a和圖2b中的電路表示； [0020]圖5a和圖5b繪示在負(fù)ESD應(yīng)力下描繪在圖2a和圖2b中的電路表示；
[0021]圖6繪示一示范實(shí)施例的結(jié)構(gòu)的一橫斷面視圖；
[0022]圖7繪示在正ESD應(yīng)力下一示范實(shí)施例的結(jié)構(gòu)的一橫斷面視圖；
[0023]圖8繪示在負(fù)ESD應(yīng)力下一示范實(shí)施例的結(jié)構(gòu)的一橫斷面視圖；
[0024]圖9繪示具有一多重射極結(jié)構(gòu)的一示范實(shí)施例的一橫斷面視圖；
[0025]圖10繪示在正ESD應(yīng)力下該多重射極示范實(shí)施例的一橫斷面視圖；
[0026]圖11繪示在負(fù)ESD應(yīng)力下該多重射極示范實(shí)施例的一橫斷面視圖；以及
[0027]圖12繪示一示范實(shí)施例的崩潰電壓特性和實(shí)驗(yàn)的電氣特性。
[0028]【主要元件符號(hào)說(shuō)明】
[0029]100:硅控整流器
[0030]101:P+材料
[0031]102:N-材料
[0032]103:P 型材料
[0033]104:N+ 材料
[0034]150:電性等效圖
[0035]161、231、1231:快速往回
[0036]201:NPN雙極型晶體管
[0037]202:耦合的N型區(qū)域
[0038]211、410a、510b、710a、810b、1010a、1110b:順向偏壓二極管
[0039]210:順向方向[0040]220:反向方向
[0041]300a、300b:隔離高電壓 NMOS
[0042]301:公用隔離區(qū)
[0043]310a、310b、610a、610b、910a、910b:BJT 晶體管
[0044]311:耦合的集極
[0045]600:P 型襯底
[0046]601: N+埋層
[0047]602a、602b、602c、602a-c:N 型阱
[0048]603a,603b:P 型阱
[0049]604、904:N+摻雜板
[0050]605、905:P+摻雜板
[0051]⑶6:場(chǎng)板
[0052]607:陽(yáng)極
[0053]608:陰極
[0054]609:場(chǎng)氧化物薄膜部分
[0055]906:柵極結(jié)構(gòu)
[0056]1211、1221:測(cè)量的漏電流
[0057]1212、1222:測(cè)量的 ESD 電流
[0058]B:基極
[0059]C:集極
[0060]E:射極
【具體實(shí)施方式】
[0061]現(xiàn)在將更完全地參考附圖來(lái)說(shuō)明本發(fā)明的某些示范實(shí)施例，于其中顯示本發(fā)明的某些而非所有實(shí)施例。的確，本發(fā)明的各種示范實(shí)施例可以多種不同的型式來(lái)具體化而不應(yīng)被解釋為受限于提出于此的示范實(shí)施例；反之，這些示范實(shí)施例的提供是能使此揭露內(nèi)容將滿足適用的法律規(guī)定。
[0062]本發(fā)明的一些示范實(shí)施例可以提供一雙向BJT ;例如，該雙向BJT可以被使用于雙向高電壓ESD防護(hù)，比如，用于正和負(fù)電壓ESD的防護(hù)。示范實(shí)施例的該雙向BJT可以將兩個(gè)隔離高電壓N通道金屬氧化物半導(dǎo)體晶體管(MOS)組合成一 ESD防護(hù)裝置，因而，當(dāng)在兩方向中提供相似的ESD性能時(shí)，提供具有總面積小于一個(gè)二極管的BJT和MOS的結(jié)構(gòu)。例如，該兩個(gè)隔離高電壓N通道MOS可以不利用漏極側(cè)擴(kuò)散。示范實(shí)施例也可以有接近該高電壓裝置的操作電壓的一崩潰電壓、和低于該高電壓裝置的該崩潰電壓的一觸發(fā)電壓。而且，一相對(duì)高保持電壓比一硅控整流器(SCR)所具有的可以被提供來(lái)更容易地避免閂鎖效應(yīng)發(fā)生。例如，不范實(shí)施例在比如連接于一輸入/輸出(i/o)墊和一電力墊之間的電動(dòng)機(jī)驅(qū)動(dòng)器電路中是有用的。在這情況中，沒(méi)有在正常操作期間引起不規(guī)則性且沒(méi)有引入閂鎖效應(yīng)問(wèn)題，示范實(shí)施例可以提供正和負(fù)高電壓ESD防護(hù)。在一些情況中，示范實(shí)施例也可以用不需要額外增加掩膜或工藝數(shù)目的一標(biāo)準(zhǔn)B⑶工藝而被制造。例如，使用于一些示范實(shí)施例中的多晶硅可以在離子注入經(jīng)由一硬式掩膜而被提供。根據(jù)示范實(shí)施例，經(jīng)由調(diào)整一或更多的場(chǎng)柵極的長(zhǎng)度，可以調(diào)整崩潰及/或觸發(fā)電壓。進(jìn)一步，經(jīng)由在多重射極結(jié)構(gòu)的一或更多的柵極或多晶硅施加一額外偏壓，可以提供早期接通。
[0063]圖1a繪示一已知SCR 100的簡(jiǎn)化圖。如所示，一已知SCR由一P+材料101、一N-材料102、一 P型材料103和一 N+材料104所組成；該P(yáng)+材料101鄰近于該N-材料102 ;該N-材料102依次鄰近于該P(yáng)型材料103 ;且該P(yáng)型材料103本身鄰近于該N+材料104。在圖1a中也描繪一電性等效圖150。如在圖1b的圖表160中所示，一已知SCR在順向方向中提供如由快速往回161所繪示的ESD防護(hù)，該快速往回161發(fā)生在順向崩潰電壓。
[0064]圖2a繪示本發(fā)明一實(shí)施例的一簡(jiǎn)化圖。如在視圖200中所示，本發(fā)明的實(shí)施例可以按照具有多個(gè)耦合的N型區(qū)域202的兩個(gè)NPN雙極型晶體管201而操作。因此，如在視圖210和220中所能看見(jiàn)，示范實(shí)施例可以運(yùn)作以便由一順向偏壓二極管211所觸發(fā)，然后在順向方向210和反向方向220兩者中，接通一 NPN BJT 201來(lái)快速往回。圖表230繪示前述多個(gè)順向和反向快速往回231。示范實(shí)施例可以具有低接通電阻(Ron)和高保持電壓，且高ESD電流可以在相同時(shí)間由該順向偏壓二極管和該NPNBJT所放電。
[0065]圖3a和圖3b繪示本發(fā)明一實(shí)施例的一簡(jiǎn)化電路圖表示。如在圖3a中所能看見(jiàn)，本發(fā)明的實(shí)施例可以包含在公用隔離區(qū)301被合并的兩個(gè)高電壓隔離NMOS 300a和300b。如在圖3b中所示，本發(fā)明實(shí)施例的多個(gè)電器特性可以按照具有多個(gè)耦合的集極311的兩個(gè)BJT晶體管310a和310b而被做出模型。如在圖4a和圖4b中所能看見(jiàn)，在正ESD應(yīng)力下，該頂部晶體管310a按照一順向偏壓二極管410a而代替地操作。如在圖5a和圖5b中所能看見(jiàn)，在負(fù)ESD應(yīng)力下，該底部晶體管310b按照一順向偏壓二極管510b而代替地操作。因此，不管正ESD或負(fù)ESD應(yīng)力被施加，本發(fā)明的實(shí)施例可以確保ESD電流被放電，因而提供雙向ESD防護(hù)?？梢越?jīng)由使用具有所述多個(gè)相同或不同崩潰電壓的多個(gè)隔離NMOS或NPNBJT而造成示范實(shí)施例的所述多個(gè)順向和反向崩潰電壓相同或不同。
[0066]因此，已一般地?cái)⑹霰景l(fā)明示范實(shí)施例的電氣特性和性質(zhì)，現(xiàn)在參考將指向圖6到圖11以便敘述示范實(shí)施例的結(jié)構(gòu)。
[0067]圖6繪示用于提供雙向高電壓ESD防護(hù)的一示范實(shí)施例的一橫斷面視圖。如從圖6中所能看見(jiàn)，可以提供帶有一 N+埋層601的一 P型材料襯底600或一外延地成長(zhǎng)的P-層(P-epi)，其中該N+埋層601鄰近于該P(yáng)型材料襯底600或該外延地成長(zhǎng)的P-層(Pipi)而被設(shè)置。一 N型阱602a-c可以鄰近于該N+埋層601且圍繞第一和第二 P型阱603a和603b而被設(shè)置，從而使該N型阱的一部分602b被設(shè)置于該第一和該第二 P型阱603a和603b之間。根據(jù)一些實(shí)施例,該N型講602a-c可以是一單一相連講；或根據(jù)另一實(shí)施例,該N型講602a-c可以包含兩個(gè)或更多個(gè)分開(kāi)的N型講。根據(jù)一不范實(shí)施例，該N型講602a、602c的多個(gè)外部分可以與該P(yáng)型襯底600接觸。該第一和該第二 P型阱603a和603b可以包含至少一 P+摻雜板605和至少一 N+摻雜板604。
[0068]例如，根據(jù)描繪于圖6中的不范實(shí)施例，該第一和該第二 P型講603a和603b的每個(gè)可以包含兩個(gè)N+摻雜板604和一 P+摻雜板605。因此，如所示，該第一 P型阱603a可以包含一第一 P+摻雜板605，該第一 P+摻雜板605可以被安插于一第一 N+摻雜板604和一第二 N+摻雜板604之間，且鄰近于該第一 N+摻雜板604和該第二 N+摻雜板604。相似地，該第二 P型阱603b可以包含一第二 P+摻雜板605，該第二 P+摻雜板605被安插于一第三N+摻雜板604和一第四N+摻雜板604之間，且鄰近于該第三N+摻雜板604和該第四N+摻雜板604。多個(gè)場(chǎng)氧化物薄膜(FOX)部分609可以鄰近于該N型阱602a_c的多個(gè)部分的表面且鄰近于該多個(gè)N+摻雜板604的每個(gè)的一遠(yuǎn)側(cè)端而被設(shè)置。
[0069]根據(jù)一進(jìn)一步的實(shí)施例，一或更多的場(chǎng)板606可以鄰近于該多個(gè)FOX部分609 (例如，該多個(gè)FOX部分609的頂部)而被設(shè)置。例如，一第一場(chǎng)板606可以鄰近于一第一 FOX部分而被設(shè)置，一第二和一第三場(chǎng)板606可以鄰近于一第二 FOX部分的多個(gè)各自部分而被設(shè)置，且一第四場(chǎng)板606可以鄰近于一第三FOX部分而被設(shè)置。例如，該多個(gè)場(chǎng)板606可以包含多晶硅的一層，其中該多晶硅可以在離子注入按照一硬式掩膜而被提供。根據(jù)一示范實(shí)施例，一或更多的場(chǎng)板606的長(zhǎng)度在制造期間可以被調(diào)整來(lái)調(diào)整該裝置的該崩潰電壓和該觸發(fā)電壓。亦即，該崩潰和該觸發(fā)電壓可以取決于該一或更多的場(chǎng)板606的長(zhǎng)度。根據(jù)另一示范實(shí)施例，一陽(yáng)極607可以可實(shí)行地連接到該多個(gè)P型阱603a的其中之一的該P(yáng)+摻雜板605、該N+摻雜板604和該多個(gè)場(chǎng)板606 ;—陰極608可以可實(shí)行地連接到該多個(gè)P型講603b的其中另一的該P(yáng)+摻雜板605、該N+摻雜板604和該多個(gè)場(chǎng)板606。
[0070]如從圖6中所能看見(jiàn)，該所提供的結(jié)構(gòu)可以有效地形成多個(gè)BJT晶體管610a和610b (在這范例中，有八個(gè)，即四個(gè)陽(yáng)極側(cè)BJT晶體管610a和四個(gè)陰極側(cè)BJT晶體管610b)。如所示，該多個(gè)陽(yáng)極側(cè)BJT晶體管610a和該多個(gè)陰極側(cè)BJT晶體管610b的該多個(gè)集極(在圖6中標(biāo)示為“C”)是根據(jù)該描繪的結(jié)構(gòu)而被有效地連接。再者，該多個(gè)陽(yáng)極側(cè)BJT晶體管610a和該多個(gè)陰極側(cè)BJT晶體管610b的該多個(gè)基極(在圖6中標(biāo)示為“B”)是有效地連接到它們各自的P+板605 ;且該多個(gè)陽(yáng)極側(cè)BJT晶體管610a和該多個(gè)陰極側(cè)BJT晶體管610b的該多個(gè)射極(在圖6中標(biāo)示為“E”)是有效地連接到它們各自的N+板604。
[0071]根據(jù)一進(jìn)一步的實(shí)施例，一種制造一雙向雙極型結(jié)晶體管(BJT)的方法包含下列步驟:提供一襯底結(jié)構(gòu)，其中該襯底結(jié)構(gòu)包含一 P型襯底區(qū)域和埋藏于該P(yáng)型襯底區(qū)域中的一 N+摻雜埋層601 ;在該P(yáng)型襯底區(qū)域中形成鄰近于該N+摻雜埋層的一第一 P型阱區(qū)603a、一第二 P型阱區(qū)603b和一 N型阱區(qū)602a_c，其中該N型阱區(qū)602a_c圍繞該第一和該第二 P型阱區(qū)603a、603b，從而使該N型阱區(qū)602a_c的至少一部分602b被安插于該第一和該第二 P型阱區(qū)603a、603b之間；在該第一和該第二 P型阱區(qū)603a、603b的每個(gè)中形成至少一 N+摻雜板604和至少一 P+摻雜板605 ;經(jīng)由處理該N型講區(qū)602a_c而形成一氧化物層，其中該氧化物層包含一第一、一第二和一第三場(chǎng)氧化物(FOX)部分609;以及鄰近于該氧化物層而形成一第一、一第二、一第三和一第四場(chǎng)板606，其中該第一場(chǎng)板606鄰近于該第一 FOX部分609而被形成，該第二和該第三場(chǎng)板606鄰近于該第二 FOX部分609的各自部分而被形成，且該第四場(chǎng)板606鄰近于該第三FOX部分609而被形成。
[0072]如分別在圖7和圖8中所示，在一正ESD事件中，該四個(gè)陽(yáng)極側(cè)晶體管610a實(shí)際上可以按照兩個(gè)順向偏壓二極管710a而操作，且在一負(fù)ESD事件中，該四個(gè)陰極側(cè)晶體管610b實(shí)際上可以按照兩個(gè)順向偏壓二極管810b而操作。因此，在或一正或一負(fù)ESD事件期間，ESD電流可以在相同時(shí)間由至少一順向偏壓二極管和至少一 NPN BJT所放電。
[0073]現(xiàn)在轉(zhuǎn)到圖9，其描繪包含一多重射極結(jié)構(gòu)的一示范實(shí)施例的一橫斷面視圖。如與描繪于圖6中的實(shí)施例，在圖9中實(shí)施例的多重射極結(jié)構(gòu)包含一 P型材料襯底600或一外延地成長(zhǎng)的P-層(Pipi)、一 N+埋層601、一 N型阱602a-c、一第一和一第二 P型阱603a和603b。該P(yáng)型材料襯底600或該外延地成長(zhǎng)的P-層(Pipi)帶有鄰近于其而被設(shè)置的一 N+埋層601。一 N型阱602a-c可以鄰近于該N+埋層601且圍繞第一和第二 P型阱603a和603b而被設(shè)置,從而使該N型阱的一部分602b被設(shè)置于該第一和該第二 P型阱603a和603b之間。根據(jù)一些實(shí)施例,該N型講602a-c可以是一單一相連講；或根據(jù)另一實(shí)施例,該N型講602a-c可以包含兩個(gè)或更多個(gè)分開(kāi)的N型講。根據(jù)一不范實(shí)施例，該N型講602a、602c的多個(gè)外部分可以與該P(yáng)型襯底600接觸。該第一和該第二 P型阱603a和603b的每個(gè)可以包含至少一 P+摻雜板905和至少一 N+摻雜板904。
[0074]例如，為了提供描繪于圖9中的該多重射極結(jié)構(gòu)，該第一和該第二 P型阱603a和603b的每個(gè)可以包含四個(gè)N+摻雜板904、兩個(gè)P+摻雜板905和兩個(gè)柵極結(jié)構(gòu)906。因此，如所示，該第一 P型阱603a可以包含一第一柵極結(jié)構(gòu)906，該第一柵極結(jié)構(gòu)906可以被安插于一第一 N+摻雜板904和一第二 N+摻雜板904之間，且鄰近于該第一 N+摻雜板904和該第二 N+摻雜板904。一第一 P+摻雜板905可以被安插于該第二 N+摻雜板904和一第三N+摻雜板904之間，且鄰近于該第二 N+摻雜板904和該第三N+摻雜板904。最后,一第二柵極結(jié)構(gòu)906可以被安插于該第三N+摻雜板904和一第四N+摻雜板904之間，且鄰近于該第三N+摻雜板904和該第四N+摻雜板904。相似地，該第二 P型阱603b可以包含一第三柵極結(jié)構(gòu)906,該第三柵極結(jié)構(gòu)906可以被安插于一第五N+摻雜板904和一第六N+摻雜板904之間，且鄰近于該第五N+摻雜板904和該第六N+摻雜板904。一第二 P+摻雜板905可以被安插于該第六N+摻雜板904和一第七N+摻雜板904之間，且鄰近于該第六N+摻雜板904和該第七N+摻雜板904。最后,一第四柵極結(jié)構(gòu)906可以被安插于該第七N+摻雜板904和一第八N+摻雜板904之間，且鄰近于該第七N+摻雜板904和該第八N+摻雜板904。多個(gè)場(chǎng)氧化物薄膜(FOX)部分609可以鄰近于該多個(gè)N型阱602a-c的表面且鄰近于該多個(gè)N+摻雜板604的每個(gè)的一遠(yuǎn)側(cè)端而被設(shè)置。
[0075]根據(jù)一進(jìn)一步的實(shí)施例，一或更多的場(chǎng)板606可以鄰近于該多個(gè)FOX部分609 (例如，該多個(gè)FOX部分609的頂部)而被設(shè)置。例如，一第一場(chǎng)板606可以鄰近于一第一 FOX部分而被設(shè)置，一第二和一第三場(chǎng)板606可以鄰近于一第二 FOX部分的多個(gè)各自部分而被設(shè)置，且一第四場(chǎng)板606可以鄰近于一第三FOX部分而被設(shè)置。例如，該多個(gè)場(chǎng)板606可以包含多晶硅的一層，其中該多晶硅可以在離子注入按照一硬式掩膜而被提供。根據(jù)一示范實(shí)施例，一或更多的場(chǎng)板606的長(zhǎng)度在制造期間可以被調(diào)整來(lái)調(diào)整該裝置的該崩潰電壓和該觸發(fā)電壓。亦即，該崩潰和該觸發(fā)電壓可以取決于該一或更多的場(chǎng)板606的長(zhǎng)度。根據(jù)另一示范實(shí)施例，一陽(yáng)極607可以可實(shí)行地連接到該多個(gè)P型阱603a的其中之一的該P(yáng)+摻雜板905、該N+摻雜板904和該多個(gè)場(chǎng)板606 ;—陰極608可以可實(shí)行地連接到該多個(gè)P型阱603b的其中另一的該P(yáng)+摻雜板905、該N+摻雜板904和該多個(gè)場(chǎng)板606。可以形成在該多個(gè)N+摻雜板904之間的該柵極結(jié)構(gòu)906可以包含一柵極氧化物層和多晶娃的一層，其中相似于該多個(gè)場(chǎng)板606，該多晶硅可以在離子注入按照一硬式掩膜而被提供。該多個(gè)柵極906可以致能該多個(gè)分布的N+摻雜板904的集體操作。
[0076]如從圖9中所能看見(jiàn)，該所提供的結(jié)構(gòu)可以有效地形成多個(gè)BJT晶體管910a和910b (在這范例中，有12個(gè)，即六個(gè)陽(yáng)極側(cè)BJT晶體管910a和六個(gè)陰極側(cè)BJT晶體管910b)。如所示，該多個(gè)陽(yáng)極側(cè)BJT晶體管910a和該多個(gè)陰極側(cè)BJT晶體管910b的該多個(gè)集極(在圖9中標(biāo)示為“C”)是根據(jù)該描繪的結(jié)構(gòu)而被有效地連接。再者，該多個(gè)陽(yáng)極側(cè)BJT晶體管910a和該多個(gè)陰極側(cè)BJT晶體管910b的該多個(gè)基極(在圖9中標(biāo)示為“B”)是有效地連接到它們各自的P+摻雜板905 ;且該多個(gè)陽(yáng)極側(cè)BJT晶體管910a和該多個(gè)陰極側(cè)BJT晶體管910b的該多個(gè)射極(在圖9中標(biāo)示為“E”)是有效地連接到它們各自的N+摻雜板904。
[0077]如分別在圖10和圖11中所示，在一正ESD事件中，該六個(gè)陽(yáng)極側(cè)晶體管910a實(shí)際上可以按照兩個(gè)順向偏壓二極管IOlOa而操作，且在一負(fù)ESD事件中，該六個(gè)陰極側(cè)晶體管910b實(shí)際上可以按照兩個(gè)順向偏壓二極管IllOb而操作。因此，在或一正或一負(fù)ESD事件期間，ESD電流可以在相同時(shí)間由至少一順向偏壓二極管和至少一 NPN BJT所放電。
[0078]描繪在圖6到圖11中的實(shí)施例的每個(gè)可以經(jīng)由相似的工藝和使用相似的材料而被制造。在這點(diǎn)上，該N+埋層601的材料可以是N-印1、一深N型阱、或多個(gè)疊層的N+埋層。該結(jié)構(gòu)可以使用沒(méi)有額外掩膜的任何標(biāo)準(zhǔn)BCD工藝而被制造。根據(jù)另一示范實(shí)施例，該結(jié)構(gòu)可以用一非外延工藝(比如一個(gè)三阱工藝)而被制造。該結(jié)構(gòu)也可以用一單層多晶或一雙層多晶工藝而被制造。一娃局部氧化(LOCOS)工藝可以被使用于該結(jié)構(gòu)的至少一部分的制造，比如制造該多個(gè)FOX部分609。替換地，一淺溝道隔離(STI)工藝可以被使用來(lái)比如制造該結(jié)構(gòu)的至少一部分(比如該多個(gè)FOX部分609)。
[0079]將被了解的是:描繪在圖6到圖11中的該配置、以及的確根據(jù)沒(méi)有描繪的其它實(shí)施例的配置可以按照兩個(gè)隔離高電壓NMOS 300a和300b而運(yùn)作，該兩個(gè)隔離高電壓NMOS300a和300b在一公用N型隔離區(qū)301被合并。亦即，該襯底600、該N+埋層601、該N型阱602a、602b、該P(yáng)型阱603a、與該一或更多P+板604、該一或更多N+板605、該多個(gè)場(chǎng)板606、和根據(jù)一些實(shí)施例而與該P(yáng)型講603a相關(guān)的該多個(gè)柵極結(jié)構(gòu)906 —起,可以按照一第一隔離高電壓NMOS 300a而運(yùn)作。同樣地，該襯底600、該N+埋層601、該N型阱602c、602b、該P(yáng)型講603b、與該一或更多P+板604、該多個(gè)N+板605、該多個(gè)場(chǎng)板606、和根據(jù)一些實(shí)施例而與該P(yáng)型阱603b相關(guān)的該多個(gè)柵極結(jié)構(gòu)906 —起，可以按照一第二隔離高電壓NMOS 300b而運(yùn)作。因此，該第一和該第二隔離高電壓NMOS被合并所在的該共享公用N型隔離區(qū)包含N型阱602b。在圖6到圖11中，該多個(gè)高電壓NMOS 300a和300b的柵極、源極和漏極分別被標(biāo)示為“G”、“S”和“D”。
[0080]圖12包含繪示一示范實(shí)施例的崩潰電壓特性的最頂圖表1200。如從該圖表1200所能看見(jiàn)，該崩潰電壓在該順向(正)和反向(負(fù))方向具有一相等大小。底部圖表1210和1220分別繪示在正和負(fù)ESD應(yīng)力實(shí)驗(yàn)期間在該陽(yáng)極607和該陰極608之間的測(cè)量的漏電流1211、1221、以及一示范實(shí)施例的測(cè)量的ESD電流1212、1222。如所能看見(jiàn)，該測(cè)量的ESD電流1212、1222的兩者展示快速往回1231，該快速往回1231指示在正和負(fù)方向兩者中成功的ESD防護(hù)。
[0081]因此，示范實(shí)施例可以提供用于高電壓靜電放電(ESD)防護(hù)的一相對(duì)小尺寸雙向雙極型結(jié)晶體管(BJT)。再者，示范實(shí)施例可以沒(méi)有需要使用額外掩膜而被應(yīng)用到一標(biāo)準(zhǔn)B⑶工藝。也可以將實(shí)施例應(yīng)用到不同的高電壓B⑶工藝，且經(jīng)由提供一 N+埋層或N型阱配方而在相同的工藝中提供不同的操作電壓有關(guān)的ESD防護(hù)。像這樣，高電壓ESD防護(hù)經(jīng)常需要用于欲被使用在高電壓設(shè)定的裝置，且在一相對(duì)小尺寸中能夠提供可以遭遇ESD事件的所述裝置。也能夠?qū)⒁恍?shí)施例使用于一般的直流(DC)電路操作。另外，可以為了在比如電動(dòng)機(jī)驅(qū)動(dòng)器電路中需要是雙向的這樣防護(hù)的裝置而提供ESD防護(hù)。在這點(diǎn)上，例如，實(shí)施例可以在該電動(dòng)機(jī)驅(qū)動(dòng)器電路的一輸入/輸出(I/O)墊和一電力墊之間可實(shí)行地連接，以便沒(méi)有在正常操作期間引起不規(guī)則性且沒(méi)有引入閂鎖效應(yīng)問(wèn)題，而提供正和負(fù)高電壓ESD防護(hù)。由于崩潰及/或觸發(fā)電壓可以經(jīng)由在制造期間修改一或更多場(chǎng)板的長(zhǎng)度而是可調(diào)的，示范實(shí)施例也可以提供撓性。
[0082]提出于此的本發(fā)明多個(gè)變形例與其他實(shí)施例，將對(duì)于熟習(xí)本項(xiàng)技藝者理解到具有呈現(xiàn)于上述說(shuō)明與相關(guān)圖式的教導(dǎo)的益處。因此，吾人應(yīng)理解到本發(fā)明并非受限于所揭露的特定實(shí)施例，而變形例與其他實(shí)施例意圖被包含在以下的權(quán)利要求范圍的范疇之內(nèi)。此夕卜，雖然上述說(shuō)明與相關(guān)圖式說(shuō)明于某個(gè)例示組合的元件及/或功能的上下文中的實(shí)施示范例，但吾人應(yīng)明白到不同組合的元件及/或功能可在不背離以下的權(quán)利要求范圍的范疇之下，由替代實(shí)施例提供。在這點(diǎn)上，舉例而言，不同于上述詳細(xì)說(shuō)明的那些的組合的元件及/或功能亦考慮可被提出于以下的權(quán)利要求范圍的某些中。雖然于此采用特定的用語(yǔ)，但它們的使用是只有通稱與描述性的認(rèn)知而非限制的目的。
【權(quán)利要求】
1.一種雙向雙極型結(jié)晶體管(BJT)，包含: 一 P型襯底； 一 N+摻雜埋層，鄰近于該襯底而被設(shè)置； 一第一 P型阱區(qū)，鄰近于該N+摻雜埋層而被設(shè)置； 一第二 P型阱區(qū)，鄰近于該N+摻雜埋層而被設(shè)置； 一 N型阱區(qū)，鄰近于該N+摻雜埋層，且圍繞該第一和該第二 P型阱區(qū)，從而使該N型阱區(qū)的至少一部分被安插于該第一和該第二P型阱區(qū)之間； 第一、第二和第三場(chǎng)氧化物(FOX)部分，鄰近于該N型阱區(qū)而被設(shè)置；以及第一、第二、第三和第四場(chǎng)板，該第一場(chǎng)板鄰近于該第一 FOX部分而被設(shè)置,該第二和該第三場(chǎng)板鄰近于該第二 FOX部分的各自部分而被設(shè)置，且該第四場(chǎng)板鄰近于該第三FOX部分而被設(shè)置； 其中該第一和該第二 P型阱的每個(gè)包含至少一 N+摻雜板和至少一 P+摻雜板。
2.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該第一P型阱包含第一和第二 N+摻雜板以及一第一 P+摻雜板，該第一 P+摻雜板被安插于該第一和該第二 N+摻雜板之間，且鄰近于該第一和該第二 N+摻雜板；以及 更在其中該第二 P型阱包含第三和第四N+摻雜板以及一第二 P+摻雜板，該第二 P+摻雜板被安插于該第三和該第四N+摻雜板之間，且鄰近于該第三和該第四N+摻雜板?！?br> 3.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該第一P型阱包含一第一P+摻雜板、第一、第二、第三和第四N+摻雜板、以及第一和第二柵極結(jié)構(gòu)，該第一 P+摻雜板被安插于該第二和該第三N+摻雜板之間，且鄰近于該第二和該第三N+摻雜板，該第一柵極結(jié)構(gòu)被安插于該第一和該第二 N+摻雜板之間，且鄰近于該第一和該第二 N+摻雜板,并且該第二柵極結(jié)構(gòu)被安插于該第三和該第四N+摻雜板之間，且鄰近于該第三和該第四N+摻雜板；以及 更在其中該第二 P型阱包含一第二 P+摻雜板、第五、第六、第七和第八N+摻雜板、以及第三和第四柵極結(jié)構(gòu)，該第二 P+摻雜板被安插于該第六和該第七N+摻雜板之間，且鄰近于該第六和該第七N+摻雜板,該第三柵極結(jié)構(gòu)被安插于該第五和該第六N+摻雜板之間，且鄰近于該第五和該第六N+摻雜板,并且該第四柵極結(jié)構(gòu)被安插于該第七和該第八N+摻雜板之間，且鄰近于該第七和該第八N+摻雜板。
4.根據(jù)權(quán)利要求3所述的雙向雙極型結(jié)晶體管，其中該多個(gè)柵極結(jié)構(gòu)包含一多晶硅層。
5.根據(jù)權(quán)利要求4所述的雙向雙極型結(jié)晶體管，其中該多晶硅層在離子注入按照一硬式掩膜而被提供。
6.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該第一、該第二和該第三FOX部分是經(jīng)由一娃局部氧化(LOCOS)工藝而被制造。
7.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該第一、該第二和該第三FOX部分是經(jīng)由一淺溝道隔離(STI)工藝而被制造。
8.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該N+埋層包含一η型外延層。
9.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該N+埋層包含一深N型阱。
10.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該N+埋層包含多個(gè)疊層的N+埋層。
11.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中每一P型阱包含一疊層的P型阱和P+埋層。
12.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該多個(gè)P型阱是經(jīng)由P型注入而被制造。
13.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該N型阱區(qū)是經(jīng)由N型注入而被制造。
14.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該雙向BJT是經(jīng)由一單層多晶工藝而被制造。
15.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該雙向BJT是經(jīng)由一雙層多晶工藝而被制造。
16.根據(jù)權(quán)利要求1所述的雙向雙極型結(jié)晶體管，其中該雙向BJT是經(jīng)由一非外延工藝而被制造。
17.根據(jù)權(quán)利要求16所述的雙向雙極型結(jié)晶體管，其中該非外延工藝包含一個(gè)三阱工藝。
18.—種包含一雙向高電壓靜電放電(ESD)防護(hù)元件的電路，該雙向高電壓ESD防護(hù)元件包含: 一 P型襯底； 一 N+摻雜埋層，鄰近于該襯底而被設(shè)置； 一第一 P型阱區(qū)，鄰近于該N+摻雜埋層而被設(shè)置； 一第二 P型阱區(qū)，鄰近于該N+摻雜埋層而被設(shè)置； 一 N型阱區(qū)，鄰近于該N+摻雜埋層，且圍繞該第一和該第二 P型阱區(qū)，從而使該N型阱區(qū)的至少一部分被安插于該第一和該第二P型阱區(qū)之間； 第一、第二和第三場(chǎng)氧化物(FOX)部分，鄰近于該N型阱區(qū)而被設(shè)置；以及第一、第二、第三和第四場(chǎng)板，該第一場(chǎng)板鄰近于該第一 FOX部分而被設(shè)置,該第二和該第三場(chǎng)板鄰近于該第二 FOX部分的各自部分而被設(shè)置，且該第四場(chǎng)板鄰近于該第三FOX部分而被設(shè)置； 其中該第一和該第二 P型阱的每個(gè)包含至少一 N+摻雜板和至少一 P+摻雜板。
19.根據(jù)權(quán)利要求18所述的電路，其中該雙向高電壓ESD防護(hù)元件更包含: 一陽(yáng)極，可實(shí)行地至少連接到該第一 P型阱的該至少一 N+摻雜板和該至少一 P+摻雜板；以及 一陰極，可實(shí)行地至少連接到該第二 P型阱的該至少一 N+摻雜板和該至少一 P+摻雜板； 更在其中該電路包含一馬達(dá)驅(qū)動(dòng)器電路，該馬達(dá)驅(qū)動(dòng)器電路包含一輸入/輸出(I/o)墊和一電力墊，該雙向高電壓ESD防護(hù)元件的該陽(yáng)極或該陰極的其中之一可實(shí)行地連接到該I/O墊，且該雙向高電壓ESD防護(hù)元件的該陽(yáng)極或該陰極的其中另一可實(shí)行地連接到該電力墊。
20.一種半導(dǎo)體裝置，包含一第一隔離高電壓η通道金屬氧化物場(chǎng)效應(yīng)晶體管(HVNMOS)和一第二隔離HVNM0S，其中該第一和該第二隔離HVNMOS在一公用N型阱隔離區(qū)被合并。
21.一種制造一雙向雙極型結(jié)晶體管(BJT)的方法，包含下列步驟: 提供一襯底結(jié)構(gòu)，其中該襯底結(jié)構(gòu)包含一 P型襯底區(qū)域和埋藏于該P(yáng)型襯底區(qū)域中的一 N+摻雜埋層； 在該P(yáng)型襯底區(qū)域中形成鄰近于該N+摻雜埋層的一第一 P型阱區(qū)、一第二 P型阱區(qū)和一 N型阱區(qū)，其中該N型阱區(qū)圍繞該第一和該第二 P型阱區(qū)，從而使該N型阱區(qū)的至少一部分被安插于該第一和該第二 P型講區(qū)之間； 在該第一和該第二 P型阱區(qū)的每個(gè)中形成至少一 N+摻雜板和至少一 P+摻雜板； 經(jīng)由處理該N型阱區(qū)而形成一氧化物層，其中該氧化物層包含一第一、一第二和一第三場(chǎng)氧化物(FOX)部分；以及 鄰近于該氧化物層而形成一第一、一第二、一第三和一第四場(chǎng)板，其中該第一場(chǎng)板鄰近于該第一 FOX部分而被形成，該第二和該第三場(chǎng)板鄰近于該第二 FOX部分的各自部分而被形成，且該第四場(chǎng)板鄰近于該第三FOX部分而被形成。
22.根據(jù)權(quán)利要求21所述的方法，其中所述在該第一和該第二P型阱區(qū)的每個(gè)中形成至少一 N+摻雜板和至少一 P+摻雜板的步驟包含子步驟: 在該第一 P型阱區(qū)中形成一第一和一第二 N+摻雜板，且在該第二 P型阱區(qū)中形成一第三和一第四N+摻雜板； 在該第一 P型阱區(qū)中形成一第一 P+摻雜板，且在該第二 P型阱區(qū)中形成一第二 P+摻雜板，其中: 該第一 P+摻雜板被安插·于該第一和該第二 N+摻雜板之間，且鄰近于該第一和該第二N+摻雜板；以及 該第二 P+摻雜板被安插于該第三和該第四N+摻雜板之間，且鄰近于該第三和該第四N+摻雜板。
23.根據(jù)權(quán)利要求21所述的方法，其中所述在該第一和該第二P型阱區(qū)的每個(gè)中形成至少一 N+摻雜板和至少一 P+摻雜板的步驟包含子步驟: 在該第一 P型阱區(qū)中形成一第一 P+摻雜板，且在該第二 P型阱區(qū)中形成一第二 P+摻雜板； 在該第一 P型阱區(qū)中形成一第一、一第二、一第三和一第四N+摻雜板，且在該第二 P型阱區(qū)中形成一第五、一第六、一第七和一第八N+摻雜板；以及 在該第一 P型阱區(qū)中形成一第一和一第二柵極結(jié)構(gòu)，且在該第二 P型阱區(qū)中形成一第三和一第四柵極結(jié)構(gòu)，其中: 該第一 P+摻雜板被安插于該第二和該第三N+摻雜板之間，且鄰近于該第二和該第三N+摻雜板； 該第一柵極結(jié)構(gòu)被安插于該第一和該第二 N+摻雜板之間，且鄰近于該第一和該第二N+摻雜板；以及 該第二柵極結(jié)構(gòu)被安插于該第三和該第四N+摻雜板之間，且鄰近于該第三和該第四N+摻雜板。
24.根據(jù)權(quán)利要求23所述的方法，其中該多個(gè)柵極結(jié)構(gòu)包含一多晶硅層。
25.根據(jù)權(quán)利要求24所述的方法，其中所述形成該多晶硅層是在離子注入按照一硬式掩膜而被執(zhí)行。
26.根據(jù)權(quán)利要求21所述的方法，其中所述形成該第一、該第二和該第三FOX部分是經(jīng)由一娃局部氧化(LOCOS)工藝而被執(zhí)行。
27.根據(jù)權(quán)利要求21所述的方法，其中所述形成該第一、該第二和該第三FOX部分是經(jīng)由一淺溝道隔離(STI)工藝而被執(zhí)行。
28.根據(jù)權(quán)利要求21所述的方法，其中該N+埋層包含一η型外延層。
29.根據(jù)權(quán)利要求21所述的方法，其中該N+埋層包含一深N型阱。
30.根據(jù)權(quán)利要求21所述的方法，其中該N+埋層包含多個(gè)疊層的N+埋層。
31.根據(jù)權(quán)利要求21所述的方法，其中每一P型阱區(qū)包含一疊層的P型阱和P+埋層。
32.根據(jù)權(quán)利要求21所述的方法，其中所述形成該多個(gè)P型阱區(qū)是經(jīng)由P型注入而被執(zhí)行。
33.根據(jù)權(quán)利要求21所述的方法，其中所述形成該N型阱區(qū)是經(jīng)由N型注入而被執(zhí)行。
34.根據(jù)權(quán)利要求21所述的方法，其中所述制造該雙向BJT是經(jīng)由一單層多晶工藝而被執(zhí)行。
35.根據(jù)權(quán)利要求21所述的方法，其中所述制造該雙向BJT是經(jīng)由一雙層多晶工藝而被執(zhí)行。
36.根據(jù)權(quán)利要求21所述的方法，其中所述制造該雙向BJT是經(jīng)由一非外延工藝而被執(zhí)行。
37.根據(jù)權(quán)利要求36所述的方法 ，其中該非外延工藝包含一個(gè)三阱工藝。
【文檔編號(hào)】H01L21/8249GK103855152SQ201210521409
【公開(kāi)日】2014年6月11日 申請(qǐng)日期:2012年12月7日 優(yōu)先權(quán)日:2012年12月7日
【發(fā)明者】陳信良, 洪志臨, 杜碩倫 申請(qǐng)人:旺宏電子股份有限公司