專利名稱：一種SOI SiGe HBT平面集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種SOI SiGe HBT平面集成器件及制備方法。
背景技術(shù)：
集成電路是信息社會經(jīng)濟發(fā)展的基石和核心。正如美國工程技術(shù)界最近評出20世紀(jì)世界20項最偉大工程技術(shù)成就中第五項電子技術(shù)時提到，“從真空管到半導(dǎo)體、集成電路，已成為當(dāng)代各行業(yè)智能工作的基石?！奔呻娐窌r最能體現(xiàn)知識經(jīng)濟特征的典型產(chǎn)品之一。目前，以集成電路為基礎(chǔ)的電子信息產(chǎn)業(yè)已成為世界第一大產(chǎn)業(yè)。隨著集成電路技術(shù)的發(fā)展，整機和元件之間的明確界限被突破，集成電路不僅成為現(xiàn)代產(chǎn)業(yè)和科學(xué)技術(shù)的基礎(chǔ)， 而且正創(chuàng)造著信息時代的硅文化。由于Si材料的優(yōu)良特性，特別是能方便地形成極其有用的絕緣膜——SiO2膜和Si3N4膜，從而能夠利用Si材料實現(xiàn)最廉價的集成電路工藝，發(fā)展至今，全世界數(shù)以萬億美元的設(shè)備和技術(shù)投入，已使Si基工藝形成了非常強大的產(chǎn)業(yè)能力。同時，長期的科研投入也使人們對Si及其工藝的了解，達到十分深入、透徹的地步，因此在集成電路產(chǎn)業(yè)中，Si技術(shù)是主流技術(shù)，Si集成電路產(chǎn)品是主流產(chǎn)品，占集成電路產(chǎn)業(yè)的90%以上。在Si集成電路中以雙極晶體管作為基本結(jié)構(gòu)單元的模擬集成電路在電子系統(tǒng)中占據(jù)著重要的地位，隨著Si技術(shù)的發(fā)展，Si雙極晶體管的性能也獲得了大幅的提高。但是到了上世紀(jì)90年代，Si雙極晶體管由于電壓、基區(qū)寬度、功率密度等原因的限制，不能再按工業(yè)界普遍采用的等比例縮小的方法來提高器件與集成電路的性能，嚴(yán)重地制約了模擬集成電路和以其為基礎(chǔ)的電子系統(tǒng)性能的進一步提高。為了進一步提高器件及集成電路的性能，研究人員借助新型的半導(dǎo)體材料如GaAs, InP等，以獲得適于無線移動通信發(fā)展的高速器件及集成電路。盡管GaAs和InP基化合物器件頻率特性優(yōu)越，但其制備工藝比Si工藝復(fù)雜、成本高，大直徑單晶制備困難、機械強度低，散熱性能不好，與Si工藝難兼容以及缺乏象SiO2那樣的鈍化層等因素限制了它的廣泛應(yīng)用和發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種SOI SiGe HBT平面集成器件以實現(xiàn)更好的器件性能。本發(fā)明的目的在于提供一種SOI SiGe HBT平面集成器件，所述集成器件采用SOI非多晶、非自對準(zhǔn)雙極晶體管。進一步、所述SiGe HBT器件制備在SOI襯底上。進一步、所述SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。進一步、所述SiGe HBT器件為平面結(jié)構(gòu)。本發(fā)明的領(lǐng)一目的在于提供一種SOI SiGe HBT平面集成器件的制備方法，其特征在于，包括如下步驟
第一步、選取氧化層厚度為150 400nm，上層Si厚度為100 150nm，N型摻雜濃度為IXIO16 I X IO17CnT3的SOI襯底片；第二步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17cnT3 ；第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為20 60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5X IO18 5 X IO19Cm 3 ；第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ；第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚 度為200 300nm的SiO2層和一層厚度為100 200nm的SiN層；光刻器件間淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為650 IlOOnm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ；第六步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為200 300nm的SiO2層和一層厚度為100 200nm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為180 300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為200 300nm的SiO2層和一層厚度為100 200nm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為300 500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為1\1019 1\102°_-3，形成集電極接觸區(qū)域；第九步、光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 lX102°cnT3，形成基極接觸區(qū)域，并對襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活；第十步、用濕法刻蝕掉表面的SiO2，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為300 500nm的SiO2層；光刻發(fā)射極、基極和集電極引線孔，形成SiGe HBT器件；第H 步、在襯底表面派射金屬鈦(Ti),合金形成娃化物；第十二步、濺射金屬，光刻引線，形成發(fā)射極、基極和集電極金屬引線，構(gòu)成基區(qū)厚度為20 60nm，集電區(qū)厚度為150 250nm的SOI SiGe HBT集成電路。進一步、基區(qū)厚度根據(jù)第三步生長SiGe的厚度來確定，取20 60nm。進一步、集電區(qū)厚度根據(jù)第一步SOI上層Si厚度和第二步生長的Si外延層的厚度來決定，取150 250nm。進一步、該制備方法中所涉及的最高溫度根據(jù)第二步、第三步、第四步、第五步、第六步、第七步、第八步和第十步中的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于800。。。本發(fā)明的另一目的在于提供一種SOI SiGe HBT平面集成電路的制備方法，包括如下步驟步驟1，外延材料制備的實現(xiàn)方法為(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17CnT3 ；步驟2，器件淺槽隔離制備的實現(xiàn)方法為(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(2c)光刻器件間淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為650nm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成器件淺槽隔離；步驟3，集電極淺槽隔離制備的實現(xiàn)方法為(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離；步驟4，基極淺槽隔離制備的實現(xiàn)方法為(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離；步驟5，集電極與基極制備的實現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(5d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(5e)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活； 步驟6，引線制備的實現(xiàn)方法為(6a)用濕法刻蝕掉表面的SiO2層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(6c)光刻發(fā)射極、基極和集電極引線孔，形成SiGe HBT器件；(6d)在襯底表面派射金屬鈦(Ti),合金形成娃化物；(6e)濺射金屬，光刻引線，形成發(fā)射極、基極和集電極金屬引線，構(gòu)成基區(qū)厚度為20nm，集電區(qū)厚度為150nm的SOI SiGe HBT集成電路。本發(fā)明具有如下優(yōu)點I.本發(fā)明制備的SOI SiGe HBT集成器件的集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴展效應(yīng)，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率；2.本發(fā)明制備的SOI SiGe HBT集成器件，在制備過程中，采用非自對準(zhǔn)工藝，在有效的保持器件性能的基礎(chǔ)上，大大降低了工藝難度；3.由于本發(fā)明所提出的工藝方法與現(xiàn)有CMOS集成電路加工工藝兼容，并可應(yīng)用于BiCMOS器件及集成電路制造當(dāng)中，因此，可以在資金和設(shè)備投入很小的情況下，大幅提聞集成電路的性能；4.本發(fā)明制備SOI三多晶SiGe HBT集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe的特性，提高器件與集成電路的性能。


圖I是實現(xiàn)本發(fā)明SOI SiGe HBT集成器件及電路制備的工藝流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了一種SOI SiGe HBT平面集成器件，所述集成器件采用SOI非多晶、非自對準(zhǔn)SiGe HBT。作為本發(fā)明實施例的一優(yōu)化方案，所述集成器件制備在SOI襯底上。作為本發(fā)明實施例的一優(yōu)化方案，所述集成器件的基區(qū)為應(yīng)變SiGe材料。作為本發(fā)明實施例的一優(yōu)化方案，所述集成器件為平面結(jié)構(gòu)。以下參照附圖1，對本發(fā)明SOI SiGe HBT集成器件及電路的工藝流程作進一步詳細(xì)描述。實施例I :制備基區(qū)厚度為20nm的SOI SiGe HBT平面集成器件及電路方法，具體步驟如下步驟I,外延材料制備。
(Ia)選取SOI襯底片，該襯底下層支撐材料I為Si，中間層2為SiO2,厚度為150nm,上層材料3為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層6，作為發(fā)射區(qū)，該層摻雜濃度為I X IO1W0步驟2，器件淺槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層 7 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層 8 ;(2c)光刻器件間淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為650nm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成器件淺槽隔離9。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層 10 ;(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層 11 ;(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽12 ；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離12。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層，(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層 13 ；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層 14 ；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離15。 步驟5，集電極與基極制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層 16 ；(5c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3，形成集電極17 ；(5d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極 18 ；(5e)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活。步驟6，引線制備。(6a)用濕法刻蝕掉表面的SiO2層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層 19 ；(6c)光刻發(fā)射極、基極和集電極引線孔，形成SiGe HBT器件20 ；(6d)在襯底表面派射金屬鈦(Ti),合金形成娃化物；(6e)濺射金屬，光刻引線，形成發(fā)射極21、基極22和集電極23金屬引線，構(gòu)成基區(qū)厚度為20nm，集電區(qū)厚度為150nm的SOI SiGe HBT集成電路。實施例2 :制備基區(qū)厚度為40nm的SOI SiGe HBT平面集成器件及電路方法，具體步驟如下步驟I,外延材料制備。(Ia)選取SOI襯底片，該襯底下層支撐材料I為Si，中間層2為SiO2，厚度為300nm,上層材料3為摻雜濃度為5X IO16CnT3的N型Si，厚度為120nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在上層Si材料上生長一層厚度為80nm的N型外延Si層4，作為集電區(qū)，該層摻雜濃度為5 X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為40nm的SiGe層5，作為基區(qū)，該層Ge組分為20%，摻雜濃度為IX 1019cm_3 ；(Id)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為150nm的N型Si層6，作為發(fā)射區(qū)，該層摻雜濃度為3X1017cm_3。步驟2，器件淺槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層 7 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層 8 ;
(2c)光刻器件間淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為900nm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成器件淺槽隔離9。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層 10 ；(3c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層 11 ;
(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為240nm的淺槽12 ；(3e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離12。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層 13 ；(4c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層 14 ；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為155nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2,形成基極淺槽隔離15。步驟5，集電極與基極制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為400nm 的 SiO2 層 16 ；(5c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為5 X IO19CnT3，形成集電極17 ；(5d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成基極 18 ；(5e)對襯底在1000°C溫度下，退火60s，進行雜質(zhì)激活。步驟6，引線制備。(6a)用濕法刻蝕掉表面的SiO2層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為400nm 的 SiO2 層 19 ；(6c)光刻發(fā)射極、基極和集電極引線孔，形成SiGe HBT器件20 ；(6d)在襯底表面派射金屬鈦(Ti),合金形成娃化物；(6e)濺射金屬，光刻引線，形成發(fā)射極21、基極22和集電極23金屬引線，構(gòu)成基區(qū)厚度為40nm，集電區(qū)厚度為200nm的SOI SiGe HBT集成電路。實施例3 :制備基區(qū)厚度為60nm的SOI SiGe HBT平面集成器件及電路方法，具體步驟如下步驟I,外延材料制備。(Ia)選取SOI襯底片，該襯底下層支撐材料I為Si，中間層2為SiO2，厚度為400nm,上層材料3為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為IOOnm的N型外延Si層4，作為集電區(qū)，該層摻雜濃度為I X 1017cm_3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為60nm的SiGe層5，作為基區(qū)，該層Ge組分為25%，摻雜濃度為5X 1019cm_3 ； (Id)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為200nm的N型Si層6，作為發(fā)射區(qū)，該層摻雜濃度為5X1017cm_3。步驟2，器件淺槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層 7 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層 8 ;(2c)光刻器件間淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為IlOOnm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成器件淺槽隔離9。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層 10 ;(3c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層 11 ;(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為300nm的淺槽12 ；(3e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離12。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層 13 ；(4c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層 14 ；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為205nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離15。步驟5，集電極與基極制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層 16 ；(5c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為
IX 102°cnT3,形成集電極17 ；(5d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO20CnT3,形成基極 18 ；(5e)對襯底在1100°C溫度下，退火15s，進行雜質(zhì)激活。步驟6，引線制備。 (6a)用濕法刻蝕掉表面的SiO2層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層 19 ；(6c)光刻發(fā)射極、基極和集電極引線孔，形成SiGe HBT器件20 ；(6d)在襯底表面派射金屬鈦(Ti),合金形成娃化物；(6e)濺射金屬，光刻引線，形成發(fā)射極21、基極22和集電極23金屬引線，構(gòu)成基區(qū)厚度為60nm，集電區(qū)厚度為250nm的SOI SiGe HBT集成電路。本發(fā)明實施例提供的SOI SiGe HBT集成器件及制備方法具有如下優(yōu)點I.本發(fā)明制備的SOI SiGe HBT集成器件的集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴展效應(yīng)，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率；2.本發(fā)明制備的SOI SiGe HBT集成器件，在制備過程中，采用非自對準(zhǔn)工藝，在有效的保持器件性能的基礎(chǔ)上，大大降低了工藝難度；3.由于本發(fā)明所提出的工藝方法與現(xiàn)有CMOS集成電路加工工藝兼容，并可應(yīng)用于BiCMOS器件及集成電路制造當(dāng)中，因此，可以在資金和設(shè)備投入很小的情況下，大幅提聞集成電路的性能；4.本發(fā)明制備SOI三多晶SiGe HBT集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe的特性，提高器件與集成電路的性能。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種SOI SiGe HBT平面集成器件，其特征在于，所述集成器件采用非多晶SOI SiGeHBT。
2.根據(jù)權(quán)利要求I所述的SOISiGe HBT集成器件，其特征在于，所述集成器件制備在SOI襯底上。
3.根據(jù)權(quán)利要求I所述的SOISiGe HBT集成器件，其特征在于，所述集成器件的基區(qū)為應(yīng)變SiGe材料。
4.根據(jù)權(quán)利要求I所述的SOISiGe HBT集成器件，其特征在于，其并為平面結(jié)構(gòu)。
5.—種SOI SiGe HBT平面集成器件的制備方法，其特征在于，包括如下步驟 第一步、選取氧化層厚度為150 400nm，上層Si厚度為100 150nm，N型摻雜濃度為 I X IO16 I X IO17CnT3 的 SOI 襯底片； 第二步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17CnT3 ； 第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為20 60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5X1018 5 X IO19Cm 3 ； 第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ； 第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為200 300nm的5102層和一層厚度為100 200nm的SiN層；光刻器件間淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為650 IlOOnm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ； 第六步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為200 300nm的SiO2層和一層厚度為100 200nm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為180 300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD )的方法，在600 800°C，在襯底表面淀積一層厚度為200 300nm的SiO2層和一層厚度為100 200nm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為300 500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為IX IO19 IX 102°cnT3，形成集電極接觸區(qū)域；第九步、光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 lX102°cnT3，形成基極接觸區(qū)域，并對襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活； 第十步、用濕法刻蝕掉表面的SiO2，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為300 500nm的SiO2層；光刻發(fā)射極、基極和集電極引線孔，形成SiGe HBT器件； 第H 步、在襯底表面派射金屬鈦(Ti ),合金形成娃化物；第十二步、濺射金屬，光刻引線，形成發(fā)射極、基極和集電極金屬引線，構(gòu)成基區(qū)厚度為20 60nm，集電區(qū)厚度為150 250nm的SOI SiGe HBT集成電路。
6.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，基區(qū)厚度根據(jù)第三步生長SiGe的厚度來確定，取20 60nm。
7.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，集電區(qū)厚度根據(jù)第一步SOI上層Si厚度和第二步生長的Si外延層的厚度來決定，取150 250nm。
8.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，該制備方法中所涉及的最高溫度根據(jù)第二步、第三步、第四步、第五步、第六步、第七步、第八步和第十步中的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于800°C。
9.一種SOI SiGe HBT平面集成電路的制備方法，其特征在于，包括如下步驟 步驟1，外延材料制備的實現(xiàn)方法為 (Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2,厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ； (Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為IXlO16cnT3 ； (Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為lX1017cnT3。
步驟2，器件淺槽隔離制備的實現(xiàn)方法為 (2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (2c)光刻器件間淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為650nm的淺槽； (2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成器件淺槽隔離； 步驟3，集電極淺槽隔離制備的實現(xiàn)方法為 (3a)用濕法刻蝕掉表面的SiO2和SiN層； (3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽； (3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離； 步驟4，基極淺槽隔離制備的實現(xiàn)方法為 (4a)用濕法刻蝕掉表面的SiO2和SiN層； (4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽； (4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離； 步驟5，集電極與基極制備的實現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm的SiO2 層； (5c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極； (5d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極； (5e)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活； 步驟6，引線制備的實現(xiàn)方法為 (6a)用濕法刻蝕掉表面的SiO2層； (6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm的SiO2 層； (6c)光刻發(fā)射極、基極和集電極引線孔，形成SiGe HBT器件； (6d)在襯底表面派射金屬鈦(Ti),合金形成娃化物； (6e)濺射金屬，光刻引線，形成發(fā)射極、基極和集電極金屬引線，構(gòu)成基區(qū)厚度為20nm，集電區(qū)厚度為150nm的SOI SiGe HBT集成電路。
全文摘要
本發(fā)明公開了一種SOI SiGe HBT平面集成器件及制備方法，其過程為在SOI襯底上連續(xù)生長N-Si、P-SiGe、N-Si層，淀積介質(zhì)層，制備淺槽隔離，光刻集電區(qū)淺槽隔離區(qū)域，制備集電區(qū)淺槽隔離，刻蝕并淀積介質(zhì)層，光刻基區(qū)淺槽隔離區(qū)域，制備基區(qū)淺槽隔離，光刻集電區(qū)并磷離子注入，形成集電極接觸區(qū)，光刻基區(qū)并硼離子注入，形成基極接觸區(qū)，最終形成SiGe HBT器件，最后光刻發(fā)射區(qū)、基區(qū)和集電區(qū)引線孔，金屬化，光刻引線，構(gòu)成基區(qū)厚度為20～60nm的HBT集成電路；本發(fā)明所提出的工藝方法與現(xiàn)有CMOS集成電路加工工藝兼容，因此，可以在資金和設(shè)備投入很小的情況下，制備出基于SOI的BiCMOS器件及集成電路，使現(xiàn)有的模擬和數(shù)模混合集成電路性能獲得大幅提高。
文檔編號H01L21/331GK102842600SQ20121024439
公開日2012年12月26日 申請日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者宋建軍, 胡輝勇, 呂懿, 張鶴鳴, 宣榮喜, 王斌, 舒斌, 郝躍 申請人:西安電子科技大學(xué)