專利名稱：形成集成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及集成電路制造方法，更具體而言，涉及制造具有減小的間距的集成電路的方法。
背景技術(shù)：
集成電路常用于制造各種各樣的電子器件，如存儲(chǔ)器芯片。生產(chǎn)方面的一個(gè)目的是減小集成電路的尺寸，以便增加個(gè)體元件的密度，并因此增強(qiáng)集成電路的功能性。集成電路上的最小間距(相同類型的兩個(gè)相鄰結(jié)構(gòu)(例如，兩個(gè)相鄰的柵極導(dǎo)體)的相同點(diǎn)之間的最小距離)常用作電路密度的代表性度量。部件寬度在本文中有時(shí)被稱為F，部件之間的間隔的寬度在本文中有時(shí)被稱為S。電路密度的增加常受到可用光刻設(shè)備的分辨率的限制。給定的光刻設(shè)備能夠生產(chǎn)的部件和間隔的最小尺寸與其分辨能力有關(guān)。如果要嘗試在光刻膠中限定小于機(jī)器最小部件尺寸的部件，那么置于輻射中的光刻膠區(qū)域可能對(duì)掩模板圖案無響應(yīng)，導(dǎo)致不能準(zhǔn)確地重復(fù)生產(chǎn)光刻膠部件。已做了一些努力來嘗試將集成電路器件的間距減小至低于光刻生產(chǎn)的最小間距，但這些方法難以控制且表現(xiàn)出不同的結(jié)果?？紤]到現(xiàn)有方法的缺陷，必須提供一種能夠?qū)⑵骷械拈g距減小至低于光刻工藝可生產(chǎn)的間距的方法。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種形成集成電路的方法，所述方法包括 提供第一材料層；在所述第一材料層上形成第二材料層；在所述第二材料層上形成具有多個(gè)第一部件的經(jīng)圖案化的掩模層，所述多個(gè)第一部件具有第一間距P1 ;將所述經(jīng)圖案化的掩模層用作掩模來圖案化所述第二材料層，從而在所述第二材料層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面；在圖案化所述第二材料層之后，修整所述經(jīng)圖案化的掩模層，以形成經(jīng)修整的圖案化掩模層；將多種摻雜劑引入未被所述經(jīng)修整的圖案化掩模層覆蓋的所述第二材料層內(nèi)，從而形成具有第二間距P2的摻雜區(qū)，其中，所述第二間距P2小于所述第一間距P1 ;去除經(jīng)修整的圖案化掩模層，以暴露出所述第二材料層中的未摻雜區(qū)；選擇性地去除所述未摻雜區(qū)，以形成多個(gè)第二部件，所述多個(gè)第二部件對(duì)應(yīng)于所述第二材料層中的相應(yīng)摻雜區(qū)。在上述方法中，其中，所述第二間距P2基本上是所述第一間距P1的一半。在上述方法中，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜區(qū)，其中所述蝕刻劑對(duì)所述未摻雜區(qū)的蝕刻去除速率高于對(duì)所述摻雜區(qū)的蝕刻去除速率。在上述方法中，其中，所述第二材料層包括多晶硅層、單晶硅層、或非晶硅層。在上述方法中，其中，所述第二材料層包括多晶硅層、單晶硅層、或非晶硅層，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜區(qū)，所述蝕刻劑包括四甲基氫氧化銨(TMAH)、四丁基氫氧化磷、四苯基氫氧化砷、KOH、NaOH、或NH4OH。在上述方法中，其中，所述第二材料層包括多晶硅層、單晶硅層、或非晶硅層，其中，所述摻雜劑包括As、P、B、C、N、S1、Ge或BF2。在上述方法中，其中，所述第二材料層包括多晶硅層、單晶硅層、或非晶硅層，其中，所述摻雜劑的劑量基本上高于lE15ion/cm2。在上述方法中，其中，引入所述多種摻雜劑的步驟包括將所述多種摻雜劑基本上垂直地注入到所述第二材料層內(nèi)。在上述方法中，進(jìn)一步包括將所述多個(gè)第二部件用作掩模來蝕刻所述第一材料層。在上述方法中，其中，每個(gè)第二部件的側(cè)壁與所述經(jīng)修整的圖案化掩模層的相應(yīng)側(cè)壁垂直對(duì)齊。根據(jù)本發(fā)明的另一方面，還提供了一種形成集成電路的方法，所述方法包括提供第一材料層；在所述第一材料層上形成第二材料層；在所述第二材料層上形成具有多個(gè)第一部件的經(jīng)圖案化的掩模層，所述多個(gè)第一部件具有第一間距P1，其中，每個(gè)第一部件與相鄰的第一部件具有第一間隔S1;將所述經(jīng)圖案化的掩模層用作掩模來蝕刻所述第二材料層，以在所述第二材料層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面；將所述經(jīng)圖案化的掩模層中的所述第一間隔S1加寬至間隔St ;在加寬所述第一間隔S1之后，將多種摻雜劑注入到未被所述經(jīng)圖案化的掩模層覆蓋的所述第二材料層內(nèi)；去除所述經(jīng)圖案化的掩模層以暴露出未摻雜的第二材料層；選擇性地去除所述未摻雜的第二材料層，以在所述第二材料層中形成 具有第二間距P2的多個(gè)第二部件，其中，所述第二間距P2基本上是所述第一間距—半。在上述方法中，其中，所述第二材料層包括多晶硅層、單晶硅層或非晶硅層。在上述方法中，其中，所述第二材料層包括多晶硅層、單晶硅層或非晶硅層，其中，所述蝕刻劑包括四甲基氫氧化銨(TMAH)、四丁基氫氧化磷、四苯基氫氧化砷、KOH、NaOH、或NH4OH。在上述方法中，其中，所述第二材料層包括多晶硅層、單晶硅層或非晶硅層，其中，所述摻雜劑的劑量基本上高于lE15ion/cm2。在上述方法中，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜的第二材料層，其中所述蝕刻劑對(duì)所述未摻雜的第二材料層的蝕刻去除速率高于對(duì)所述摻雜的第二材料層的蝕刻去除速率。在上述方法中，其中，引入所述多種摻雜劑的步驟包括將所述多種摻雜劑基本上垂直地注入到所述第二材料層內(nèi)。在上述方法中，進(jìn)一步包括將所述多個(gè)第二部件用作掩模來蝕刻所述第一材料層。在上述方法中，其中，每個(gè)第二部件的側(cè)壁與所述經(jīng)修整的圖案化掩模層的相應(yīng)側(cè)壁垂直對(duì)齊。根據(jù)本發(fā)明的又一方面，還提供了一種形成集成電路的方法，所述方法包括提供第一材料層；在所述第一材料層上形成硅層；在所述硅層上形成具有多個(gè)第一部件的經(jīng)圖案化的掩模層，所述多個(gè)第一部件具有第一間距P1 ;將所述經(jīng)圖案化的掩模層用作掩模來圖案化所述硅層，從而在所述硅層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面；在圖案化所述硅層之后，修整所述經(jīng)圖案化的掩模層，以形成經(jīng)修整的圖案化掩模層；將多種摻雜劑基本上垂直地注入到未被所述經(jīng)修整的圖案化掩模層覆蓋的所述硅層內(nèi)；去除所述經(jīng)修整的圖案化掩模層，以暴露出未摻雜的硅層；用蝕刻劑選擇性地去除所述未摻雜的硅層，以在所述硅層中形成多個(gè)具有第二間距P2的第二部件，其中，所述第二間距P2小于所述第一間距Pi。在上述方法中，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜的硅層，其中，所述蝕刻劑對(duì)所述未摻雜的娃層的蝕刻去除速率高于對(duì)作為掩模的所述摻雜的娃層的蝕刻去除速率。


將參考附圖描述示例性實(shí)施例。應(yīng)當(dāng)理解附圖僅僅是用于說明的目的，因此沒有按比例繪制。圖1是根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例形成集成電路結(jié)構(gòu)的方法的流程圖。圖2至圖 7是根據(jù)圖1的方法示出結(jié)構(gòu)制造期間的各個(gè)階段的剖面圖。
具體實(shí)施例方式在下面詳細(xì)討論示例性實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅是示例性的，而不用于限制本發(fā)明的范圍。應(yīng)當(dāng)理解當(dāng)元件如層、區(qū)域或襯底被稱為在另一元件的“上方”時(shí)，其可以直接位于另一元件上或者也可以存在介入元件。相比而言，當(dāng)元件被稱為“直接在另一元件上”或者“直接在另一元件上方”時(shí)，不存在介入元件。還應(yīng)當(dāng)理解當(dāng)元件被稱為“在另一元件下”或“在另一元件下方”時(shí)，其可以直接在另一元件下或者下方，或者可以存在介入元件。相比而言，當(dāng)元件被稱為“直接在另一元件下”或者“直接在另一元件下方”時(shí)，不存在介入元件。如本文所用，如果當(dāng)實(shí)施特定工藝步驟時(shí)，特定的經(jīng)圖案化的層是頂層，或者如果當(dāng)實(shí)施特定工藝步驟時(shí)，特定的經(jīng)圖案化的層僅是中間層，只要任何重疊層的圖案化與特定層相同或者比特定層更窄，則特定的經(jīng)圖案化的層被用作特定工藝步驟的“掩?！薄Q句話說，如本文所用，如果結(jié)構(gòu)包括兩個(gè)經(jīng)圖案化的層，那么它們中的每一個(gè)單獨(dú)地，以及它們兩個(gè)合起來，在本文全都被視為充當(dāng)特定工藝步驟的“掩模”。具有與特定層相同或者更窄圖案的重疊層的存在不會(huì)阻止特定層被用作特定工藝步驟的“掩模”。本文所述的術(shù)語“襯底”，是指在其上形成各種層和集成電路元件的半導(dǎo)體襯底。襯底可以包含硅或化合物半導(dǎo)體，如GaAs、InP、Si/Ge、或SiC。層的實(shí)例可以包括介電層、摻雜層、金屬層、多晶硅層和可以將一個(gè)層連接至一個(gè)層或多個(gè)層的通孔塞。集成電路元件的實(shí)例可以包括晶體管、電阻器、和/或電容器。襯底可以是晶圓的一部分，該晶圓包括在襯底表面上制造的多個(gè)半導(dǎo)體管芯，其中每個(gè)管芯包括一個(gè)或多個(gè)集成電路。半導(dǎo)體管芯被相鄰管芯之間的切割線(未不出)分開。對(duì)位于襯底表面上的每一個(gè)半導(dǎo)體管芯實(shí)施以下工藝步驟。
圖1是根據(jù)本發(fā)明的各個(gè)實(shí)施例形成集成電路結(jié)構(gòu)的方法100的流程圖。方法100開始于操作101，在操作101中，提供第一材料層。在操作102中，在第一材料層上形成第二材料層。在操作103中，在第二材料層上形成經(jīng)圖案化的掩模層。經(jīng)圖案化的掩模層具有多個(gè)具有第一間距P1的第一部件。在操作104中，通過將經(jīng)圖案化的掩模層用作掩模圖案化第二材料層。在第二材料層中形成第一部件，并暴露出第一材料層的一部分頂面。在操作105中，在圖案化第二材料層之后修整經(jīng)圖案化的掩模層。形成經(jīng)修整的圖案化掩模層。在操作106中，將多種摻雜劑引入到未被經(jīng)修整的圖案化掩模層覆蓋的第二材料層內(nèi)。在第二材料層中形成具有第二間距P2的各種摻雜區(qū)。第二間距P2小于第一間距P”在操作107中，去除經(jīng)修整的圖案化掩模層，以暴露出第二材料層中的各種未摻雜區(qū)。在操作108中，選擇性地去除未摻雜區(qū)以在第二材料層中形成多個(gè)第二部件。多個(gè)第二部件對(duì)應(yīng)于第二材料層中的相應(yīng)摻雜區(qū)。多個(gè)第二部件具有第二間距P2。參考附圖，圖2至圖7描述了示出根據(jù)圖1中的方法在結(jié)構(gòu)制造期間的各個(gè)階段的剖面圖。參考圖2，在襯底201上方依次形成第一材料層203、第二材料層205和經(jīng)圖案化的掩模層207。如將在下面進(jìn)一步討論的，圖案化層203、205和207，以在襯底201上方形成一個(gè)或多個(gè)部件。可以理解在材料層中可以圖案化任何期望的部件，如線、柵極結(jié)構(gòu)和淺溝槽隔離(STI)等。第一材料層203可以包括在襯底201上方通過任何合適的工藝如化學(xué)汽相沉積(CVD)和物理汽相沉積(PVD)形成的介電層(也被稱為介電層203)或金屬層(也被稱為金屬層203)。介電層203可以包含氧化娃；氮氧化娃；氮化娃；高k介電層，包含氧化鉿(HfO2)、氧化鉿娃(HfSiO)、氮氧化鉿娃(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、過渡金屬-氧化物、過渡金屬-氮化物、過渡金屬-硅酸鹽、金屬鋁酸鹽、娃酸錯(cuò)、招酸錯(cuò)、氧化錯(cuò)、氧化鈦、氧化招、二氧化鉿-氧化招(HfO2-Al2O3)合金、和/或其組合。金屬層203可以包含招、銅、鈦、鉭、氮化鉭、娃化鎳、娃化鈷、TaC、TaSiN、金屬合金、和/或其組合。通過任何合適的工藝如化學(xué)汽相沉積(CVD)在第一材料層203上方形成第二材料層205。在一個(gè)實(shí)例中，第二材料層205包含娃層，該娃層包括多晶娃層、單晶娃層或非晶娃層。對(duì)于后續(xù)蝕刻工藝，第二材料層205可以用作下面的第一材料層203的掩模層。換句話說，在第一材料層203蝕刻工藝期間，第二材料層205具有比第一材料層203更高的蝕刻電阻。形成具有任何合適厚度的第二材料層205。例如，第二材料層205具有處于約300至2000A范圍內(nèi)的厚度。接下來，在第二材料層205上方形成經(jīng)圖案化的掩模層207。在一個(gè)實(shí)施例中，經(jīng)圖案化的掩模層207包括光刻膠層(也被稱為光刻膠層207)。工藝可以包括光刻膠涂布(例如，旋轉(zhuǎn)涂布)、軟烘焙、掩模對(duì)準(zhǔn)、暴露、暴露后烘焙、顯影光刻膠、沖洗、干燥(例如，硬烘焙)、和/或其組合。經(jīng)圖案化的掩模層207具有在第二材料層205上方形成的具有第一間距P1的多個(gè)第一部件209。第一間距P1是兩個(gè)相鄰第一部件209的相同點(diǎn)之間的最小距離。第一間距P1等于第一部件209的寬度F1加上與相鄰第一部件209之間的第一間隔S10 在另一個(gè)實(shí)施例中，在光刻膠層207下方形成各個(gè)圖像增強(qiáng)層以增強(qiáng)第一部件209到下面各層的圖案轉(zhuǎn)印。圖像增強(qiáng)層可以包括三層，包括底部有機(jī)層、中間無機(jī)層、和頂部有機(jī)層。圖像增強(qiáng)層還可以包括抗反射涂層(ARC)材料、聚合物層、由TEOS(四乙基原硅酸鹽)衍生的氧化物、氧化硅、或含Si抗反射涂層(ARC)材料，如含42% Si的ARC層。在又一個(gè)實(shí)施例中，經(jīng)圖案化的掩模層207包括硬掩模層。硬掩模層包含氧化物材料、氮化硅、氮氧化硅、非晶碳材料、碳化硅、或四乙基原硅酸鹽(TEOS)。通過在上面的經(jīng)圖案化的光刻膠層中限定第一部件209形成經(jīng)圖案化的硬掩模層。使用經(jīng)圖案化的光刻膠層作為用于蝕刻下面的硬掩模層的掩模。蝕刻之后，在經(jīng)圖案化的硬掩模層中形成第一部件209，并去除經(jīng)圖案化的光刻膠層。參考圖3，通過使用經(jīng)圖案化的掩模層207作為掩模來圖案化第二材料層205。通過蝕刻第二材料層205將經(jīng)圖案化的掩模層207中的第一部件209轉(zhuǎn)移到第二材料層205。在該實(shí)施例中，使用多晶硅層作為第二材料層205。采用等離子體工藝在Cl2/HBr/02周圍環(huán)境中蝕刻多晶娃層。在多晶娃層蝕刻工藝之后，暴露出第一材料層203的一部分頂面211。在第二材料層205蝕刻工藝期間，第一材料層203具有比第二材料層205更高的蝕刻電阻。在該蝕刻工藝中與第二材料層205相比，消耗更少的第一材料層203。大部分第一材料層203仍保留。參考圖4，修整經(jīng)圖案化的掩模層207以形成經(jīng)修整的圖案化掩模層208。在該實(shí)施例中，經(jīng)圖案化的光刻膠層被用作經(jīng)圖案化的掩模層207。采用等離子工藝在HBr/02周圍環(huán)境中蝕刻光刻膠層，以形成經(jīng)修整的圖案化掩模層208。經(jīng)修整的圖案化掩模層208具有在第二材料層205的第一部件209上方形成的具有間距Pt的多個(gè)部件210。將經(jīng)圖案化的掩模層207中的相鄰第一部件209之間的第一間隔S1加寬到經(jīng)修整的圖案化掩模層208中的相鄰部件210之間的間隔ST。部件210的寬度Ft小于第一部件209的寬度匕。參考圖5，將多種摻雜劑213引入到未被經(jīng)修整的圖案化掩模層208覆蓋的第二材料層205內(nèi)，以在第二材料層205中形成摻雜區(qū)215。即，經(jīng)修整的圖案化掩模層208中的部件210被用作形成未摻雜區(qū)217的掩模。部件210的寬度Ft基本上等于相鄰摻雜區(qū)215之間的間隔S2。每一個(gè)摻雜區(qū)21`5的寬度F2基本上等于寬度F1和寬度Ft之間的差值除以
2。寬度F2和間隔S2 (或?qū)挾菷t)之和等于摻雜區(qū)215的第二間距P2。因?yàn)閷挾龋?小于寬度F1，所以第二間距P2小于第一間距Pp在一個(gè)實(shí)例中，第二材料層205是多晶硅層。將多種摻雜劑213基本上垂直地注入到多晶硅層內(nèi)。摻雜劑可以包括As、P、B、C、N、S1、Ge或BF2。摻雜劑的劑量基本上大于lE15ion/cm2。在后續(xù)去除工藝中，離子注入對(duì)未摻雜區(qū)217和摻雜區(qū)215形成了不同的蝕刻去除速率?？梢赃x擇性地去除未摻雜區(qū)217。有利的是，因?yàn)楦鞣N摻雜劑213是基本上垂直注入的，準(zhǔn)確地將第二部件210從經(jīng)修整的圖案化掩模層208轉(zhuǎn)移到第二材料層205中的未摻雜區(qū)217中。未摻雜區(qū)217的邊緣(也是摻雜區(qū)215的邊緣)與經(jīng)修整的圖案化掩模層208中的第二部件210的相應(yīng)側(cè)壁縱向?qū)?zhǔn)。參考圖6，去除經(jīng)修整的掩模層208以暴露出第二材料層205中的未摻雜區(qū)217。在一個(gè)實(shí)例中，經(jīng)修整的掩模層208是光刻膠層?？梢栽谘鯕夥窄h(huán)境中灰化光刻膠層。參考圖7，選擇性地去除未摻雜區(qū)217以在第二材料層205中形成多個(gè)第二部件。第二部件對(duì)應(yīng)于相應(yīng)的摻雜區(qū)215。在去除工藝中，未摻雜區(qū)217具有比摻雜區(qū)215更高的蝕刻去除速率。在一個(gè)實(shí)施例中，第二材料層205是硅層。在蝕刻劑包括四甲基氫氧化銨(TMAH)、四丁基氫氧化磷、四苯基氫氧化砷、KOH、NaOH、或NH4OH中可以選擇性地去除未摻雜區(qū)217。當(dāng)蝕刻劑是TMAH時(shí)，蝕刻劑溶液處于TMAH在去離子水溶液中占約I至約10重量百分比的范圍內(nèi)，從而在第二材料層205中形成第二部件的成形圖像。在另一個(gè)實(shí)施例中，可以通過干法蝕刻工藝去除未摻雜區(qū)217。干法蝕刻工藝對(duì)未摻雜區(qū)217比對(duì)摻雜區(qū)215具有更高的蝕刻去除速率。在未摻雜區(qū)217去除工藝之后，將摻雜區(qū)215的圖案轉(zhuǎn)印到第二材料層205中的第二部件。第二部件的寬度、間隔和間距分別基本上等于摻雜區(qū)215的寬度F2、間隔S2和間距P2。制造了具有窄間距的第二部件。在其他實(shí)施例中，通過使用第二材料層205中的多個(gè)第二部件作為掩模來蝕刻第一材料層203，從而在第一材料層203中制造窄間距圖案。注意到在上面所有的實(shí)施例中，假設(shè)在圖2的起始結(jié)構(gòu)中使用適當(dāng)?shù)牟牧?，并且襯底201包括與本體支撐材料重疊的適當(dāng)?shù)膩唽?，需要的話，則可以重復(fù)本文所述的部件窄化工藝。重復(fù)的部件窄化工藝可以設(shè)想通過在上述第一示例之前或之后增加上述工藝步驟的第二示例而實(shí)現(xiàn)。在上面的實(shí)施例中，在第二材料層205中的第一部件209的邊緣部通過將多種摻雜劑引入第二材料層205內(nèi)的工藝形成摻雜區(qū)215。如在上面所述的實(shí)施例中，這些工藝可以是注入或熱擴(kuò)散工藝，或者在其他實(shí)施例中，這些工藝可以是另一種形式的化學(xué)反應(yīng)或相互擴(kuò)散反應(yīng)。只要工藝對(duì)結(jié)構(gòu)中的其他材料的影響是可忽略的或者另外可適應(yīng)的，則對(duì)未摻雜區(qū)217和摻雜區(qū)215形成不同的蝕刻去除速率的任何工藝都是可用的。此外，應(yīng)當(dāng)理解修整經(jīng)圖案化的掩模層207的工藝具有減小第二材料層205中的部件的寬度的作用。以下?lián)诫s劑引入工藝用位于第一部件209邊緣部的摻雜區(qū)215的體積替換第二材料層205的體積。最終的第二部件具有小于第一部件209的起始寬度F1的寬度F2。在一個(gè)實(shí)施例中， 以具有寬度F1和為寬度F1的三分之一的間隔S1的規(guī)律重復(fù)圖案形成第一部件209，并且該工藝可以用于形成摻雜區(qū)215的新的規(guī)律重復(fù)圖案(也是第二部件)。摻雜區(qū)215具有相等的寬度F2和間隔S2。寬度F2基本上也是寬度F1的三分之一。間隔S2基本上也是間隔Sp因此，第二間距P2基本上是第一間距P1的一半。這可以通過采用其中Ft = l/3Fi = 1/3ST的修整工藝來實(shí)現(xiàn)。在另一個(gè)實(shí)施例中，以具有寬度F1和為寬度F1—半的間隔S1的規(guī)律重復(fù)圖案形成第一部件209，并且該工藝可以用于形成摻雜區(qū)215的新的規(guī)律重復(fù)圖案(也是第二部件)。寬度F2基本上等于寬度F1的四分之一。間隔S2基本上等于間隔Sp因此，第二間距P2基本上是第一間距P1的一半。這可以通過采用其中Ft = l/2Fi = 1/2ST的修整工藝來實(shí)現(xiàn)。在其他實(shí)施例中，F(xiàn)t可以大于或者小于1/3匕，和/或&也可以大于或小于1/3ST，和/或可以不以具有相等的寬度和間隔的規(guī)則圖案形成初始經(jīng)圖案化的掩模層207。諸如這些的變化以及其他變化可以用于生產(chǎn)如在得到的集成結(jié)構(gòu)中所期望的各種不同的亞光刻部件。本發(fā)明的各個(gè)實(shí)施例可以用于改進(jìn)制造具有減小間距的集成電路的方法。例如，在間距減小工藝期間，僅需要一種光刻工藝來限定經(jīng)圖案化的掩模層中的起始部件。不存在來源于通過另一種光刻工藝形成的部件的重疊問題。在其他間距減小方法中，經(jīng)圖案化的掩模層可以由兩種相似的初始部件組成。每一個(gè)部件具有其自己的膜堆疊件。當(dāng)使用經(jīng)圖案化的掩模層作為掩模對(duì)特定層實(shí)施蝕刻工藝時(shí)，在特定層中得到的部件由于來自初始部件的膜堆疊件的影響而分成兩組。得到的部件在完成的產(chǎn)品中具有不同的尺寸。因此，難以控制器件性能和成品率。以在相同堆疊膜中圖案轉(zhuǎn)印的方式實(shí)施本發(fā)明中的工藝。得到的部件具有完全相同的尺寸。很容易控制完成的產(chǎn)品的器件性能和成品率。公開的實(shí)施例增加了對(duì)生產(chǎn)線分配不同產(chǎn)品的靈活性。本發(fā)明的一個(gè)實(shí)施例描述了一種形成集成電路的方法。該方法包括提供第一材料層；在第一材料層上形成第二材料層；在第二材料層上形成經(jīng)圖案化的掩模層，該經(jīng)圖案化的掩模層具有多個(gè)第一部件，該多個(gè)第一部件具有第一間距P1 ;將經(jīng)圖案化的掩模層用作掩模來圖案化第二材料層，從而在第二材料層中形成第一部件；暴露出第一材料層的一部分頂面；在圖案化第二材料層之后，修整經(jīng)圖案化的掩模層以形成經(jīng)修整的圖案化掩模層；將多種摻雜劑引入未被經(jīng)修整的圖案化掩模層覆蓋的第二材料層內(nèi)，從而形成具有第二間距匕的摻雜區(qū)，該第二間距P2小于第一間距P1 ;去除經(jīng)修整的圖案化掩模層，以暴露出第二材料層中的未摻雜區(qū)；選擇性地去除未摻雜區(qū)，以形成多個(gè)第二部件，該多個(gè)第二部件對(duì)應(yīng)于第二材料層中的相應(yīng)摻雜區(qū)。本發(fā)明的另一個(gè)實(shí)施例描述了一種形成集成電路的方法。該方法包括提供第一材料層；在第一材料層上形成第二材料層；在第二材料層上形成經(jīng)圖案化的掩模層，該經(jīng)圖案化的掩模層具有多個(gè)第一部件，該多個(gè)第一部件具有第一間距P1,每個(gè)第一部件與相鄰的第一部件具有第一間隔S1 ;通過使用經(jīng)圖案化的掩模層作為掩模蝕刻第二材料層以在第二材料層中形成第一部件；暴露出第一材料層的一部分頂面；將經(jīng)圖案化的掩模層中的第一間隔S1加寬至間隔St ;在加寬第一間隔S1之后，將多種摻雜劑注入到未被經(jīng)圖案化的掩模層覆蓋的第二材料層內(nèi)；去除經(jīng)圖案化的掩模層以暴露出未摻雜的第二材料層；選擇性地去除未摻雜的第二材料層以在第二材料層中形成具有第二間距P2的多個(gè)第二部件，其中，第二間距P2基本上是第一間距P1的一半。

本發(fā)明的又一個(gè)實(shí)施例描述了一種形成集成電路的方法，該方法包括提供第一材料層；在第一材料層上形成娃層；在娃層上形成圖案化的掩模層，該經(jīng)圖案化的掩模層具有多個(gè)第一部件，該多個(gè)第一部件具有第一間距P1 ;通過使用經(jīng)圖案化的掩模層作為掩模來圖案化娃層，從而在娃層中形成第一部件；暴露出第一材料層的一部分頂面；在圖案化硅層之后，修整經(jīng)圖案化的掩模層以形成經(jīng)修整的圖案化掩模層；將多種摻雜劑基本上垂直地注入到未被經(jīng)修整的圖案化掩模層覆蓋的硅層內(nèi)；去除經(jīng)修整的圖案化掩模層，以暴露出未摻雜的硅層；用蝕刻劑選擇性地去除未摻雜的硅層，以在硅層中形成具有第二間距己的多個(gè)第二部件，其中，第二間距P2小于第一間距Pi。盡管已經(jīng)詳細(xì)地描述了實(shí)施例及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的實(shí)施例的精神和范圍的情況下，在其中進(jìn)行各種改變、替換和更改。而且，本申請的范圍預(yù)期并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。因此，所附權(quán)利要求預(yù)期在其范圍內(nèi)包括執(zhí)行與本文所述相應(yīng)實(shí)施例基本上相同的功能或者獲得基本上相同的結(jié)果的這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。
權(quán)利要求
1.形成集成電路的方法，所述方法包括 提供第一材料層； 在所述第一材料層上形成第二材料層； 在所述第二材料層上形成具有多個(gè)第一部件的經(jīng)圖案化的掩模層，所述多個(gè)第一部件具有第一間距P1 ； 將所述經(jīng)圖案化的掩模層用作掩模來圖案化所述第二材料層，從而在所述第二材料層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面； 在圖案化所述第二材料層之后，修整所述經(jīng)圖案化的掩模層，以形成經(jīng)修整的圖案化掩模層； 將多種摻雜劑引入未被所述經(jīng)修整的圖案化掩模層覆蓋的所述第二材料層內(nèi)，從而形成具有第二間距P2的摻雜區(qū)，其中，所述第二間距P2小于所述第一間距P1 ； 去除經(jīng)修整的圖案化掩模層，以暴露出所述第二材料層中的未摻雜區(qū)； 選擇性地去除所述未摻雜區(qū)，以形成多個(gè)第二部件，所述多個(gè)第二部件對(duì)應(yīng)于所述第二材料層中的相應(yīng)摻雜區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述第二間距P2基本上是所述第一間距P1的一半。
3.根據(jù)權(quán)利要求1所述的方法，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜區(qū)，其中所述蝕刻劑對(duì)所述未摻雜區(qū)的蝕刻去除速率高于對(duì)所述摻雜區(qū)的蝕刻去除速率。
4.根據(jù)權(quán)利要求1所述的方法，其中，引入所述多種摻雜劑的步驟包括將所述多種摻雜劑基本上垂直地注入到所述第二材料層內(nèi)。
5.一種形成集成電路的方法，所述方法包括 提供第一材料層； 在所述第一材料層上形成第二材料層； 在所述第二材料層上形成具有多個(gè)第一部件的經(jīng)圖案化的掩模層，所述多個(gè)第一部件具有第一間距P1，其中，每個(gè)第一部件與相鄰的第一部件具有第一間隔S1 ； 將所述經(jīng)圖案化的掩模層用作掩模來蝕刻所述第二材料層，以在所述第二材料層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面； 將所述經(jīng)圖案化的掩模層中的所述第一間隔S1加寬至間隔St ； 在加寬所述第一間隔S1之后，將多種摻雜劑注入到未被所述經(jīng)圖案化的掩模層覆蓋的所述第二材料層內(nèi)； 去除所述經(jīng)圖案化的掩模層以暴露出未摻雜的第二材料層； 選擇性地去除所述未摻雜的第二材料層，以在所述第二材料層中形成具有第二間距P2的多個(gè)第二部件，其中，所述第二間距P2基本上是所述第一間距—半。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述第二材料層包括多晶硅層、單晶硅層或非晶娃層。
7.根據(jù)權(quán)利要求5所述的方法，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜的第二材料層，其中所述蝕刻劑對(duì)所述未摻雜的第二材料層的蝕刻去除速率高于對(duì)所述摻雜的第二材料層的蝕刻去除速率。
8.根據(jù)權(quán)利要求5所述的方法，其中，引入所述多種摻雜劑的步驟包括將所述多種摻雜劑基本上垂直地注入到所述第二材料層內(nèi)。
9.一種形成集成電路的方法，所述方法包括 提供第一材料層； 在所述第一材料層上形成娃層； 在所述硅層上形成具有多個(gè)第一部件的經(jīng)圖案化的掩模層，所述多個(gè)第一部件具有第一間距P1 ； 將所述經(jīng)圖案化的掩模層用作掩模來圖案化所述硅層，從而在所述硅層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面； 在圖案化所述硅層之后，修整所述經(jīng)圖案化的掩模層，以形成經(jīng)修整的圖案化掩模層； 將多種摻雜劑基本上垂直地注入到未被所述經(jīng)修整的圖案化掩模層覆蓋的所述硅層內(nèi)； 去除所述經(jīng)修整的圖案化掩模層，以暴露出未摻雜的硅層； 用蝕刻劑選擇性地去除所述未摻雜的硅層，以在所述硅層中形成多個(gè)具有第二間距P2的第二部件，其中，所述第二間距P2小于所述第一間距Pp
10.根據(jù)權(quán)利要求9所述的方法，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜的娃層，其中，所述蝕刻劑對(duì)所述未摻雜的娃層的蝕刻去除速率高于對(duì)作為掩模的所述摻雜的硅層的蝕刻去除速率。
全文摘要
公開了一種形成集成電路的方法。在第一材料層上形成第二材料層。在第二材料層上形成具有多個(gè)第一部件的經(jīng)圖案化的掩模層，該多個(gè)第一部件具有第一間距P1。通過使用經(jīng)圖案化的掩模層作為掩模蝕刻第二材料層以在第二材料層中形成第一部件。修整經(jīng)圖案化的掩模層。將多種摻雜劑引入到未被經(jīng)修整的圖案化掩模層覆蓋的第二材料層內(nèi)。去除經(jīng)修整的圖案化掩模層以暴露出未摻雜的第二材料層。選擇性地去除未摻雜的第二材料層以形成具有第二間距P2的多個(gè)第二部件。P2小于P1。
文檔編號(hào)H01L21/74GK103066005SQ20121024244
公開日2013年4月24日 申請日期2012年7月12日 優(yōu)先權(quán)日2011年10月20日
發(fā)明者解子顏, 張銘慶, 李俊鴻, 林益安, 陳德芳, 陳昭成 申請人:臺(tái)灣積體電路制造股份有限公司