金屬柵極晶體管的制作方法
【專利摘要】一種金屬柵極晶體管的制作方法，包括：在半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于高k柵介質(zhì)層上的第一保護(hù)層，高k柵介質(zhì)層與第一保護(hù)層在同一處理腔室中形成；利用化學(xué)氣相沉積工藝在第一保護(hù)層上形成第二保護(hù)層；在第二保護(hù)層上形成多晶硅層；去除多晶硅層，在多晶硅層所在的位置形成溝槽；向溝槽中填充金屬，以形成金屬柵電極。與現(xiàn)有單層保護(hù)層相比，本發(fā)明中的保護(hù)層為兩層，第一保護(hù)層可以保護(hù)高k柵介質(zhì)層不會(huì)暴露在大氣環(huán)境中以致影響高k柵介質(zhì)層的質(zhì)量，第二保護(hù)層利用化學(xué)氣相沉積工藝形成，其在與多晶硅層的界面處不會(huì)發(fā)生界面反應(yīng)，防止了金屬柵極晶體管的閾值電壓變大。
【專利說明】金屬柵極晶體管的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，特別是涉及一種金屬柵極晶體管的制作方法。
【背景技術(shù)】
[0002]隨著微電子技術(shù)的迅速發(fā)展，微電子技術(shù)的核心-CMOS技術(shù)已經(jīng)成為現(xiàn)代電子產(chǎn)品中的支撐技術(shù)。幾十年來，邏輯芯片制造商一直采用二氧化硅(SiO2)作為柵介質(zhì)層并且采用重?fù)诫s的多晶硅(POly-Si)作為柵電極材料，這種二氧化硅/多晶硅晶體管結(jié)構(gòu)一直持續(xù)到90納米技術(shù)節(jié)點(diǎn)。隨著特征尺寸不斷縮小，CMOS晶體管中的SiO2柵介質(zhì)層尺寸已臨近極限，例如，在采用65納米工藝時(shí)，SiO2柵介質(zhì)層的厚度已降至1.2納米，約為5個(gè)硅原子的厚度，如果再進(jìn)一步縮小，則漏電流和功耗將急劇增加。同時(shí)，由多晶硅柵電極所引起的摻雜硼原子擴(kuò)散、多晶硅耗盡效應(yīng)(poly-d印letion)以及過高的柵電阻等問題也變得越來越嚴(yán)重。對(duì)于32納米及以下技術(shù)節(jié)點(diǎn)，急劇增加的漏電流和功耗等問題需通過新材料、新工藝及新器件結(jié)構(gòu)的開發(fā)來解決。目前國(guó)際范圍內(nèi)的各主要半導(dǎo)體公司都已開始著手向高k柵介質(zhì)/金屬柵電極晶體管技術(shù)開發(fā)。據(jù)英特爾公司報(bào)道，采用高k柵介質(zhì)材料之后，這種金屬柵極晶體管的漏電流可降為原來的十分之一。
[0003]以下對(duì)一種金屬柵極晶體管的制作方法作簡(jiǎn)要介紹:
[0004]如圖1所示，提供半導(dǎo)體襯底1，在半導(dǎo)體襯底I上沉積界面層2、位于界面層2上的高k柵介質(zhì)層3。界面層2的材料可為SiO2,高k柵介質(zhì)層3的材料可為Hf02。HfO2的形成方法可為原子層沉積(Atomic Layer Deposition,簡(jiǎn)稱為ALD)。在沉積完高k柵介質(zhì)層3之后，需將形成有界面層2及高k柵介質(zhì)層3的半導(dǎo)體襯底I運(yùn)送至另一個(gè)反應(yīng)腔室中，以在高k柵介質(zhì)層3上形成多晶硅層5 (參見圖2)。為避免在運(yùn)送形成有高k柵介質(zhì)層3的半導(dǎo)體襯底I及排隊(duì)等待形成多晶硅層5的過程中，高k柵介質(zhì)層3會(huì)暴露在大氣環(huán)境中被氧化以致影響其質(zhì)量，在沉積完高k柵介質(zhì)層3之后，需在同一個(gè)反應(yīng)腔室中繼續(xù)在高k柵介質(zhì)層3上形成保護(hù)層4，保護(hù)層4的材料可為TiN，TiN的形成方法可為原子層沉積。
[0005]如圖2所示，將形成有保護(hù)層4的半導(dǎo)體襯底I運(yùn)送至另一個(gè)反應(yīng)腔室中，在保護(hù)層4上形成多晶硅層5，多晶硅層5用作偽柵極(dummy gate)，后續(xù)制作過程中會(huì)被去除。然后，形成金屬柵極晶體管的源極、漏極(未圖示)。
[0006]如圖3所不,在半導(dǎo)體襯底I及多晶娃層5上形成層間介質(zhì)層6,然后,對(duì)層間介質(zhì)層6進(jìn)行平坦化處理，直至露出多晶硅層5的表面。
[0007]如圖4所示，去除多晶硅層5，在多晶硅層5所在的位置形成溝槽7。
[0008]如圖5所示，向圖4所示的溝槽7中填入金屬8，以形成金屬柵電極。
[0009]對(duì)由上述制作方法形成的金屬柵極晶體管進(jìn)行檢測(cè)發(fā)現(xiàn)，其閾值電壓(ThresholdVoltage)往往較大，嚴(yán)重影響了金屬柵極晶體管的性能。

【發(fā)明內(nèi)容】

[0010]本發(fā)明要解決的技術(shù)問題是提供一種金屬柵極晶體管的制作方法，以減小金屬柵極晶體管的閾值電壓，從而提高其性能。
[0011]為解決上述問題，本發(fā)明提供了一種金屬柵極晶體管的制作方法，包括:
[0012]提供半導(dǎo)體襯底；
[0013]在所述半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于所述高k柵介質(zhì)層上的第一保護(hù)層，所述高k柵介質(zhì)層、第一保護(hù)層在同一個(gè)反應(yīng)腔室中形成；
[0014]將形成有高k柵介質(zhì)層及第一保護(hù)層的半導(dǎo)體襯底移出所述反應(yīng)腔室后，利用化學(xué)氣相沉積工藝在所述第一保護(hù)層上形成第二保護(hù)層；
[0015]在所述第二保護(hù)層上形成多晶硅層；
[0016]去除所述多晶硅層，在所述多晶硅層所在的位置形成溝槽，向所述溝槽中填充金屬，以形成金屬柵電極。
[0017]可選地，所述高k柵介質(zhì)層及第一保護(hù)層利用原子層沉積法形成。
[0018]可選地，所述高k柵介質(zhì)層及第一保護(hù)層利用物理氣相沉積法形成。
[0019]可選地，所述高k柵介質(zhì)層的材料為氧化鉿、氮氧化鉿、氧化鋯、氮氧化鋯中的一種。
[0020]可選地，所述第一保護(hù)層或第二保護(hù)層的材料為氮化鉭。
[0021]可選地，所述第二保護(hù)層的材料為氮化鈦。
[0022]可選地，所述第一保護(hù)層的材料為氮化鈦。
[0023]可選地，所述化學(xué)氣相沉積工藝的工藝條件包括=TDMAT流量為2mg/mirTl0mg/min, N2 流量為 2000sccnT3000sccm，壓強(qiáng)為 5Torr?lOTorr，溫度為 400°C ?500°C，功率為
1000ff"2000ffo
[0024]可選地，形成所述高k柵介質(zhì)層之前，在所述半導(dǎo)體襯底上形成界面層。
[0025]可選地，所述界面層的材料為SiO2或SiON。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0027]在半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于高k柵介質(zhì)層上的第一保護(hù)層，高k柵介質(zhì)層與第一保護(hù)層在同一處理腔室中形成；然后，利用化學(xué)氣相沉積(CVD)工藝在第一保護(hù)層上形成第二保護(hù)層；接著，在第二保護(hù)層上形成多晶硅層；然后，去除多晶硅層，在多晶硅層所在的位置形成溝槽；然后，向溝槽中填充金屬，以形成金屬柵電極。與現(xiàn)有單層保護(hù)層相比，本發(fā)明中的保護(hù)層包含兩層，第一保護(hù)層可以保護(hù)高k柵介質(zhì)層不會(huì)暴露在大氣環(huán)境中以致影響高k柵介質(zhì)層的質(zhì)量，第二保護(hù)層利用化學(xué)氣相沉積工藝形成，其在與多晶硅層的界面處不會(huì)發(fā)生界面反應(yīng)，防止了金屬柵極晶體管的閾值電壓變大，另外，在去除多晶硅層之后，不需再專門去除界面反應(yīng)生成物以致帶來其它制造問題。
【專利附圖】

【附圖說明】
[0028]圖1至圖5是一種金屬柵極晶體管的制作示意圖；
[0029]圖6是本發(fā)明的一個(gè)實(shí)施例中金屬柵極晶體管的制作流程圖；
[0030]圖7至圖13是利用圖6所示方法在制作金屬柵極晶體管時(shí)金屬柵極晶體管的剖視圖。
【具體實(shí)施方式】[0031]【背景技術(shù)】中所提到的金屬柵極晶體管的制作方法會(huì)導(dǎo)致金屬柵極晶體管的閾值電壓較大，嚴(yán)重影響了金屬柵極晶體管的性能。
[0032]為解決上述技術(shù)問題，發(fā)明人對(duì)上述金屬柵極晶體管的制作方法作了大量分析，在嚴(yán)格把控各項(xiàng)制作步驟質(zhì)量的前提下，發(fā)明人排除了人為因素造成金屬柵極晶體管閾值電壓較大的原因，因此，發(fā)明人推測(cè)可能是金屬柵極晶體管的制作方法本身導(dǎo)致金屬柵極晶體管的閾值電壓較大。通過進(jìn)一步深入分析，發(fā)明人發(fā)現(xiàn):結(jié)合圖1至圖5所示，在半導(dǎo)體襯底I上形成保護(hù)層4之后，需將半導(dǎo)體襯底I運(yùn)送至另一個(gè)反應(yīng)腔室中以在保護(hù)層4上形成多晶硅層5，在運(yùn)送半導(dǎo)體襯底I及排隊(duì)等待形成多晶硅層5的過程中，保護(hù)層4會(huì)暴露在大氣環(huán)境中，若排隊(duì)等待時(shí)間(queue time)過長(zhǎng)的話,保護(hù)層4暴露在大氣環(huán)境中的時(shí)間將會(huì)延長(zhǎng)，如圖2所示，在保護(hù)層4上形成多晶硅層5時(shí)，由于多晶硅層5是在高溫條件下形成，導(dǎo)致保護(hù)層4與多晶娃層5會(huì)發(fā)生界面反應(yīng)(interfacial reaction)并在界面S處生成一種物質(zhì)W，此物質(zhì)W是一種稱作Si (0，N)的化合物。若此物質(zhì)W繼續(xù)保留在保護(hù)層4上方，會(huì)導(dǎo)致最終形成的金屬柵極晶體管的閾值電壓較大。
[0033]為了解決上述問題，發(fā)明人有提出一種解決辦法:如圖4所示，在去除圖3所示的多晶硅層5以形成溝槽7之后，接著用干法刻蝕工藝去除位于保護(hù)層4表面上的物質(zhì)W，相應(yīng)的實(shí)驗(yàn)證明:物質(zhì)W去除后，金屬柵極晶體管的閾值電壓有所減小。但這樣會(huì)導(dǎo)致在刻蝕物質(zhì)W的過程中，層間介質(zhì)層6也會(huì)暴露在等離子體環(huán)境中，致使層間介質(zhì)層6也會(huì)被刻蝕。
[0034]鑒于此，發(fā)明人提出了另一種解決辦法:在半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于高k柵介質(zhì)層上的第一保護(hù)層；然后，利用化學(xué)氣相沉積(CVD)工藝在第一保護(hù)層上形成第二保護(hù)層；接著，在第二保護(hù)層上形成多晶硅層；然后，去除多晶硅層，在多晶硅層所在的位置形成溝槽；然后，向溝槽中填充金屬，以形成金屬柵電極。利用化學(xué)氣相沉積工藝形成的第二保護(hù)層在與多晶硅層的界面處不會(huì)發(fā)生界面反應(yīng)，因此，不會(huì)形成Si (0，N)界面反應(yīng)生成物，防止了金屬柵極晶體管的閾值電壓變大；另外，在去除多晶硅層之后，不需再專門去除界面反應(yīng)生成物以致帶來其它制造問題。
[0035]下面結(jié)合附圖，通過具體實(shí)施例，對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的可實(shí)施方式的一部分，而不是其全部。根據(jù)這些實(shí)施例，本領(lǐng)域的普通技術(shù)人員在無需創(chuàng)造性勞動(dòng)的前提下可獲得的所有其它實(shí)施方式，都屬于本發(fā)明的保護(hù)范圍。
[0036]圖6是本發(fā)明的一個(gè)實(shí)施例中金屬柵極晶體管的制作流程圖，如圖6所示，所述金屬柵極晶體管的制作方法包括:
[0037]步驟S1:提供半導(dǎo)體襯底。
[0038]步驟S2:在半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于高k柵介質(zhì)層上的第一保護(hù)層，高k柵介質(zhì)層、第一保護(hù)層在同一個(gè)反應(yīng)腔室中形成。
[0039]步驟S3:將形成有高k柵介質(zhì)層及第一保護(hù)層的半導(dǎo)體襯底移出反應(yīng)腔室后，利用化學(xué)氣相沉積工藝在第一保護(hù)層上形成第二保護(hù)層。
[0040]步驟S4:在第二保護(hù)層上形成多晶硅層。
[0041]步驟S5:在半導(dǎo)體襯底及多晶硅層上形成層間介質(zhì)層，層間介質(zhì)層的最低點(diǎn)高于多晶硅層的表面，對(duì)層間介質(zhì)層進(jìn)行化學(xué)機(jī)械研磨，直至露出多晶硅層的表面。[0042]步驟S6:去除多晶硅層，在多晶硅層所在的位置形成溝槽，向溝槽中填充金屬，以形成金屬柵電極。
[0043]圖7至圖13是利用圖6所示方法在制作金屬柵極晶體管時(shí)金屬柵極晶體管的剖視圖，下面將圖7至圖13與圖6結(jié)合起來對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明。
[0044]首先執(zhí)行圖6中的步驟S1:提供半導(dǎo)體襯底。
[0045]如圖7所示，提供半導(dǎo)體襯底100。
[0046]半導(dǎo)體襯底100可為娃襯底、娃鍺襯底、絕緣體上娃(silicon on insulator,簡(jiǎn)稱SOI)襯底等常規(guī)的半導(dǎo)體襯底。另外，半導(dǎo)體襯底100中可形成有半導(dǎo)體結(jié)構(gòu)(未圖示)，如淺溝槽隔離(STI)結(jié)構(gòu)、P阱、N阱等等，在此不一一列舉。
[0047]接著執(zhí)行圖6中的步驟S2:在半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于高k柵介質(zhì)層上的第一保護(hù)層，高k柵介質(zhì)層、第一保護(hù)層在同一個(gè)反應(yīng)腔室中形成。
[0048]如圖8所示，在半導(dǎo)體襯底100上形成高k柵介質(zhì)層101、位于高k柵介質(zhì)層101上的第一保護(hù)層102，高k柵介質(zhì)層101、第一保護(hù)層102是在同一個(gè)反應(yīng)腔室中形成。
[0049]高k柵介質(zhì)層101的形成方法包括原子層沉積(Atomic Layer Deposition,簡(jiǎn)稱 ALD)、金屬有機(jī)氣相沉積(Metal-Organic Chemical Vapor Deposition,簡(jiǎn)稱 M0CVD)、分子束外延法(Molecular Beam Epitaxy,簡(jiǎn)稱MBE)、化學(xué)氣相沉積法(Chemical VaporDeposition,簡(jiǎn)稱 CVD)或物理氣相沉積法(Physical Vapor Deposition,簡(jiǎn)稱 PVD)。當(dāng)然，高k柵介質(zhì)層101還可利用本領(lǐng)域普通技術(shù)人員所熟知的其它沉積方法形成。由于原子層沉積具有沉積速率均勻、填充能力強(qiáng)等優(yōu)點(diǎn)，故優(yōu)選地，高k柵介質(zhì)層101的形成方法為原子層沉積。
[0050]高k柵介質(zhì)層101的材料可為氧化鉿(hafnium oxide)、氮氧化鉿(hafniumsilicon oxide)、氧化錯(cuò)(zirconium oxide)、氮氧化錯(cuò)(zirconium silicon oxide)中的一種。當(dāng)然，高k柵介質(zhì)層101還可以是其它介電常數(shù)為7?20的介電材料。
[0051]第一保護(hù)層102的作用是:在運(yùn)送形成有高k柵介質(zhì)層101的半導(dǎo)體襯底100以進(jìn)行后續(xù)制作步驟的過程中，第一保護(hù)層102可以防止高k柵介質(zhì)層101暴露在大氣環(huán)境中以致影響高k柵介質(zhì)層101的質(zhì)量,這樣，即使排隊(duì)時(shí)間(queue time)很長(zhǎng),也不必?fù)?dān)心高k柵介質(zhì)層101質(zhì)量會(huì)變差。第一保護(hù)層102的形成方法包括原子層沉積(Atomic LayerDeposition, ALD)、物理氣相沉積法(Physical Vapor Deposition, PVD)。當(dāng)然,第一保護(hù)層102還可利用本領(lǐng)域普通技術(shù)人員所熟知的其它沉積方法形成。優(yōu)選地，第一保護(hù)層102的材料為氮化鈦(TiN)，以為高k柵介質(zhì)層101提供更好的保護(hù)。當(dāng)然，第一保護(hù)層102還可利用其它可用于保護(hù)高k柵介質(zhì)層101的材料構(gòu)成，如氮化鉭(TaN)等。
[0052]在本發(fā)明中，高k柵介質(zhì)層101、第一保護(hù)層102的形成方法需保證兩者的反應(yīng)能在同一反應(yīng)腔室中進(jìn)行。在本發(fā)明的優(yōu)選實(shí)施例中，高k柵介質(zhì)層101、第一保護(hù)層102均利用原子層沉積法形成。在本發(fā)明的一個(gè)實(shí)施例中，高k柵介質(zhì)層101的厚度為10A100A，第一保護(hù)層102的厚度為10A?100A。
[0053]然而，高k柵介質(zhì)層101存在一個(gè)缺點(diǎn):其更容易提供較差品質(zhì)的界面，即，如果直接在半導(dǎo)體襯底100上形成高k柵介質(zhì)層101，較差品質(zhì)的界面容易削弱最終形成的半導(dǎo)體器件的電學(xué)性能。為此，繼續(xù)參圖8所示，可在半導(dǎo)體襯底100與高k柵介質(zhì)層101之間設(shè)置一界面層(interfacial layer, IL) 103,界面層103不僅能在半導(dǎo)體襯底100和界面層103之間提供較佳品質(zhì)的界面，還能在高k柵介質(zhì)層101和界面層103之間提供較佳品質(zhì)的界面，從而改善了高k柵介質(zhì)層101與半導(dǎo)體襯底100之間的界面特性。
[0054]由于氧化硅(SiO2)與半導(dǎo)體襯底100之間具有良好的界面特性，因此，可將氧化硅(SiO2)用作高k柵介質(zhì)層101與半導(dǎo)體襯底100之間的界面層。另外，摻入氮的氧化硅會(huì)具有相對(duì)較高的介電常數(shù)、硼擴(kuò)散阻擋功能(可以改善PMOS器件的負(fù)偏置溫度不穩(wěn)定性，NBTI)及與常規(guī)CMOS工藝流程兼容等優(yōu)點(diǎn)，且摻入氮的氧化硅具有相對(duì)較大的介電常數(shù)，這意味著與純氧化硅(SiO2)相比，其可以使用較厚的柵介質(zhì)層，因而可以減少柵極的漏電流，并提高對(duì)柵介質(zhì)層工藝控制的準(zhǔn)確性。因此，也可將氮氧化硅(SiON)用作高k柵介質(zhì)層101與半導(dǎo)體襯底100之間的界面層。
[0055]界面層103的形成方法包括熱生長(zhǎng)法(Rapid Thermal Oxidation, TR0)、化學(xué)生長(zhǎng)法。在本發(fā)明的一個(gè)實(shí)施例中，界面層103的材料為氧化硅(SiO2),其厚度為IOA?50A。
[0056]接著執(zhí)行步驟S3:將形成有高k柵介質(zhì)層及第一保護(hù)層的半導(dǎo)體襯底移出反應(yīng)腔室后，利用化學(xué)氣相沉積工藝在第一保護(hù)層上形成第二保護(hù)層。
[0057]如圖9所示，利用化學(xué)氣相沉積(CVD)工藝在第一保護(hù)層102上形成第二保護(hù)層104。第二保護(hù)層104的材料可與第一保護(hù)層102相同，也可與第一保護(hù)層102不相同。在本發(fā)明的優(yōu)選實(shí)施例中，第二保護(hù)層104的材料與第一保護(hù)層102相同。優(yōu)選地，第二保護(hù)層104的材料為氮化鈦(TiN)。當(dāng)然，第二保護(hù)層104還可利用其它材料構(gòu)成，如氮化鉭(TaN)等。
[0058]在本發(fā)明的一個(gè)實(shí)施例中，第二保護(hù)層104的材料為氮化鈦，其厚度為IOA?50A。在本發(fā)明的一個(gè)實(shí)施例中，形成氮化鈦第二保護(hù)層104的工藝條件包括:TDMAT (四二甲基胺肽，化學(xué)式為Ti [N (CH3) 2]4)的流量為2mg/min?10mg/min，N2的流量為2000sccnT3000sccm，壓強(qiáng)為 5Torr ?lOTorr，溫度為 400°C ?500°C，功率為 1000W?2000W。
[0059]接著執(zhí)行圖6中的步驟S4:在第二保護(hù)層上形成多晶硅層。
[0060]如圖10所示，在第二保護(hù)層104上形成多晶硅層105。在本發(fā)明的一個(gè)實(shí)施例中，多晶硅層105的厚度為400A?1000A，其制作溫度為500°C?1000°C。
[0061]形成多晶硅層105之后，可在由高k柵介質(zhì)層101、第一保護(hù)層102、第二保護(hù)層104、多晶硅層105構(gòu)成的堆疊結(jié)構(gòu)(當(dāng)高k柵介質(zhì)層101下方形成有界面層103時(shí)，所述堆疊結(jié)構(gòu)還包括界面層103)兩側(cè)形成金屬柵極晶體管的源極(未圖示)、漏極(未圖示)。此步驟為本領(lǐng)域普通技術(shù)人員所熟知，在此不詳細(xì)敘述。
[0062]接著執(zhí)行圖6中的步驟S5:在半導(dǎo)體襯底及多晶硅層上形成層間介質(zhì)層，層間介質(zhì)層的最低點(diǎn)高于多晶硅層的表面，對(duì)層間介質(zhì)層進(jìn)行化學(xué)機(jī)械研磨，直至露出多晶硅層的表面。
[0063]如圖11所不,在半導(dǎo)體襯底100及多晶娃層105上沉積層間介質(zhì)層107,層間介質(zhì)層107的最低點(diǎn)高于多晶娃層105的表面，即多晶娃層105被層間介質(zhì)層107完全覆蓋。然后，對(duì)層間介質(zhì)層107進(jìn)行化學(xué)機(jī)械研磨(CMP)，直至露出多晶硅層105的表面。在本發(fā)明的一個(gè)實(shí)施例中，層間介質(zhì)層107的材料可為氧化硅。
[0064]接著執(zhí)行圖6中的步驟S6:去除多晶硅層，在多晶硅層所在的位置形成溝槽，向溝槽中填充金屬，以形成金屬柵電極。
[0065]如圖12所示，去除如圖11中的多晶硅層105，在多晶硅層105所在的位置形成溝槽108。由于利用化學(xué)氣相沉積工藝形成的第二保護(hù)層在與多晶硅層的界面處不會(huì)發(fā)生界面反應(yīng)，即不會(huì)生成Si (O, N)的化合物，因此，在去除多晶硅層形成溝槽108之后，不需再專門去除界面反應(yīng)生成物以致層間介質(zhì)層107也被刻蝕。
[0066]如圖13所示，向圖12所示的溝槽108中填充金屬109。金屬109由一層或多層金屬構(gòu)成。金屬109可包括功函數(shù)金屬、擴(kuò)散阻擋金屬及電性傳輸金屬等。具體的，可先沉積功函數(shù)金屬、再沉積擴(kuò)散阻擋金屬、接著沉積電性傳輸金屬。功函數(shù)金屬分為P型功函數(shù)金屬、η型功函數(shù)金屬，其中，P型功函數(shù)金屬可包含釕、鈀、鉬、鈷、鎳或?qū)щ娊饘傺趸?如氧化釕)等，η型功函數(shù)金屬包含鉿、鋯、鈦、鉭、鋁或金屬碳化物等，具體的，需根據(jù)金屬柵極晶體管的類型來選擇功函數(shù)金屬的類型。擴(kuò)散阻擋金屬的作用是防止電性傳輸金屬擴(kuò)散至其下方的功函數(shù)金屬，擴(kuò)散阻擋金屬可包含T1、TiN等。電性傳輸金屬可為Al。金屬109構(gòu)成金屬柵電極。
[0067]綜上所述，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0068]在半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于高k柵介質(zhì)層上的第一保護(hù)層，高k柵介質(zhì)層與第一保護(hù)層在同一處理腔室中形成；然后，利用化學(xué)氣相沉積(CVD)工藝在第一保護(hù)層上形成第二保護(hù)層；接著，在第二保護(hù)層上形成多晶硅層；然后，去除多晶硅層，在多晶硅層所在的位置形成溝槽；然后，向溝槽中填充金屬，以形成金屬柵電極。與現(xiàn)有單層保護(hù)層相比，本發(fā)明中的保護(hù)層包括兩層，第一保護(hù)層可以保護(hù)高k柵介質(zhì)層不會(huì)暴露在大氣環(huán)境中以致影響高k柵介質(zhì)層的質(zhì)量，第二保護(hù)層利用化學(xué)氣相沉積工藝形成，其在與多晶硅層的界面處不會(huì)發(fā)生界面反應(yīng)，防止了金屬柵極晶體管的閾值電壓變大，另外，在去除多晶硅層之后，不需再專門去除界面反應(yīng)生成物以致帶來其它制造問題。
[0069]上述通過實(shí)施例的說明，應(yīng)能使本領(lǐng)域?qū)I(yè)技術(shù)人員更好地理解本發(fā)明，并能夠再現(xiàn)和使用本發(fā)明。本領(lǐng)域的專業(yè)技術(shù)人員根據(jù)本文中所述的原理可以在不脫離本發(fā)明的實(shí)質(zhì)和范圍的情況下對(duì)上述實(shí)施例作各種變更和修改是顯而易見的。因此，本發(fā)明不應(yīng)被理解為限制于本文所示的上述實(shí)施例，其保護(hù)范圍應(yīng)由所附的權(quán)利要求書來界定。
【權(quán)利要求】
1.一種金屬柵極晶體管的制作方法，其特征在于，包括: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成高k柵介質(zhì)層、位于所述高k柵介質(zhì)層上的第一保護(hù)層，所述高k柵介質(zhì)層、第一保護(hù)層在同一個(gè)反應(yīng)腔室中形成； 將形成有所述高k柵介質(zhì)層及第一保護(hù)層的半導(dǎo)體襯底移出所述反應(yīng)腔室后，利用化學(xué)氣相沉積工藝在所述第一保護(hù)層上形成第二保護(hù)層； 在所述第二保護(hù)層上形成多晶硅層； 去除所述多晶硅層，在所述多晶硅層所在的位置形成溝槽，向所述溝槽中填充金屬，以形成金屬柵電極。
2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述高k柵介質(zhì)層及第一保護(hù)層利用原子層沉積法形成。
3.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述高k柵介質(zhì)層及第一保護(hù)層利用物理氣相沉積法形成。
4.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述高k柵介質(zhì)層的材料為氧化鉿、氮氧化鉿、氧化鋯、氮氧化鋯中的一種。
5.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述第一保護(hù)層或第二保護(hù)層的材料為氮化鉭。
6.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述第二保護(hù)層的材料為氮化鈦。
7.根據(jù)權(quán)利要求6所述的制作方法，其特征在于，所述第一保護(hù)層的材料為氮化鈦。
8.根據(jù)權(quán)利要求6所述的制作方法，其特征在于，所述化學(xué)氣相沉積工藝的工藝條件包括:TDMAT流量為2mg/min?10mg/min, N2流量為2000sccnT3000sccm,壓強(qiáng)為5Torr?IOTorrJjlLgS 400°C ?500°C，功率為 1000W?2000W。
9.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，形成所述高k柵介質(zhì)層之前，在所述半導(dǎo)體襯底上形成界面層。
10.根據(jù)權(quán)利要求9所述的制作方法，其特征在于，所述界面層的材料為SiO2或SiON。
【文檔編號(hào)】H01L21/336GK103531469SQ201210225983
【公開日】2014年1月22日 申請(qǐng)日期:2012年7月2日 優(yōu)先權(quán)日:2012年7月2日
【發(fā)明者】韓秋華 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司