專(zhuān)利名稱(chēng)：降低高壓半導(dǎo)體器件上的rf噪聲的雙dnw隔離結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更具體地來(lái)說(shuō)，涉及降低電子噪聲的深N阱隔離結(jié)構(gòu)。
背景技術(shù)：
RF (射頻)半導(dǎo)體器件在高頻段工作并且產(chǎn)生電子噪聲，該電子噪聲可能對(duì)以下器件產(chǎn)生不利影響:包括噪聲產(chǎn)生器件的電路的其它元件、位于包括該電路的襯底上方的其他器件、以及形成在非常接近于噪聲的其他元件上的其他器件。對(duì)于進(jìn)行組合以形成封裝件或其他組件(包括RF器件)的各種元件確實(shí)存在這種不利影響，以及對(duì)于片上系統(tǒng)(SoC)技術(shù)也確實(shí)存在這種不利影響。尤其對(duì)于諸如HVMOS的高壓應(yīng)用(高壓金屬氧化物半導(dǎo)體)器件確實(shí)會(huì)存在對(duì)其它元件產(chǎn)生不利影響的情況。噪聲源可以是形成在襯底上方的器件，并且該噪聲源在高(RF)頻或高壓下工作或者在高頻和高壓下工作。電感器是可以產(chǎn)生電子噪聲的器件的另一個(gè)實(shí)例。諸如RF發(fā)射器或RF接收器的噪聲源產(chǎn)生EM (電磁)放射形式的電子噪聲，該噪聲可以通過(guò)空氣或其它介質(zhì)(諸如襯底本身)進(jìn)行傳播。CMOS (互補(bǔ)金屬氧化半導(dǎo)體)技術(shù)的不斷發(fā)展導(dǎo)致芯片甚至在更高頻率下工作，其中，尤其是在片上系統(tǒng)中，模擬電路和數(shù)字電路以比以往更近的距離位于同一芯片上。襯底噪聲耦合是令人擔(dān)憂的影響，因?yàn)檫@種襯底噪聲耦合可能對(duì)各個(gè)其它器件的運(yùn)行產(chǎn)生不利影響。襯底噪聲可以通過(guò)金屬配線、器件連接或襯底本身耦合到信號(hào)中。期望隔離電子噪聲并且防止噪聲耦合到其它器件和其它信號(hào)中。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器件，包括:RF器件，形成在襯底上方；第一深N阱(DNW)雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述RF器件；以及第二 DNW雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述第一 DNW雜質(zhì)區(qū)。在該半導(dǎo)體器件中，所述第一 DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)位于所述襯底的上表面下方的至少2.5 μ m的深度處，并且所述第一 DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都完全圍繞所述RF器件。在該半導(dǎo)體器件中，所述襯底包括硅并且所述第一 DNW雜質(zhì)區(qū)和第二 DNW雜質(zhì)區(qū)中的每一個(gè)都包括N型摻雜劑雜質(zhì)區(qū)，所述N型摻雜劑雜質(zhì)區(qū)位于所述硅襯底的阱區(qū)中。在該半導(dǎo)體器件中，所述DNW雜質(zhì)區(qū)中的每一個(gè)都連接至VDD。該半導(dǎo)體器件進(jìn)一步包括:圍繞所述RF器件的至少一個(gè)P+保護(hù)環(huán)。在該半導(dǎo)體器件中，所述第一 DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)位于所述襯底的上表面下方的至少2.5 μ m的深度處，并且所述至少一個(gè)P+保護(hù)環(huán)接地并且完全圍繞所述RF器件。在該半導(dǎo)體器件中，所述第一 DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)位于所述襯底的上表面下方的至少3.0 μ m的深度處，以及所述半導(dǎo)體器件進(jìn)一步包括:第一 P+保護(hù)環(huán)，形成在所述襯底中并且圍繞所述RF器件，以及所述第一 DNW雜質(zhì)區(qū)圍繞所述第一 P+保護(hù)環(huán)；第二 P+保護(hù)環(huán)，形成在所述襯底中并且圍繞所述第一 DNW雜質(zhì)區(qū)，以及所述第二 DNW雜質(zhì)區(qū)圍繞所述第二 P+保護(hù)環(huán)；以及第三P+保護(hù)環(huán)，形成在所述襯底中并且圍繞所述第二 DNW雜質(zhì)區(qū)。在該半導(dǎo)體器件中，所述第一 P+保護(hù)環(huán)，所述第二 P+保護(hù)環(huán)和所述第三P+保護(hù)環(huán)中的每一個(gè)都接地。在該半導(dǎo)體器件中，所述RF器件包括:晶體管，所述晶體管在5伏以上的電壓下工作。在該半導(dǎo)體器件中，所述RF器件包括:RF發(fā)射器和RF接收器中的至少一個(gè)。在該半導(dǎo)體器件中，所述第二DNW摻雜劑雜質(zhì)區(qū)的寬度為大約2.0ym并且所述第一 DNW摻雜劑雜質(zhì)區(qū)的寬度至少為所述第二 DNW摻雜劑雜質(zhì)區(qū)的寬度的大約2倍。在該半導(dǎo)體器件中，所述第一 DNW雜質(zhì)區(qū)和第二 DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)所述襯底的上表面下方的至少3.0ym的深度處；所述第一 DNW摻雜劑雜質(zhì)區(qū)的寬度至少為所述第二 DNW摻雜劑雜質(zhì)區(qū)的寬度的大約3倍；以及所述第一 DNW摻雜劑雜質(zhì)區(qū)至少部分橫向延伸到P型雜質(zhì)區(qū)的下方。該半導(dǎo)體器件進(jìn)一步包括:形成在所述襯底上方的混合信號(hào)/邏輯電路，所述混合信號(hào)/邏輯電路位于所述第二 DNW摻雜區(qū)的外部。在該半導(dǎo)體器件中，所述第一 DNW摻雜區(qū)和第二 DNW摻雜區(qū)中的每一個(gè)都從所述襯底的襯底表面向下延伸，以及其中，所述第一 DNW摻雜劑雜質(zhì)區(qū)和第二 DNW摻雜劑雜質(zhì)區(qū)中的每一個(gè)都包括N+隔離結(jié)構(gòu)部分，所述N+隔離結(jié)構(gòu)部分位于所述襯底表面處。在該半導(dǎo)體器件中，所述襯底包括P型硅襯底。在該半導(dǎo)體器件中，所述半導(dǎo)體器件包括片上系統(tǒng)集成電路，所述片上系統(tǒng)集成電路包括位于所述襯底上方的數(shù)字、模擬和混合信號(hào)功能件。根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括:襯底；電子噪聲源，形成在所述襯底上方，所述電子噪聲源包括:設(shè)置在所述襯底上方的第一位置處的電子噪聲產(chǎn)生器件，或連接至所述襯底的所述第一位置處的電子噪聲產(chǎn)生器件；第一深N阱(DNW)雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述第一位置；以及第二 DNW雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述第一 DNW雜質(zhì)區(qū)。在該半導(dǎo)體器件中，所述襯底包括P型半導(dǎo)體襯底，所述第一 DNW雜質(zhì)區(qū)和第二DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)所述襯底的上表面下方的至少2.5μπι的深度處，以及所述電子噪聲源連接至大約5伏或更大的電壓源。在該半導(dǎo)體器件中，所述第一 DNW雜質(zhì)區(qū)和第二 DNW雜質(zhì)區(qū)連接至VDD，以及其中所述半導(dǎo)體器件是片上系統(tǒng)器件。該半導(dǎo)體器件進(jìn)一步包括:圍繞所述第一位置并且接地的至少一個(gè)P+保護(hù)環(huán)。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，可以通過(guò)以下詳細(xì)描述更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)慣例，附圖中各個(gè)部件沒(méi)有按比例繪制。相反，為了清楚，各個(gè)部件的尺寸可以被任意增加或減少。在整個(gè)說(shuō)明書(shū)和附圖中，相同的標(biāo)號(hào)用于指定相同的部件。
圖1是根據(jù)本公開(kāi)內(nèi)容的雙DNW隔離結(jié)構(gòu)的實(shí)施例的俯視平面圖；圖2是本公開(kāi)內(nèi)容的雙DNW隔離結(jié)構(gòu)的實(shí)施例的橫截面圖；圖3是本公開(kāi)內(nèi)容的雙DNW隔離結(jié)構(gòu)的另一實(shí)施例的橫截面圖；以及圖4是本公開(kāi)內(nèi)容的雙DNW隔離結(jié)構(gòu)的另一實(shí)施例的橫截面圖。
具體實(shí)施例方式根據(jù)各個(gè)實(shí)施例，圖1所示的結(jié)構(gòu)位于襯底2上方，該結(jié)構(gòu)是集成電路或其它半導(dǎo)體器件的一部分，該集成電路或者其他半導(dǎo)體器件在高頻和高壓下工作并且包括至少一個(gè)電子噪聲源，例如，有關(guān)RF操作的噪聲或其它EM (電磁)噪聲。集成電路還包括:期望與電子噪聲隔離的大量其它器件、信號(hào)和其它部件。在一個(gè)實(shí)施例中，圖1所示的結(jié)構(gòu)為片上系統(tǒng)集成電路的一部分，該片上系統(tǒng)集成電路包括:單個(gè)芯片襯底上方的數(shù)字信號(hào)、模擬信號(hào)、混合信號(hào)以及射頻功能件。在另一個(gè)實(shí)施例中，片上系統(tǒng)集成電路包括少于前面所列的所有功能件。射頻(RF)是在大約3kHz至300GHz范圍內(nèi)的振蕩頻率，該震蕩頻率與無(wú)線電波的頻率相對(duì)應(yīng)，并且與攜帶無(wú)線電信號(hào)的交流電流相對(duì)應(yīng)。在RF范圍內(nèi)工作的器件包括在射頻振蕩的電流。RF電流的能量可以從導(dǎo)體以電磁波的形式卿，EM (電磁)噪聲)輻射到空間中。圖1是包括噪聲源的襯底的一部分的俯視平面圖，以及示出了根據(jù)本發(fā)明的雙深N阱(DNW)隔離結(jié)構(gòu)的布置的實(shí)施例。示出了襯底2的一部分。襯底2是半導(dǎo)體材料。在一個(gè)實(shí)施例中，襯底2是硅。在其它實(shí)施例中，襯底2由其它適當(dāng)半導(dǎo)體材料形成。圖1所不的襯底2的一部分表不集成電路或其它半導(dǎo)體器件的一部分。在一個(gè)實(shí)施例中，集成電路是HVMOS (高壓金屬氧化半導(dǎo)體)半導(dǎo)體器件。在一個(gè)實(shí)施例中，高壓半導(dǎo)體器件在高于大約3.3伏的電壓下工作。在一個(gè)實(shí)施例中，HVMOS在大約5.0伏或更高的電壓下工作。在一個(gè)實(shí)施例中，半導(dǎo)體器件是RF (射頻)半導(dǎo)體器件，即，在射頻下工作的器件。在其它實(shí)施例中，半導(dǎo)體器件是在其它高頻段工作的器件。在一些實(shí)施例中，RF半導(dǎo)體器件是片上系統(tǒng)集成電路的一部分，該片上系統(tǒng)集成電路還包括:混合信號(hào)、模擬部分和數(shù)字部分。襯底2包括表面4并且所示的部件形成在表面4中或上方。在一些實(shí)施例中，所述部件形成表面4的一部分并且從表面4向下延伸。噪聲源6是發(fā)出電子噪聲的結(jié)構(gòu)。在一個(gè)實(shí)施例中，電子噪聲是電磁(EM)噪聲。噪聲可以由在高壓下工作的晶體管或其它器件產(chǎn)生。在另一個(gè)實(shí)施例中，噪聲由在高頻段下工作的晶體管或其它器件(如RF器件)產(chǎn)生。在另一個(gè)實(shí)施例中，噪聲由在高頻和高壓下工作的晶體管或其它器件產(chǎn)生。在另一個(gè)實(shí)施例中，噪聲源6是RF發(fā)射器和/或接收器。在另一個(gè)實(shí)施例中，噪聲由連接至噪聲源6的器件產(chǎn)生。在另一個(gè)實(shí)施例中，噪聲源6是電感器結(jié)構(gòu)，該電感器結(jié)構(gòu)形成在襯底表面4上方和/或中。雙深N阱(DNW)隔離結(jié)構(gòu)圍繞噪聲源6。示出了內(nèi)部DNW隔離結(jié)構(gòu)10和外部DNW隔離結(jié)構(gòu)12。根據(jù)一個(gè)實(shí)施例，還可以包括任選的P+保護(hù)環(huán)。在圖1所示的實(shí)施例中，示出了 P+保護(hù)環(huán)16、P+保護(hù)環(huán)18和P+保護(hù)環(huán)20。在其它實(shí)施例中，使用了更少的或更多的P+保護(hù)環(huán)。在一個(gè)實(shí)施例中，沒(méi)有使用P+保護(hù)環(huán)。P+保護(hù)環(huán)和DNW隔離結(jié)構(gòu)的相對(duì)位置僅為一個(gè)示例性實(shí)施例。在其它實(shí)施例中，P+保護(hù)環(huán)和DNW隔離結(jié)構(gòu)的相對(duì)位置可以不同。在一個(gè)實(shí)施例中，在內(nèi)部DNW隔離結(jié)構(gòu)10和外部DNW隔離結(jié)構(gòu)12之間具有兩個(gè)P+保護(hù)環(huán)。在一個(gè)實(shí)施例中，噪聲源6和內(nèi)部DNW隔離結(jié)構(gòu)10之間具有兩個(gè)P+保護(hù)環(huán)。在其它實(shí)施例中，可以使用其它數(shù)量的P+保護(hù)環(huán)并且可以將其他數(shù)量的P+保護(hù)環(huán)放置在不同的位置處。在一些實(shí)施例中，P+保護(hù)環(huán)接地。DNW隔離結(jié)構(gòu)10和DNW隔離結(jié)構(gòu)12設(shè)置在噪聲源6和其他器件之間，其他器件形成在外部DNW隔離結(jié)構(gòu)12的外圍處。兩個(gè)DNW隔離結(jié)構(gòu)10、12防止來(lái)自噪聲源6的電子噪聲到達(dá)器件區(qū)域22，該器件區(qū)域22包括期望屏蔽電子噪聲的其它元件。內(nèi)部隔離結(jié)構(gòu)10和外部隔離結(jié)構(gòu)12以及任選的P+保護(hù)環(huán)16、P+保護(hù)環(huán)18、P+保護(hù)環(huán)22可以統(tǒng)稱(chēng)為隔離結(jié)構(gòu)24。隔離結(jié)構(gòu)24有利地防止從噪聲源6發(fā)出的任何漏電流傳播到隔離結(jié)構(gòu)24的外部。在所示的實(shí)施例中，隔離結(jié)構(gòu)24防止漏電流到達(dá)器件區(qū)域22中的器件以及防止對(duì)其產(chǎn)生不利影響。器件區(qū)域22僅為示例性的，以及在一個(gè)實(shí)施例中，包括混合信號(hào)/邏輯電路。在其它實(shí)施例中，其它器件裝置形成在隔離結(jié)構(gòu)24外部的各個(gè)其它位置中，以及一般地形成在半導(dǎo)體器件的所有位置中。圖2是雙DNW隔離結(jié)構(gòu)的示例性實(shí)施例的橫截面圖。在一個(gè)實(shí)施例中，襯底30是硅襯底。在其它實(shí)施例中，襯底30由其它適當(dāng)半導(dǎo)體材料形成。在所示的實(shí)施例中，襯底30是P型材料。襯底30包括襯底表面32。在所示的實(shí)施例中，噪聲源34包括兩個(gè)晶體管。兩個(gè)晶體管的特征在于晶體管柵極36。晶體管可以在高壓下工作，例如，在一個(gè)實(shí)施例中，晶體管可以在高于大約3.3伏的電壓下工作。在另一個(gè)實(shí)施例中，晶體管可以在高于大約
5.0伏的電壓下工作。晶體管可以在射頻下工作或可以連接至RF結(jié)構(gòu)(沒(méi)有示出)。在其它實(shí)施例中，噪聲源34可以是電感器、RF發(fā)射器、RF接收器，RF發(fā)射器和接收器，或本領(lǐng)域公知的其它電子噪聲源。在另一個(gè)實(shí)施例中，噪聲源34耦合到來(lái)自電子噪聲源的信號(hào)或從電子噪聲源接收信號(hào)。示意性地示出了漏電流38以及該漏電流表示電流路徑的一個(gè)實(shí)施例，該電流路徑由來(lái)自噪聲源34的電子噪聲在襯底30中產(chǎn)生。在所示的實(shí)施例中，具有兩個(gè)DNW隔離結(jié)構(gòu)40。在其它實(shí)施例中，可以使用另外的DNW隔離結(jié)構(gòu)。還示出了四個(gè)P+保護(hù)環(huán)42。在一個(gè)實(shí)施例中，與圖1所示的DNW隔離結(jié)構(gòu)10和DNW隔離結(jié)構(gòu)12和P+保護(hù)環(huán)16、P+保護(hù)環(huán)18和P+保護(hù)環(huán)20圍繞噪聲源6的方式相似地，兩個(gè)DNW隔離結(jié)構(gòu)40和四個(gè)P+保護(hù)環(huán)42中的每一個(gè)都圍繞噪聲源34。仍然參考圖2，DNW隔離結(jié)構(gòu)40中的每一個(gè)都包括三部分。每一個(gè)DNW隔離結(jié)構(gòu)40都包括:上部N+摻雜劑雜質(zhì)區(qū)40A、N阱區(qū)40B以及深N阱部分40C。在一個(gè)實(shí)施例中，DNW隔離結(jié)構(gòu)40中的至少一個(gè)連接至Vdd (正電源電壓)。在一個(gè)實(shí)施例中，DNW隔離結(jié)構(gòu)40延伸至少大約2.5μπι的深度46。在另一個(gè)實(shí)施例中，深度46可以是3μπι或更大。根據(jù)一個(gè)實(shí)施例，N+摻雜劑雜質(zhì)區(qū)40Α和N阱區(qū)40Β的組合深度為大約0.5 μ m至1.5 μ m，并且DNW部分40C位于N阱結(jié)構(gòu)40B下方的深度44為大約1.0 μ m至3.0 μ m。這些尺寸只是示例性的。在其它實(shí)施例中，這些部件的尺寸可以改變。根據(jù)一個(gè)實(shí)施例，N阱區(qū)40B可以使用在大約150KeV至500KeV范圍內(nèi)的注入能量形成。在一個(gè)實(shí)施例中，在N阱區(qū)40B中的離子注入劑量可以為大約IXlO12至5X1013atomS/Cm3 (個(gè)原子/立方厘米)。根據(jù)一個(gè)實(shí)施例，DNW部分40C可以使用在600KeV至1500KeV范圍內(nèi)的注入能量形成。在一個(gè)實(shí)施例中，在DNW部分40C中的離子注入劑量可以為大約2X1312至大約I X 1014atoms/cm3。
除了兩個(gè)DNW隔離區(qū)40之外，還具有四個(gè)任選的P+保護(hù)環(huán)42，并且還包括從襯底32向下延伸的P+摻雜劑雜質(zhì)區(qū)48。P+摻雜劑雜質(zhì)區(qū)48位于P阱區(qū)50上方。淺溝道隔離(“STI”)結(jié)構(gòu)52沿著襯底表面32隔離彼此相反的摻雜(P或N)區(qū)。STI結(jié)構(gòu)52使用各種適當(dāng)技術(shù)形成，其中很多技術(shù)是公知的。以下區(qū)域通過(guò)將摻雜劑雜質(zhì)注入襯底來(lái)形成:P+摻雜劑雜質(zhì)區(qū)48 ；P阱區(qū)50 ；DNW隔離結(jié)構(gòu)40的N+摻雜劑雜質(zhì)區(qū)40A，N阱區(qū)40B和深N阱部分40C。P阱區(qū)50和P+摻雜劑雜質(zhì)區(qū)48包括:注入襯底30的半導(dǎo)體材料中的P型摻雜劑雜質(zhì)。P型摻雜劑雜質(zhì)包括:硼、招、鎵、銦、銘、以及unutrium (第113號(hào)元素)。標(biāo)示為P+摻雜劑雜質(zhì)區(qū)46表明:該區(qū)域的摻雜劑雜質(zhì)濃度高于P阱區(qū)50。N阱區(qū)40B、深N阱部分40C、和N+摻雜劑雜質(zhì)區(qū)40A包括:注入襯底30的半導(dǎo)體材料中的N型摻雜劑雜質(zhì)。N型摻雜劑雜質(zhì)包括:磷、砷、銻、以及鉍。標(biāo)示為N+雜質(zhì)區(qū)40A表明:該區(qū)域的摻雜濃度高于N阱區(qū)40B或深N阱部分40C?！?+ ”標(biāo)號(hào)意味著比類(lèi)似摻雜劑雜質(zhì)的其它區(qū)域具有更高的摻雜劑雜質(zhì)濃度。在一個(gè)實(shí)施例中，“ + ”標(biāo)識(shí)表不每10000個(gè)原子的中屬于同一種摻雜原子的摻雜劑雜質(zhì)濃度，但是在其它示例性實(shí)施例中，使用其它摻雜劑雜質(zhì)原子濃度。在一個(gè)實(shí)施例中，N+摻雜劑雜質(zhì)區(qū)40A可以包括大約I X IO14至大約I X 1016atoms/cm3的摻雜濃度。公知技術(shù)可以用于形成上述摻雜劑雜質(zhì)區(qū)。注入襯底的摻雜劑雜質(zhì)的技術(shù)包括離子注入和熱擴(kuò)散，但是在其它實(shí)施例中也可以使用其它技術(shù)和方法。示意性示出了漏電流38并且該漏電流由來(lái)自噪聲源34的電子噪聲產(chǎn)生。如果所公開(kāi)的結(jié)構(gòu)中的一個(gè)沒(méi)有吸收，則漏電流38可以在各個(gè)方向上進(jìn)行傳播。在一些實(shí)施例中，本公開(kāi)內(nèi)容的一個(gè)方面是通過(guò)兩個(gè)DNW隔離結(jié)構(gòu)40吸收漏電流38。DNW隔離結(jié)構(gòu)40有利地吸收漏電流，使得位置A處的漏電流相對(duì)于位置B處的漏電流大幅減少。在一個(gè)實(shí)施例中，位置A處的漏電流是零。任選的P+保護(hù)環(huán)42由P+摻雜劑雜質(zhì)區(qū)48形成，當(dāng)具有漏電流時(shí)，任選的P+保護(hù)環(huán)42也吸收漏電流。在一個(gè)實(shí)施例中，由P+摻雜劑雜質(zhì)區(qū)48形成的P+保護(hù)環(huán)中的一個(gè)或多個(gè)接地。仍然參考圖2，本公開(kāi)內(nèi)容的雙DNW隔離結(jié)構(gòu)的一個(gè)方面是:當(dāng)噪聲源34工作時(shí)，由于雙DNW隔離結(jié)構(gòu)吸收漏電流，節(jié)點(diǎn)68處的漏電流小于節(jié)點(diǎn)72處的漏電流。本公開(kāi)內(nèi)容的另一個(gè)有利方面將結(jié)合偽橫向BJT (雙極結(jié)型晶體管)74進(jìn)行描述，通過(guò)虛線標(biāo)示出BJT74并且為了示例性目的來(lái)表示該BJT 74，從而說(shuō)明了本公開(kāi)內(nèi)容的電流吸收方面?，F(xiàn)有的DNW隔離結(jié)構(gòu)40 (尤其是位于BJT 74上方的DNW隔離結(jié)構(gòu)40)吸收電流，因此限制了 BJT74區(qū)中的電流。由于現(xiàn)有的N阱隔離結(jié)構(gòu)，從BJT發(fā)射極流向基極的任何電流以及還流向集電極的任何少數(shù)載流子電流得到抑制。在沒(méi)有DNW隔離結(jié)構(gòu)40的實(shí)施例中，BJT 74以更高的速度工作。圖3和圖4不出了根據(jù)本公開(kāi)內(nèi)容的雙DNW隔尚結(jié)構(gòu)布置的其它實(shí)施例。圖3和圖4示出了 DNW隔離結(jié)構(gòu)可以包括不同的厚度，S卩，在所示實(shí)施例中的不同寬度，其中，在橫截面圖中示出了該實(shí)施例。圖3和圖4示出了:DNW隔離結(jié)構(gòu)40R (位于示圖右邊并且更靠近噪聲源34)比DNW隔離結(jié)構(gòu)40L (位于示圖左邊)寬。圖3和圖4中的每一個(gè)都示出了:更寬的DNW隔離結(jié)構(gòu)40R與P阱區(qū)50接觸，并且至少部分橫向延伸到P阱區(qū)50的下方。從而進(jìn)一步提高了根據(jù)本公開(kāi)內(nèi)容的雙DNW隔離結(jié)構(gòu)的性能?？梢允褂眠B續(xù)注入操作來(lái)形成圖3和圖4中的實(shí)施例。在一個(gè)實(shí)施例中，DNW隔離結(jié)構(gòu)40L的寬度58為大約1.5 μ m。在其它實(shí)施例中，可以使用其它寬度。在一個(gè)實(shí)施例中，DNW隔離結(jié)構(gòu)40R的寬度60可以是DNW隔離結(jié)構(gòu)40L的寬度58的大約2至5倍。在一個(gè)實(shí)施例中，寬度60為大約3 μ m至5 μ m，但是在其它實(shí)施例中，也可以使用其它寬度。在圖4所示的實(shí)施例中，DNW隔離結(jié)構(gòu)40R基本上延伸到P阱區(qū)50的端子68，該P(yáng)阱區(qū)50最靠近噪聲源34內(nèi)的兩個(gè)晶體管，進(jìn)一步提高了雙DNW隔離結(jié)構(gòu)的電流吸收性能。在其它實(shí)施例中，使用其它相對(duì)寬度，以及在一些實(shí)施例中，DNW隔離結(jié)構(gòu)40R (位于示圖右邊)的寬度小于DNW隔離結(jié)構(gòu)40L (位于示圖左邊并且遠(yuǎn)離噪聲源34)的寬度。現(xiàn)在再次參考圖1，根據(jù)公開(kāi)的實(shí)施例，優(yōu)選地，通過(guò)內(nèi)部DNW隔離結(jié)構(gòu)10和外部DNW隔離結(jié)構(gòu)12的吸收來(lái)隔離漏電流，由于噪聲源6而可能在襯底2中產(chǎn)生該漏電流。在還使用任選的P+保護(hù)環(huán)(諸如P+保護(hù)環(huán)16、P+保護(hù)環(huán)18和P+保護(hù)環(huán)20)的實(shí)施例中，P+保護(hù)環(huán)也吸收漏電流，以及防止漏電流傳播到隔離結(jié)構(gòu)24 (如圖1所示)的外部。 根據(jù)一方面，提供了半導(dǎo)體器件。該半導(dǎo)體器件包括:RF器件，形成在襯底上方；第一深N阱(DNW)雜質(zhì)區(qū)，形成在襯底中并且圍繞RF器件；以及第二 DNW雜質(zhì)區(qū)，形成在襯底中并且圍繞第一 DNW雜質(zhì)區(qū)。根據(jù)另一方面，提供了半導(dǎo)體器件。該半導(dǎo)體器件包括:襯底，包括形成在襯底上方電子噪聲源，電子噪聲源包括:設(shè)置在襯底上方的第一位置處的電子噪聲產(chǎn)生器件，或連接至襯底的第一位置處的電子噪聲產(chǎn)生器件。半導(dǎo)體器件還包括:第一深N阱(DNW)雜質(zhì)區(qū)，形成在襯底中并且圍繞第一位置；以及第二 DNW雜質(zhì)區(qū)，形成在襯底中并且圍繞第一DNW雜質(zhì)區(qū)。前面僅僅示出了本公開(kāi)內(nèi)容的原理。因此應(yīng)該理解，本領(lǐng)域的普通技術(shù)人員能夠設(shè)計(jì)體現(xiàn)本公開(kāi)內(nèi)容原理和包括在本公開(kāi)內(nèi)容的主旨和范圍內(nèi)的各種布置(盡管在本說(shuō)明書(shū)沒(méi)有明確說(shuō)明或表示)。而且，本發(fā)明所敘述的所有實(shí)例和限定性語(yǔ)言主要是為了清楚地說(shuō)明和幫助理解本公開(kāi)內(nèi)容的原理以及理解發(fā)明人進(jìn)一步拓展本領(lǐng)域所提供的概念，但是不限于這些敘述的實(shí)例和條件。此外，本公開(kāi)內(nèi)容的所有原理、方面、和實(shí)施例的表述以及其具體實(shí)例旨在包括其結(jié)構(gòu)和功能的等同替換物。此外，這些等同替換物包括當(dāng)前公知的等同替換物以及今后開(kāi)發(fā)的等同替換物，即，不論什么結(jié)構(gòu)，所開(kāi)發(fā)的可以實(shí)現(xiàn)相同功能的任何元件。示例性實(shí)施例的描述是為了結(jié)合附圖進(jìn)行閱讀，這些附圖是整個(gè)說(shuō)明書(shū)的一部分。在描述中，空間相對(duì)位置術(shù)語(yǔ)如“下方”、“上方”、“水平”、“垂直”、“在…之上”、“在…之下”、“向上”、“向下”、“頂部”、“底部”以及其派生詞(例如，“水平地”、“向下地”、“向上地”等)應(yīng)該理解為指的是當(dāng)時(shí)描述的定向或正在討論的附圖中所示的定向。這些空間相對(duì)位置術(shù)語(yǔ)是為了描述的方便但并不要求這些裝置也按特定的方向構(gòu)造或操作。除非另有明確說(shuō)明，有關(guān)附接、連接等術(shù)語(yǔ)(諸如“連接”和“互聯(lián)”)指的是其中彼此固定或附接的結(jié)構(gòu)或通過(guò)中間結(jié)構(gòu)間接固定或附接的結(jié)構(gòu)的關(guān)系，以及可移動(dòng)或固定附接或關(guān)系。盡管本公開(kāi)通過(guò)實(shí)施例進(jìn)行了描述，但本發(fā)明并不限于這些實(shí)施例。相反，所附權(quán)利要求應(yīng)該寬泛地理解，從而包括本領(lǐng)域的普通技術(shù)人員所制作的其它變型例和實(shí)施例，而沒(méi)有背離本公開(kāi)內(nèi)容的范圍和等效范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括: RF器件，形成在襯底上方； 第一深N阱(DNW)雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述RF器件；以及 第二 DNW雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述第一 DNW雜質(zhì)區(qū)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)位于所述襯底的上表面下方的至少2.5μπι的深度處，并且所述第一 DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都完全圍繞所述RF器件。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯底包括硅并且所述第一DNW雜質(zhì)區(qū)和第二 DNW雜質(zhì)區(qū)中的每一個(gè)都包括N型摻雜劑雜質(zhì)區(qū)，所述N型摻雜劑雜質(zhì)區(qū)位于所述硅襯底的阱區(qū)中。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述DNW雜質(zhì)區(qū)中的每一個(gè)都連接至VDD。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括:圍繞所述RF器件的至少一個(gè)P+保護(hù)環(huán)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述第一DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)位于所述襯底的上表面下方的至少2.5μπι的深度處，并且所述至少一個(gè)P+保護(hù)環(huán)接地并且完全圍繞所述RF器件。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一DNW雜質(zhì)區(qū)和所述第二 DNW雜質(zhì)區(qū)中的每一個(gè)都延伸到所述襯底中且到達(dá)位于所述襯底的上表面下方的至少3.Ομπ 的深度處，以及所述半導(dǎo) 體器件進(jìn)一步包括:第一 P+保護(hù)環(huán)，形成在所述襯底中并且圍繞所述RF器件，以及所述第一 DNW雜質(zhì)區(qū)圍繞所述第一 P+保護(hù)環(huán)；第二 P+保護(hù)環(huán)，形成在所述襯底中并且圍繞所述第一 DNW雜質(zhì)區(qū)，以及所述第二 DNW雜質(zhì)區(qū)圍繞所述第二 P+保護(hù)環(huán)；以及第三P+保護(hù)環(huán)，形成在所述襯底中并且圍繞所述第二 DNW雜質(zhì)區(qū)。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一P+保護(hù)環(huán)，所述第二 P+保護(hù)環(huán)和所述第三P+保護(hù)環(huán)中的每一個(gè)都接地。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述RF器件包括:晶體管，所述晶體管在5伏以上的電壓下工作。
10.一種半導(dǎo)體器件，包括: 襯底； 電子噪聲源，形成在所述襯底上方，所述電子噪聲源包括:設(shè)置在所述襯底上方的第一位置處的電子噪聲產(chǎn)生器件，或連接至所述襯底的所述第一位置處的電子噪聲產(chǎn)生器件； 第一深N阱(DNW)雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述第一位置；以及 第二 DNW雜質(zhì)區(qū)，形成在所述襯底中并且圍繞所述第一 DNW雜質(zhì)區(qū)。
全文摘要
一種位于半導(dǎo)體器件中的隔離結(jié)構(gòu)吸收電子噪聲，并且防止襯底漏電流到達(dá)其它器件和信號(hào)。該隔離結(jié)構(gòu)提供雙深N阱(“DNW”)隔離結(jié)構(gòu)，DNW隔離結(jié)構(gòu)圍繞RF(射頻)器件或其它電子噪聲源。該DNW隔離結(jié)構(gòu)延伸到襯底中到達(dá)至少大約2.5μm的深度處并且可以連接至VDD。在一些實(shí)施例中，還提供了P+保護(hù)環(huán)并且P+保護(hù)環(huán)設(shè)置在雙DNW隔離結(jié)構(gòu)內(nèi)部、外部或雙DNW隔離結(jié)構(gòu)之間。本發(fā)明還提供了降低高壓半導(dǎo)體器件上的RF噪聲的雙DNW隔離結(jié)構(gòu)。
文檔編號(hào)H01L27/02GK103199085SQ201210192139
公開(kāi)日2013年7月10日 申請(qǐng)日期2012年6月11日 優(yōu)先權(quán)日2012年1月10日
發(fā)明者黃崎峰, 陳家忠, 梁其翔, 李孝純 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司