專(zhuān)利名稱(chēng)：用于半導(dǎo)體器件的封裝方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及用于半導(dǎo)體器件的封裝方法和結(jié)構(gòu)。
背景技術(shù)：
作為實(shí)例，在諸如個(gè)人計(jì)算機(jī)、蜂窩電話(huà)、數(shù)碼相機(jī)和其他電子設(shè)備的各種電子應(yīng)用中使用半導(dǎo)體器件。半導(dǎo)體工業(yè)通過(guò)連續(xù)減小最小部件的尺寸來(lái)連續(xù)改進(jìn)各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這使得更多的部件被集成到給定面積中。在一些應(yīng)用中，這些更小的電子部件還要求更小的封裝，其與過(guò)去的封裝相比利用更小的面積。用于半導(dǎo)體的一些較小類(lèi)型的封裝包括方扁形封裝(QFP)、插針網(wǎng)格陣列(PGA)、球柵陣列(BGA)、倒裝芯片(FC)、三維集成電路(3DIC)、晶片級(jí)封裝(WLP)、跡線(xiàn)上接合(B0T, bond-on-trace)封裝以及封裝層疊(PoP)結(jié)構(gòu)。然而,這些封裝技術(shù)要求具有高成本和大形狀因數(shù)的有機(jī)襯底。本領(lǐng)域需要的是用于半導(dǎo)體器件的改進(jìn)封裝結(jié)構(gòu)和方法。

發(fā)明內(nèi)容
為解決上述問(wèn)題，本發(fā)明提供了一種封裝半導(dǎo)體器件，包括再分布層(RDL)，RDL包括第一表面和與第一表面相對(duì)的第二表面；至少一個(gè)集成電路，連接至RDL的第一表面；多個(gè)金屬凸塊，連接至RDL的第二表面；以及模塑料，設(shè)置在至少一個(gè)集成電路和RDL的第一表面的上方。其中，至少一個(gè)集成電路包括具有形成在其中的多個(gè)襯底通孔(TSV)的襯底，其中，至少一個(gè)集成電路包括至少一個(gè)第一集成電路，還包括設(shè)置在至少一個(gè)第一集成電路的至少一部分的上方的至少一個(gè)第二集成電路，至少一個(gè)第二集成電路的多個(gè)部分電連接至至少一個(gè)第一集成電路的多個(gè)部分，電連接至RDL，或者既電連接至至少一個(gè)第一集成電路又電連接至RDL。其中，至少一個(gè)集成電路包括至少一個(gè)第一集成電路，還包括至少設(shè)置在RDL上方的至少一個(gè)第二集成電路，至少一個(gè)第二集成電路通過(guò)設(shè)置在RDL與至少一個(gè)第二集成電路之間的模塑料中的多個(gè)連接電連接至RDL。其中，至少一個(gè)第二集成電路被設(shè)置在至少一個(gè)第一集成電路的至少一部分的上方。此外，還提供了一種用于半導(dǎo)體器件的封裝件，包括再分布層(RDL)，RDL包括至少一個(gè)層間電介質(zhì)(ILD)和至少一個(gè)金屬化層，至少一個(gè)金屬化層形成在至少一個(gè)ILD中，RDL具有第一表面和與第一表面相對(duì)的第二表面，其中，在RDL的第一表面上設(shè)置多個(gè)跡線(xiàn)，以及其中，多個(gè)接合焊盤(pán)被設(shè)置在RDL的第二表面上，多個(gè)接合焊盤(pán)通過(guò)至少一個(gè)金屬化層中的配線(xiàn)分別電連接至多個(gè)跡線(xiàn)。該封裝件還包括多個(gè)焊料塊，分別連接至多個(gè)接合焊盤(pán)；以及模塑料，設(shè)置在多個(gè)焊料塊之間的RDL的第二表面的上方。其中，沿著x-y軸設(shè)置多個(gè)跡線(xiàn)，RDL還包括沿著z軸設(shè)置的多個(gè)z軸連接件件，z軸基本上垂直于x-y軸?！?br> 其中，多個(gè)z軸連接件件包括連接至封裝件的集成電路的引線(xiàn)接合件、金屬柱、焊球、金屬立柱凸塊堆疊件、或襯底通孔。其中，RDL的至少一個(gè)金屬化層包括至少一個(gè)第一金屬化層，其中，封裝件還包括設(shè)置在多個(gè)z軸連接件和RDL上方的至少一個(gè)第二金屬化層。其中，至少一個(gè)第二金屬化層包括連接至多個(gè)z軸連接件的多個(gè)接觸焊盤(pán)。此外，還提供了一種封裝半導(dǎo)體器件的方法，方法包括提供載體晶片；在載體晶片的上方形成再分布層(RDL)，RDL包括至少一個(gè)層間電介質(zhì)(ILD)和至少一個(gè)金屬化層，至少一個(gè)金屬化層形成在至少一個(gè)ILD中，RDL具有第一表面和與第一表面相對(duì)的第二表面；將至少一個(gè)集成電路連接至RDL的第一表面；在至少一個(gè)集成電路和RDL的第一表面的上方形成模塑料；在RDL的第二表面上形成多個(gè)金屬凸塊；以及去除載體晶片。其中，將至少一個(gè)集成電路連接至RDL的第一表面包括使用跡線(xiàn)上接合(BOT)附接技術(shù)。其中，連接至少一個(gè)集成電路包括連接至少一個(gè)第一集成電路，其中，形成模塑料包括形成第一模塑料，還包括在形成模塑料之前，在RDL的上方形成多個(gè)z軸連接件，多個(gè)Z軸連接件連接至金屬化層中的配線(xiàn)；在模塑料和Z軸連接件的上方形成配線(xiàn),配線(xiàn)包括多個(gè)X-y連接件；將至少一個(gè)第二集成電路連接至配線(xiàn)；以及在至少一個(gè)第二集成電路、配線(xiàn)、和第一模塑料的上方形成第二模塑料。其中，形成RDL包括形成第一 RDL，還包括在形成模塑料之前，在第一 RDL的上方形成多個(gè)z軸連接件,多個(gè)z軸連接件連接至第一 RDL的金屬化層中的配線(xiàn)；以及在多個(gè)z軸連接件的上方形成第二 RDL，其中，第二 RDL的多個(gè)部分提供與封裝半導(dǎo)體器件的電接觸。該方法還包括在形成模塑料之前，在第一 RDL的上方形成多個(gè)z軸連接件，多個(gè)z軸連接件連接至第一 RDL的金屬化層中的配線(xiàn)，其中，多個(gè)z軸連接件提供與封裝半導(dǎo)體器件的電接觸。其中，形成RDL包括形成第一 RDL，其中，連接至少一個(gè)集成電路包括連接至少一個(gè)第一集成電路，至少一個(gè)第一集成電路包括多個(gè)襯底通孔(TSV)，以及其中，形成模塑料包括形成第一模塑料，還包括去除至少一個(gè)第一集成電路的一部分，露出多個(gè)TSV;在至少一個(gè)第一集成電路、多個(gè)TSV、和第一模塑料的上方形成絕緣材料；去除絕緣材料的多個(gè)部分，從而露出多個(gè)TSV ;在絕緣材料的上方形成配線(xiàn)，配線(xiàn)包括多個(gè)x-y連接件；將至少一個(gè)第二集成電路連接至配線(xiàn)；以及在至少一個(gè)第二集成電路、配線(xiàn)、和第一模塑料的上方形成第二模塑料，其中，形成絕緣材料和形成配線(xiàn)包括形成第二 RDL。
其中，提供載體晶片包括提供第一載體晶片，第一載體晶片包括由半導(dǎo)體材料組成的襯底，還包括在襯底的上方形成絕緣材料；對(duì)絕緣材料進(jìn)行圖案化；通過(guò)圖案化的絕緣材料去除襯底的一部分；在圖案化的絕緣材料的上方形成配線(xiàn)，其中，形成絕緣材料、對(duì)絕緣材料進(jìn)行圖案化、和形成配線(xiàn)包括形成RDL ;在連接至少一個(gè)集成電路和形成模塑料之后，將第二載體晶片連接至模塑料；去除襯底的一部分，露出配線(xiàn)的一部分；以及去除襯底的剩余部分，使配線(xiàn)的多個(gè)部分從絕緣材料突出。其中，形成多個(gè)金屬凸塊包括在去除襯底的剩余部分之后，在配線(xiàn)的從絕緣材料突出的部分的上方形成多個(gè)焊球，還包括去除第二載體晶片。其中，提供載體晶片包括提供第一載體晶片，第一載體晶片包括由半導(dǎo)體材料組成的襯底，還包括在襯底的上方形成絕緣材料；對(duì)絕緣材料進(jìn)行圖案化；通過(guò)圖案化的絕緣材料去除襯底的一部分；在圖案化的絕緣材料的上方形成配線(xiàn)，其中，形成絕緣材料、對(duì)絕緣材料進(jìn)行圖案化、和形成配線(xiàn)包括形成RDL;用焊膏填充配線(xiàn)中的圖案；回流焊膏；在連接至少一個(gè)集成電路和形成模塑料之后，將第二載體晶片連接至模塑料；去除襯底的一 部分，露出配線(xiàn)的一部分；去除襯底的剩余部分；去除配線(xiàn)在絕緣材料的表面之外的部分，使焊膏的多個(gè)部分從絕緣材料突出；以及去除第二載體晶片，其中，形成多個(gè)金屬凸塊包括在去除配線(xiàn)的多個(gè)部分之后，由從絕緣材料突出的焊膏形成多個(gè)金屬凸塊。其中，連接至少一個(gè)集成電路包括連接至少一個(gè)第一集成電路，其中，形成RDL包括形成第一 RDL，以及其中，形成模塑料包括形成第一模塑料，還包括利用用于多個(gè)通孔的圖案對(duì)第一模塑料進(jìn)行圖案化；用導(dǎo)電材料填充用于多個(gè)通孔的圖案，在第一模塑料中形成多個(gè)Z軸連接件；在多個(gè)Z軸連接件的上方形成配線(xiàn),配線(xiàn)形成多個(gè)X-y連接件,其中，配線(xiàn)和z軸連接件包括第二 RDL ;將至少一個(gè)第二集成電路連接至第二 RDL的配線(xiàn)；以及在至少一個(gè)第二集成電路、配線(xiàn)、和第一模塑料的上方形成第二模塑料。


對(duì)于更加完整地理解本公開(kāi)及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖進(jìn)行以下描述，其中圖1至圖7示出了根據(jù)本公開(kāi)實(shí)施例的半導(dǎo)體器件的封裝方法的截面圖，其中，使用再分布層(RDL)和模塑料封裝單個(gè)集成電路(IC)；圖8和圖9示出了根據(jù)另一實(shí)施例的橫向封裝兩個(gè)或以上IC的方法的截面圖；圖10至圖20示出了實(shí)施例的截面圖,其中，形成包括絲焊(wire bond)的z軸連接件以允許兩個(gè)或以上IC垂直的封裝，以及其中，在金屬化層中進(jìn)行x-y連接。圖21和圖22示出了包括具有絲焊的z軸連接件的實(shí)施例的截面圖，其中，在z軸連接件的上方形成第二 RDL層；圖23示出了具有絲焊z軸連接件的實(shí)施例的截面圖，其中，沒(méi)有形成x-y連接或第二 RDL層；圖24和圖25示出了實(shí)施例的截面圖，其中，z軸連接件包括焊球，以及其中，在金屬化層中進(jìn)行x-y連接；圖26示出了實(shí)施例的截面圖，其中，z軸連接件包括焊球，并且在z軸連接件的上方形成第二 RDL層；圖27示出了實(shí)施例的截面圖，其中，z軸連接件包括焊球，并且其中，沒(méi)有形成x-y連接或第二 RDL層；圖28和圖29示出了實(shí)施例的截面圖，其中，z軸連接件包括金屬柱，以及其中，在金屬化層中進(jìn)行x-y連接；圖30示出了實(shí)施例的截面圖，其中，z軸連接件包括金屬柱，并且在z軸連接件的上方形成第二 RDL層；圖31示出了實(shí)施例的截面圖，其中，z軸連接件包括金屬柱，并且沒(méi)有形成x-y連接或第二 RDL層；圖32至圖38示出了實(shí)施例的截面圖，其中，利用至少一個(gè)其他IC垂直地封裝襯底通孔(TSV) IC ；
圖39示出了第二 RDL形成在TSV IC之上的實(shí)施例；圖40至圖47示出了根據(jù)另一實(shí)施例的封裝一個(gè)IC或者橫向封裝兩個(gè)或以上IC的方法的截面圖，其中，封裝的連接包括具有焊球的金屬凸塊；圖48至圖52示出了圖40至圖47所示實(shí)施例的可選實(shí)施例，其中，焊膏被用于形成封裝的金屬凸塊；圖53至圖57示出了實(shí)施例的截面圖，其中，垂直地將多個(gè)IC封裝在一起，或者垂直且橫向地將多個(gè)IC封裝在一起；圖58示出了圖53至圖57所示實(shí)施例的可選實(shí)施例，其中，封裝的金屬凸塊由焊膏形成；圖59至圖65示出了利用至少一個(gè)其他IC垂直封裝TSV IC的實(shí)施例的截面圖；圖66示出了圖59至圖65所示實(shí)施例的可選實(shí)施例，其中，封裝的金屬凸塊由焊膏形成；以及圖67示出了可以在本文所描述實(shí)施例中實(shí)施的包括金屬立柱凸塊堆疊件的z軸連接件的截面圖。除非另有指定，否則不同附圖中對(duì)應(yīng)標(biāo)號(hào)和符合通常是指對(duì)應(yīng)的部件。清楚地繪制附圖以示出實(shí)施例的相關(guān)方面，并且不需要按比例繪制。
具體實(shí)施例方式以下詳細(xì)討論本公開(kāi)實(shí)施例的制造和使用。然而，應(yīng)該理解，本公開(kāi)提供了可以以具體環(huán)境下的各種方式實(shí)施的許多可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅僅示出了制造和使用本公開(kāi)的特定方式，而不用于限制公開(kāi)的范圍。本公開(kāi)的實(shí)施例涉及半導(dǎo)體器件的封裝。將在本文描述利用各種制造方法和配置來(lái)單獨(dú)或多重地封裝一個(gè)以上1C、橫向或垂直地封裝一個(gè)以上IC或者它們的組合的多個(gè)實(shí)施例。圖1至圖7示出了根據(jù)本公開(kāi)實(shí)施例的封裝半導(dǎo)體器件的方法的截面圖。首先，參照?qǐng)D1，提供載體晶片100。例如，載體晶片100可包括玻璃、硅(例如，硅晶片)、氧化硅、金屬板或陶瓷材料。在載體晶片100的上方涂覆粘合劑102。例如，粘合劑102可包括環(huán)氧樹(shù)脂、硅橡膠、聚酰亞胺(PD、聚對(duì)苯撐苯并雙惡唑(PBO)、苯并環(huán)丁烯(BCB)、聚合物、或金屬，盡管還可以使用其他材料。例如，可通過(guò)旋涂、印刷、化學(xué)汽相沉積(CVD)或物理汽相沉積(PVD)來(lái)涂覆粘合劑102。
在載體晶片100的上方(例如，在粘合劑102的上方)形成RDL 104。RDL 104可包括一個(gè)或多個(gè)絕緣層和配線(xiàn)層。RDL 104可包括層間電介質(zhì)(ILD) 110a、110b、110c，其中設(shè)置或形成有金屬化層中的配線(xiàn)112。例如，配線(xiàn)112可包括一個(gè)或多個(gè)通孔和/或?qū)Ь€(xiàn)。如圖所示，通孔和/或?qū)Ь€(xiàn)中的一個(gè)或多個(gè)可以在ILD 110a、110b、110c內(nèi)連接在一起。在所示實(shí)例中，配線(xiàn)112包括第一配線(xiàn)112a和第二配線(xiàn)112b?？赏ㄟ^(guò)在粘合劑102的上方形成或涂覆第一 ILD IlOa來(lái)形成RDL 104。ILD IlOa被曝光和顯影，利用開(kāi)口對(duì)ILD IlOa進(jìn)行圖案化以在預(yù)定位置露出粘合劑102的多個(gè)部分。第一配線(xiàn)112a通過(guò)以下處理形成在圖案化的ILD IlOa的上方沉積第一光刻膠層(未不出)，對(duì)第一光刻膠層進(jìn)行圖案化，以及在圖案化的ILD IlOa的上方鍍上第一配線(xiàn)112a。去除第一光刻膠層。在該實(shí)施例中包括單層的ILD IlOb 和IlOc被形成或涂覆在第一配線(xiàn)112a以及ILD IlOa的露出部分的上方。ILD 110b/110c被曝光和顯影，利用開(kāi)口對(duì)ILD110b/110c進(jìn)行圖案化以在預(yù)定位置露出下面的第一配線(xiàn)112a和ILD IlOa的多個(gè)部分。第二配線(xiàn)112b通過(guò)以下處理形成在圖案化的ILD 110b/110c的上方沉積第二光刻膠層(也未示出)，對(duì)第二光刻膠層進(jìn)行圖案化，以及在圖案化的ILD 110b/110c的上方鍍上第二配線(xiàn)112b。然后，去除第二光刻膠層?？蛇x地，可通過(guò)對(duì)ILD IlOaUlOb和IlOc進(jìn)行圖案化以及用導(dǎo)電材料填充圖案，通過(guò)一個(gè)或多個(gè)單或雙鑲嵌技術(shù)來(lái)形成RDL 104的配線(xiàn)112?；蛘?，例如，可通過(guò)一個(gè)或多個(gè)減少蝕刻工藝來(lái)形成配線(xiàn)112，并且在每個(gè)減少蝕刻工藝之后可以在配線(xiàn)112的上方形成 ILD IlOaUlOb 和 110c。RDL 104包括用于連接至半導(dǎo)體器件或集成電路(IC) 116的第一表面106。RDL104還包括與第一表面106相對(duì)的第二表面108，用于進(jìn)行例如使用封裝的末端應(yīng)用中的封裝的電連接。配線(xiàn)112的一部分駐留在RDL104的第一表面106上。在一些實(shí)施例中，RDL 104的第一表面106上的配線(xiàn)112的多個(gè)部分包括可連接至IC 116的接觸的跡線(xiàn)(trace) 114。例如，在一些實(shí)施例中，IC 116使用跡線(xiàn)上接合(BOT)附接技術(shù)來(lái)附接至RDLI04。如圖2所示，IC116附接至RDL 104。IC 116可包括其上形成有一個(gè)或多個(gè)電路的工件或襯底(未示出)。例如，IC 116可包括邏輯電路、存儲(chǔ)器件或其他類(lèi)型的電路。IC116包括形成在其表面處的多個(gè)接觸焊盤(pán)122。金屬柱118可被形成為連接至接觸焊盤(pán)122，并且可以在每個(gè)金屬柱118上形成焊料塊120。例如，金屬柱118可包括銅或其他金屬，并且是任選的；在一些實(shí)施例中，可以不包括金屬柱118。此外，在一些實(shí)施例中，焊料塊120可以直接形成在IC 116的接觸焊盤(pán)122上。例如，通過(guò)將焊料塊120接合至配線(xiàn)112的跡線(xiàn)114，IC 116被接合至RDL 104的配線(xiàn)112。如圖3所示，在IC 116和RDL 104的上方形成模塑料124。例如，在一些實(shí)施例中，模塑料124可包括壓縮模并且可包括環(huán)氧樹(shù)脂、橡膠或聚酰亞胺(PI)，盡管模塑料124可以可選地包括其他材料。如圖所示，模塑料124可以至少部分地填充IC 116下方(例如，RDL 104和IC116之間)的空間。如圖4所示，然后去除載體晶片100和粘合劑102，露出RDL 104的配線(xiàn)112的第二表面108的多個(gè)部分126。例如，露出的部分126可以包括金屬凸塊的接合焊盤(pán)(landingpad)。例如，在一些實(shí)施例中，露出的部分126可包括用于焊球或焊料塊的接合焊盤(pán)。
圖5示出了圖4的反轉(zhuǎn)圖。金屬凸塊128形成在配線(xiàn)112的露出部分126上。在所示實(shí)施例中，金屬凸塊128包括焊球。如圖6所示，包括與所列出用于模塑料124的材料類(lèi)似的材料的模塑料130可以任選地在金屬凸塊128之間形成在RDL 104的上方，盡管不要求將相同的材料用于兩個(gè)模塑料。例如，在一些實(shí)施例中，模塑料130可包括大約IOym的厚度，盡管模塑料130可以包括其他尺寸。模塑料130足夠薄使得金屬凸塊128的頂部從模塑料130突出。又例如，在一些實(shí)施中，模塑料130可包括大約為金屬凸塊128的高度的一半的厚度。例如，模塑料130可以有利地被大IC 116使用以提高可靠性。然后，如圖7所示，使用管芯切割或其他裝置在切割線(xiàn)132處切割封裝的多個(gè)IC116 (例如，在載體晶片100表面上同時(shí)形成多個(gè)IC 116 (未示出))，并且封裝的IC 116被分離，每一個(gè)都形成封裝的半導(dǎo)體器件140。在圖1至圖7所示的實(shí)施例中，都使用RDL104、一側(cè)上的任選模塑料130以及另一側(cè)上的模塑料124來(lái)封裝每個(gè)單個(gè)IC 116。有利地，不要求襯底用于新穎的封裝半導(dǎo)體器件140。例如，RDL 104的配線(xiàn)112的多個(gè)部分可以將RDL 104上的金屬凸塊128連接至IC 116的接觸焊盤(pán)122。然后，封裝的半導(dǎo)體器件 140可以連接至印刷電路板(PCB)、連接至另一封裝集成電路、連接至電或機(jī)械模塊、或者連接至使用封裝140的金屬凸塊128的其他器件。在其他實(shí)施例中，如圖8和圖9的截面圖所示，兩個(gè)或以上的IC 116a、116b和116c可以橫向地封裝在單個(gè)封裝中。在RDL 104形成在載體晶片100的上方之后，多個(gè)IC116a、116b和116c接合至RDL 104的第一表面106。例如，在一些實(shí)施例中，IC 116a可包括邏輯芯片，以及IC 116b和116c可包括無(wú)源部件。可選地，IC 116a、116b和116c可用于執(zhí)行其他功能。在一些實(shí)施例中，IC 116a、116b和116c可用于執(zhí)行相同功能、不同功能或它們的組合。在圖8和圖9中示出了三個(gè)IC 116a、116b和116c ;可選地，例如，可以在單個(gè)封裝中橫向地形成和封裝多個(gè)IC 116a、116b和116c。然后，執(zhí)行參照?qǐng)D3至圖7描述的封裝技術(shù)，得到圖9所示的封裝IC140a。封裝的半導(dǎo)體器件140a包括多芯片封裝，其中，在封裝140a中，彼此相鄰橫向地定位IC 116a、116b和116c。如圖所示，可以通過(guò)RDL 104中的配線(xiàn)112將IC 116a、116b和116c連接在一起。有利地，例如，封裝的半導(dǎo)體器件140a可包括系統(tǒng)級(jí)封裝(SiP)。圖10至圖20示出了一個(gè)實(shí)施例的截面圖，其中，包括絲焊的z軸連接件134被形成為允許兩個(gè)或以上的IC垂直進(jìn)行封裝，以及其中，包括配線(xiàn)136 (參見(jiàn)圖14)的x-y連接被形成在金屬化層中。用于圖10至圖20中的各種元件的類(lèi)似標(biāo)號(hào)被用于描述圖1至圖9且避免了重復(fù)，在本文的細(xì)節(jié)中，可以不再次描述圖10至圖20所示的每個(gè)參考標(biāo)號(hào)。如圖10所示，在如圖1所示形成RDL 104之后，包括絲焊的z軸連接件134形成在RDL 104的上方，連接至配線(xiàn)112的露出部分。如本文進(jìn)一步所描述的，z軸連接件134將用于將RDL 104連接至垂直在封裝內(nèi)的另一層中的IC或配線(xiàn)。例如，圖10至圖20中的z軸基本上與通過(guò)RDL 104橫向形成的x-y面垂直。如圖11所示，至少一個(gè)IC 116a的焊料塊IlSa連接至RDL 104的跡線(xiàn)。在圖11中僅示出了一個(gè)IC 116a ;可選地，在RDL104的上方形成多個(gè)IC 116a。如圖12所示，模塑料124a形成在IC 116a、z軸連接件134和RDL104的上方(例如，如圖2和圖3所描述的)。在所示實(shí)施例中，模塑料124a包括第一模塑料。如圖13所示，使用諸如化學(xué)機(jī)械拋光(CMP)工藝160的研磨工藝去除模塑料124a的頂部，以露出包括絲焊的z軸連接件134的頂面。可選地，可以使用深蝕刻工藝來(lái)去除模塑料的一部分。在其他實(shí)施例中，可以控制模塑料的沉積，使得Z軸連接件134的頂面在模塑料沉積工藝之后保持露出，由此省去了去除模塑料一部分的需要。然后，如圖14所示，配線(xiàn)136形成在模塑料124a的上方以及包括絲焊的z軸連接件134的上方。配線(xiàn)136連接至z軸連接件134，并提供用于封裝的x-y連接(例如，在所示附圖中，進(jìn)出紙張的方向)。配線(xiàn)136包括其在多個(gè)部分上的跡線(xiàn)138。如圖15所示，至少一個(gè)IC 116b和/或116c附接至配線(xiàn)136。在圖15中示出了兩個(gè)IC 116b和116c;可選地，例如，可以在RDL 104的表面的上方形成多個(gè)IC 116b和116c。如圖所示，IC 116b和116c的多個(gè)部分可以駐留在下面層中的IC 116a的上方。IC 116b的焊料塊118b連接至配線(xiàn)136的跡線(xiàn)138，而IC 116C的焊料塊118c也連接至配線(xiàn)136的跡線(xiàn)138。如圖16所示，在結(jié)構(gòu)的上方(例如，在IC 116b和116c、配線(xiàn)136以及第一模塑料124a的上方)形成包括與所描述用于第一模塑料124a的材料類(lèi)似的材料的第二模塑料124b。如圖17所示，然后取出載體晶片100和粘合劑102。如圖18所示，金屬凸塊128形成在RDL 104上，并且如圖19所示，模塑料130可以可選地形成在金屬凸塊128之間的RDL 104的上方。然后，在切割線(xiàn)132處切割RDL 104以形成圖20所示的封裝半導(dǎo)體器件140b。封裝半導(dǎo)體器件140b包括多芯片封裝，其中，在封裝中垂直地定位IC116a、IC116b和IC 116c。如圖所示，IC 116a、116b和116c可以通過(guò)RDL104中的配線(xiàn)112以及通過(guò)由包括絲焊的z軸連接件134所提供的垂直連接來(lái)連接在一起。例如，封裝半導(dǎo)體器件140b可以有利地包括SiP。圖21和圖22示出了包括具有絲焊的z軸連接件134的實(shí)施例的截面圖，其中，第二 RDL 104b形成在z軸連接件的上方。在該實(shí)施例中，圖10所示的RDL 104被標(biāo)為圖21和圖22中的RDL 104a。如圖10至圖14所描述，執(zhí)行封裝處理步驟。然后，在配線(xiàn)136的上方形成包括絕緣材料142的RDL 104b。在該實(shí)施例中，配線(xiàn)136是RDL 104b的一部分并且提供用于封裝的x-y連接。如圖21所示，使用光刻對(duì)絕緣材料142進(jìn)行圖案化以露出配線(xiàn)136的多個(gè)部分。如圖17至圖20所描述地繼續(xù)處理，形成圖22所示的封裝半導(dǎo)體器件140c。RDL 104b的露出區(qū)域可用于將封裝半導(dǎo)體器件140c附接至另一 1C、PCB或者另一類(lèi)型的器件(未不出)。如圖23所示，在另一實(shí)施例中，在封裝半導(dǎo)體器件140d中可以不存在任何x-y連接或第二 RDL。執(zhí)行圖10至圖13所示的處理步驟，但是不形成圖14所示的配線(xiàn)136。此夕卜，執(zhí)行圖17至圖20所示的處理步驟，留下圖23所示的封裝半導(dǎo)體器件140d。例如，根據(jù)末端應(yīng)用，包括z軸連接件134的絲焊的露出端146可用于連接至另一封裝或器件。圖24和圖25示出了一個(gè)實(shí)施例的截面圖，其中，z軸連接件134包括焊球，以及在金屬化層(即，配線(xiàn)136)中制造x-y連接。在該實(shí)施例中，如圖24所示，在形成圖1所示RDL 104之后，包括焊球的z軸連接件134形成在RDL 104的上方，連接至配線(xiàn)112的露出部分。如圖25所示，包含焊球的z軸連接件134將RDL 104連接至隨后形成的IC 116b和116c。執(zhí)行參照?qǐng)D11至圖20所描述的制造工藝，形成圖25所示的封裝半導(dǎo)體器件140e。封裝半導(dǎo)體器件140e包括多芯片封裝，其中，在封裝中垂直地定位IC 116a、IC 116b和116C。如圖所示，IC 116a、116b和116c可以通過(guò)RDL 104中的配線(xiàn)112和/或通過(guò)由包含焊球的z軸連接件134提供的垂直連接連接在一起。例如，封裝半導(dǎo)體器件140e可以有利地包括SiP。
可以類(lèi)似于圖10至圖20所示實(shí)施例的修改來(lái)修改圖24和圖25所示的實(shí)施例。例如，如參照?qǐng)D21和圖22所描述的，如圖26所示，可以形成第二 RDL 104a。焊球包括z軸連接件134，其將RDL 104a連接至圖26所示封裝半導(dǎo)體器件140f的第二 RDL 104b。在另一實(shí)施例中，如圖27所示，配線(xiàn)136和第二 RDL 104b都不包括在封裝半導(dǎo)體器件140g中。有利地，該實(shí)施例中的封裝半導(dǎo)體器件140g在一側(cè)上具有金屬凸塊128以及在另一側(cè)具有包括焊球的z軸連接件。圖28和圖29示出了一個(gè)實(shí)施例的截面圖，其中，z軸連接件134包括金屬柱，以及其中，在金屬化層(即，配線(xiàn)136)中制造x-y連接。在該實(shí)施例中，如圖28所示，在如圖1所示形成RDL 104之后，包括金屬柱的z軸連接件134形成在RDL 104的上方，連接至配線(xiàn)112的露出部分。如圖29所示，包括金屬柱的z軸連接件134將RDL 104連接至隨后形成的 IC116b 和 116c?？赏ㄟ^(guò)首先形成RDL 104然后在RDL 104的上方形成光刻膠層(未示出)來(lái)形成 金屬柱。針對(duì)用于金屬柱的期望圖案對(duì)光刻膠進(jìn)行圖案化。然后，可使用電鍍技術(shù)形成金屬柱。然后，去除光刻膠。執(zhí)行參照?qǐng)D11至圖20所描述的制造工藝步驟，形成圖29所示的封裝半導(dǎo)體器件140h。封裝半導(dǎo)體器件140h包括多芯片封裝，其中，在封裝中垂直地定位IC 116a、IC 116b和116C。如圖所示，IC 116a、116b和116c可以通過(guò)RDL 104中的配線(xiàn)112和/或通過(guò)由包含金屬柱的z軸連接件134提供的垂直連接連接在一起。例如，封裝半導(dǎo)體器件14h可以有利地包括SiP。類(lèi)似于圖10至圖20所示實(shí)施例以及圖24和圖25所示實(shí)施例的修改，可以修改圖28和圖29所示的實(shí)施例。例如，如參照?qǐng)D21和圖22所描述的，如圖30所示，可以形成第二 RDL 104b。金屬柱包括z軸連接件134，其將RDL 104a連接至封裝半導(dǎo)體器件140i的第二 RDL 104b。在另一實(shí)施例中，如圖31所示，配線(xiàn)136和第二 RDL 104b都不包括在封裝半導(dǎo)體器件140j中。該實(shí)施例中的封裝半導(dǎo)體器件140j在一側(cè)上具有金屬凸塊128以及在另一側(cè)上具有包括金屬柱的z軸連接件134。圖32至圖38示出了一個(gè)實(shí)施例的截面圖，其中，與至少一個(gè)其他ICl 16b和116c一起垂直地封裝包括襯底通孔(TSV)IC的IC 116a(參見(jiàn)圖36)。如圖32所示，IC 116a包括形成在其表面上的襯底148和絕緣材料149。多個(gè)TSV 150形成在絕緣材料149中以及襯底148的多個(gè)部分中。多個(gè)金屬化層152形成在TSV 150和絕緣材料149的上方。金屬化層152包括形成在多個(gè)絕緣材料層158中的多個(gè)導(dǎo)線(xiàn)和通孔154。在參照?qǐng)D1描述的封裝步驟之后，如本文的先前實(shí)施例所描述的，IC116a連接至RDL 104a，例如，如圖32所示，IC 116a的接觸焊盤(pán)122a通過(guò)金屬柱118a和焊料塊120a連接至配線(xiàn)112的跡線(xiàn)114。如圖33所示，第一模塑料124a形成在IC 116a和RDL 104的上方，并且還如圖33所示，封裝露出給一個(gè)或多個(gè)CMP處理器160，或者去除模塑料124a的頂部且還去除IC 116a的襯底148的一部分的蝕刻工藝露出TSV 150的頂面162。如圖34所示，包括絕緣材料164的隔離層形成在IC 116a和模塑料124a的上方，并且使用光刻對(duì)絕緣164進(jìn)行圖案化，在絕緣材料164中形成開(kāi)口 166，以及露出TSV 150的頂面162。如圖35所示，導(dǎo)電材料形成在絕緣材料164的上方并使用光刻進(jìn)行圖案化，形成連接至TSV150的頂面162的配線(xiàn)136。在該實(shí)施例中，配線(xiàn)136和絕緣材料164起到第二 RDL IOb的功能。如圖36所示，至少一個(gè)IC 116a或116c連接至第二RDL 104b的配線(xiàn)136。在圖36中示出了兩個(gè)IC 116b和116c ;可選地，例如，如本文描述的其他實(shí)施例，可以在RDL 104b的表面的上方形成多個(gè)IC 116b和116c。IC 116b和116c的至少多個(gè)部分可以駐留在下面層中的IC 116a的上方，并且如圖所示，在一些實(shí)施例中，IC 116b和116c的整體可以駐留在IC 116a的上方。IC 116b的焊料塊118b連接至配線(xiàn)136的跡線(xiàn)138，并且IC 116c的焊料塊118c也連接至配線(xiàn)136的跡線(xiàn)138。如圖37所示，在結(jié)構(gòu)的上方(例如，在IC 116b和116c、配線(xiàn)136以及絕緣材料164的上方)形成包括與如針對(duì)第一模塑料124a所描述材料類(lèi)似的材料的第二模塑料124b。如圖37所示，然后還去除載體晶片100和粘合劑102。如圖38所示，金屬凸塊128形成在RDL 104a上，并且模塑料130可以可選地形成在金屬凸塊128之間的RDL 104的上 方。然后，切割該結(jié)構(gòu)以形成圖38所示的封裝半導(dǎo)體器件140k。新穎的封裝半導(dǎo)體器件140k包括3DIC，其包括具有TSV 150的ICl 16a。封裝半導(dǎo)體器件140k包括多芯片封裝，其中，在封裝中垂直地定位IC 116a以及IC 116b和116c。IC 116a、116b和116c可以通過(guò)第一 RDL 104a中的配線(xiàn)112、通過(guò)由IC 116a的TSV 150提供的垂直連接、和/或通過(guò)第二 RDL 104b的配線(xiàn)136而連接在一起。例如，封裝半導(dǎo)體器件140k可以有利地包括SiP。圖39示出了圖32至圖38所示實(shí)施例的可選實(shí)施例，其中，第二 RDL104b形成在包括TSV IC的IC 116a的上方。如先前參照?qǐng)D22、圖26和圖30所示實(shí)施例所描述的，封裝半導(dǎo)體器件140m包括單個(gè)IC 116a，并且可以針對(duì)RDL 104b的露出部分上的封裝制造電連接。在圖1至圖39所示的實(shí)施例中，首先提供載體晶片100，并且RDL 104或第一 RDL104a形成在載體晶片100的上方。當(dāng)不再需要封裝工藝流程之后，去除載體晶片100。因此，載體晶片100是封裝工藝中的犧牲部件。在圖40至圖66所示的實(shí)施例中，所使用的載體晶片包括襯底268，其包括形成封裝的RDL 104和接合焊盤(pán)期間的犧牲器件。用于描述圖1至圖39的類(lèi)似標(biāo)號(hào)被用于圖40至圖66的各個(gè)元件。為了避免重復(fù),在本文不再詳細(xì)描述圖40至圖66所示的每個(gè)參考標(biāo)號(hào)。此外，用于描述圖1至圖39的類(lèi)似材料x(chóng)00、x02、x04等用于描述所示的各種材料層和部件，其中，在圖40至圖66中X = 2。圖40至圖47示出了根據(jù)本公開(kāi)另一實(shí)施例的封裝一個(gè)IC 216a或者橫向地封裝兩個(gè)或以上的IC 216a和216b的方法的截面圖，其中，封裝的連接包括具有焊球的金屬凸塊。首先，如圖40所示，提供襯底268。例如，襯底可包括諸如硅的半導(dǎo)體材料。例如，在一些實(shí)施例中，襯底268包括裸硅晶片。襯底268在本文(例如在權(quán)利要求)中也被稱(chēng)為載體晶片。在所示實(shí)施例中，襯底268包括第一載體晶片。如圖40所示，絕緣材料210還形成在襯底268的上方并使用光刻進(jìn)行圖案化。如圖41所示，例如使用諸如干或濕蝕刻工藝的蝕刻工藝去除襯底268的頂面。例如，絕緣材料210可用作蝕刻工藝中的掩模。絕緣材料210將用作用于RDL 204的絕緣材料。接下來(lái)，如圖42所示，配線(xiàn)212形成在絕緣材料210的上方。例如，配線(xiàn)212通過(guò)以下處理形成在絕緣材料210和襯底268的露出部分上沉積導(dǎo)電材料，以及對(duì)導(dǎo)電材料進(jìn)行圖案化以形成配線(xiàn)212。例如，可通過(guò)Ti/Cu的第一層上的濺射以及隨后在Ti/Cu層上電鍍Ni/Cu來(lái)形成配線(xiàn)212?？梢钥蛇x地使用其他方法來(lái)形成配線(xiàn)212。配線(xiàn)212包括具有用于連接焊料塊220以將IC 216a或216b連接至RDL 204a的跡線(xiàn)214的多個(gè)部分。在該實(shí)施例中，配線(xiàn)212和絕緣材料210形成RDL 204。如本文其他實(shí)施例所描述的以及如圖43所示，例如，使用BOT技術(shù)，IC 216a和216b連接至配線(xiàn)212的跡線(xiàn)214。模塑料224形成在IC 216a和216b的上方以及RDL 204的上方。襯底268包括IC 216被單獨(dú)封裝的第一區(qū)域272a以及IC 216a和216b (以及任選地與未示出的IC)被封裝在一起的第二區(qū)域272b。如圖44所示，第二載體晶片200使用粘合劑202接合或附接至模塑料224。如圖44所示，露出該結(jié)構(gòu)進(jìn)而進(jìn)行研磨或CMP工藝260，去除襯底268或第一載體晶片的一部分，以及留下露出的配線(xiàn)212的頂面274。如圖45所示，使 用蝕刻工藝276去除襯底268的剩余部分，留下露出的RDL 204的絕緣材料210。例如，蝕刻工藝276可包括干式或濕式硅蝕刻工藝。配線(xiàn)212的多個(gè)部分在絕緣材料210的頂面的上方突出。因此，在封裝工藝中，已經(jīng)在該點(diǎn)處從結(jié)構(gòu)中去除包括第一載體晶片的襯底268。如圖46所示，金屬凸塊228形成在配線(xiàn)212的露出部分上。例如，金屬凸塊228包括焊球并且可以使用焊球點(diǎn)滴工藝來(lái)形成。載體晶片200和粘合劑202被釋放或去除，并且在切割線(xiàn)232處切割封裝，如圖47所示，在切割工藝之后，形成在第一區(qū)域272a中包括單個(gè)IC 216a的封裝半導(dǎo)體器件280a，以及形成在第二區(qū)域272b中包括多個(gè)IC 216a和216b的封裝半導(dǎo)體器件280b。如先前實(shí)施例所描述的，可選的模塑料(未示出)還可以形成在金屬凸塊228之間的絕緣材料210的上方。諸如先前實(shí)施例所示的模塑料130的可選模塑料還可以包括在本文的剩余實(shí)施例中(在附圖中未示出)。因此，根據(jù)圖40至圖47所示的實(shí)施例，使用兩個(gè)載體晶片268和200形成包括RDL204和模塑料224的封裝半導(dǎo)體器件280a和280b。在該實(shí)施例中，封裝半導(dǎo)體器件280a和280b的金屬凸塊228包括焊球。圖48至圖52示出了圖40至圖47所示實(shí)施例的可選實(shí)施例，其中，焊膏被用于形成封裝的金屬凸塊228。在如圖42所示形成RDL 204的配線(xiàn)212之后，如圖48所示，焊膏282形成在配線(xiàn)212以及絕緣材料210的露出部分的上方。焊膏282粘附至配線(xiàn)212且不粘附至絕緣材料210。如圖49所示，焊膏282進(jìn)入回流工藝284，在回流工藝284之后，在配線(xiàn)212圖案內(nèi)的焊膏282的上方形成凹陷區(qū)域286。如圖50所示，IC 216a和216b連接至配線(xiàn)212的跡線(xiàn)214，并且如圖51所示，模塑料224形成在IC 216a和216b的上方以及RDL 204的上方。如圖51所示，第二載體晶片200還使用粘合劑202接合或附接至模塑料224。接下來(lái)是參照?qǐng)D44和圖45示出和描述的封裝工藝，并且如圖52所示，針對(duì)蝕刻工藝露出該結(jié)構(gòu)以從絕緣材料210上方的焊膏282的表面上去除配線(xiàn)，留下露出的焊膏282。如圖52所示，去除第二載體晶片200，并且切割該結(jié)構(gòu)，留下在第一區(qū)域272a(未示出)中包括單個(gè)IC 216b的封裝半導(dǎo)體器件，以及留下包括從第二區(qū)域272b中切割的多個(gè)IC 216a和216b的封裝半導(dǎo)體器件280c。在該實(shí)施例中，不同于先前實(shí)施例中形成焊球以形成金屬凸塊228，金屬凸塊228包括形成在RDL 204的配線(xiàn)214內(nèi)的焊膏282。該實(shí)施例的優(yōu)點(diǎn)在于不需要形成焊球的處理步驟。包括焊膏282的金屬凸塊228包括可用于將封裝半導(dǎo)體器件280c連接至PCB、另一集成電路、另一封裝或其他器件的接合焊盤(pán)。如先前實(shí)施例所描述的，可選的模塑料(未示出)還可以形成在金屬凸塊228之間的絕緣材料210的上方圖53至圖57示出了一個(gè)實(shí)施例的截面圖，其中，多個(gè)IC垂直地封裝在一起或者垂直且橫向地封裝在一起。封裝工藝最初為如參照?qǐng)D40至圖43所描述的相同過(guò)程。然后，如圖53所不,在該實(shí)施例中包括第一模塑料224a的模塑料224被蝕刻以在第一模塑料224a內(nèi)形成用于通孔的圖案290。如圖54所示，用導(dǎo)電材料填充用于通孔的圖案290以在第一模塑料224a中形成通孔292。在該實(shí)施例中，通孔292用作z軸連接件234。如圖55所示，包括x-y連接的配線(xiàn)236形成在模塑料224a和通孔292的上方，并且IC 216a和216b連接至配線(xiàn)236。如圖56所示，第二模塑料224b形成在IC 216a和216b、配線(xiàn)236和第一模塑料224a的上方，并且第二載體晶片200使用粘合劑202連接至第二模塑料224b。執(zhí)行如圖44至圖47所描述的封裝工藝，并且如圖57所示，在切割線(xiàn)232處切割該結(jié)構(gòu)，在第一區(qū)域272a中形成封裝半導(dǎo)體器件280d以及在第二區(qū)域282b中形成封裝半導(dǎo)體器件·280e。圖58示出了圖53至圖57所示實(shí)施例的可選實(shí)施例，其中，如圖52的實(shí)施例所描述的，封裝的金屬凸塊由焊膏282形成。接下來(lái)為與參照?qǐng)D53至圖56以及圖58所描述的封裝工藝組合的參照?qǐng)D48至圖52描述的封裝工藝，以實(shí)現(xiàn)圖58所示的封裝半導(dǎo)體器件280f 和 280g。圖59至圖65示出了一個(gè)實(shí)施例的截面圖，其中，IC 216a TSV IC與至少一個(gè)其他IC垂直地封裝在一起。在圖59和圖60中示出了用于包括TSV IC的IC 216a的制造工藝的一部分。提供襯底248，并且利用用于TSV250的圖案對(duì)襯底248進(jìn)行圖案化。圖案可以首先利用絕緣體來(lái)加襯，并且用導(dǎo)電材料進(jìn)行填充以形成TSV 250。TSV部分地延伸穿過(guò)襯底248。例如，在后端工藝(BE0L工藝)中，金屬化層252形成在絕緣材料249和TSV 250的上方，并且如圖所示，金屬柱218a和焊料塊220a形成在IC216a的接觸222a的上方。在切割線(xiàn)296處切割管芯216a。如圖61所示，接下來(lái)為參照?qǐng)D40至圖42所描述的封裝工藝，并且包括TSV的IC216a附接至配線(xiàn)212。如圖61所示，第一模塑料224a形成在IC 216的上方，并且CMP工藝260用于去除管芯216a的襯底248的一部分，露出管芯216的TSV的表面262。接下來(lái)為如參照?qǐng)D34至圖36所描述的類(lèi)似工藝流程形成并圖案化絕緣材料264(圖62)，形成配線(xiàn)236 (圖63)，以及配線(xiàn)236和絕緣材料264形成第二 RDL 204a,并且IC 216b和216c附接至配線(xiàn)236 (圖64)。然后為圖56和圖57所描述的處理步驟，以實(shí)現(xiàn)圖65所示的封裝半導(dǎo)體器件280h和280 i。圖66示出了圖59至圖65所示實(shí)施例的可選實(shí)施例，其中，如參照?qǐng)D58所描述的，封裝的金屬凸塊282由焊膏形成，形成所示的封裝半導(dǎo)體器件280 j和280k。如圖67的截面圖所示，本文所描述的z軸連接件134可以可選地包括金屬立柱凸塊堆疊件。例如，包括z軸連接件134的本公開(kāi)的實(shí)施例可以包括金屬立柱凸塊堆疊件而不是本文先前所描述的其他z軸連接件類(lèi)型。每個(gè)金屬立柱凸塊堆疊件都包括金屬立柱198，其上形成有多個(gè)凸塊199，它們沿著立柱198的高度垂直地設(shè)置。兩個(gè)或以上的焊料塊199可形成在每個(gè)立柱198上。例如，立柱198可包括Au、Cu、其他金屬或它們的組合，并且凸塊199可包括焊料、其他材料或它們的組合。
本公開(kāi)實(shí)施例的優(yōu)點(diǎn)包括提供了用于半導(dǎo)體器件的新穎封裝方法和結(jié)構(gòu)。在一些實(shí)施例中，獨(dú)立地封裝IC 116、116a、116b、216a或216b。在其他實(shí)施例中，多個(gè)IC 116、116a、116b、116c、216a、216b或216c被封裝在單個(gè)封裝中并且可以在單個(gè)材料層中垂直堆疊或橫向配置。IC可包括提供垂直連接的TSV 1C，或者垂直連接(z軸連接件)可以使用絲焊、焊球、金屬柱或金屬立柱凸塊堆疊件來(lái)制造。RDL 104、104a、104b、204、204a和204b可以使用載體晶片或襯底來(lái)形成。一個(gè)載體晶片或兩個(gè)載體晶片可用于形成本文所描述的新穎封裝?？梢栽诜庋b和制造工藝流程中容易地實(shí)施新穎的封裝方法和結(jié)構(gòu)。有利地，實(shí)施例的新穎封裝方法和結(jié)構(gòu)不需要襯底，這節(jié)省了時(shí)間、金錢(qián)、空間和重量。封裝高度可靠，這是因?yàn)椴淮嬖贑TE失配問(wèn)題(因?yàn)闆](méi)有襯底)，并且具有低制造成本和高產(chǎn)量。使用BOT技術(shù)附接和接合1C，這使得大大減少了成本。本文所描述的實(shí)施例采用芯片重新分布和模制技術(shù)以使用載體晶片100、200和268有效地重新執(zhí)行新晶片，放大了用于RDL布局的芯片面積。通過(guò)實(shí)施TSV芯片重新分布，通過(guò)在模塑料中鉆通孔，可以實(shí)施3D-SiP。實(shí)施例組合了 3D-TSV和扇出晶片級(jí)處理(WLP)以實(shí)現(xiàn)高輸入/輸出扇出。簡(jiǎn)化了芯片重新分布模制方法，并且實(shí)現(xiàn)了大量的管芯位移控 制。在一些實(shí)施例中，裸硅晶片被用作處理載體晶片268，并且還用作犧牲工具來(lái)形成RDL和3D結(jié)構(gòu)球形焊盤(pán)。在一些實(shí)施例中(例如，在圖46、圖47、圖57和圖65所示的實(shí)施例中)，用于球形焊盤(pán)的3D結(jié)構(gòu)導(dǎo)致改進(jìn)的接合可靠性并利于大封裝的封裝。有利地，在一些實(shí)施例中，使用晶片級(jí)工藝制造本文所描述的新穎封裝結(jié)構(gòu)。利用本文描述的實(shí)施例可以實(shí)現(xiàn)具有小形狀因數(shù)的SiP結(jié)構(gòu)。例如，更多的成熟封裝類(lèi)型可附接至諸如無(wú)芯片球柵陣列(FCBGA)、絲焊BGA、晶片級(jí)芯片尺寸封裝(WLCSP)或無(wú)源器件的封裝。通過(guò)本文所描述的實(shí)施例可以實(shí)現(xiàn)諸如3D eWLB封裝和3D-TSV effLB封裝的3D晶片級(jí)接合(WLB)封裝、SiP.3D-SiP.PoP結(jié)構(gòu)和扇出WLP。本公開(kāi)的實(shí)施例包括封裝本文所描述的半導(dǎo)體器件或管芯116、116a、116b、116c和116d的方法，并且還包括使用本文描述的方法和材料封裝的封裝半導(dǎo)體器件140、140a、140b、140c、140d、140e、140f、140g、140h、1401、140j、140k、140m、280、280a、280b、280c、280d、280e、280f、280g、280h、2801、280j和280k。實(shí)施例還包括用于本文所描述半導(dǎo)體器件的封裝。根據(jù)本公開(kāi)的一個(gè)實(shí)施例，封裝半導(dǎo)體器件包括具有第一表面和與第一表面相對(duì)的第二表面的RDL。至少一個(gè)集成電路連接至RDL的第一表面，以及多個(gè)金屬凸塊連接至RDL的第二表面。模塑料設(shè)置在至少一個(gè)集成電路和RDL的第一表面的上方。根據(jù)另一實(shí)施例，用于半導(dǎo)體器件的封裝包括RDL，其包括至少一個(gè)ILD和至少一個(gè)金屬化層。至少一個(gè)金屬化層形成在至少一個(gè)ILD中。多個(gè)跡線(xiàn)設(shè)置在RDL的第一表面上，并且多個(gè)接合焊盤(pán)設(shè)置在RDL的第二表面上，第二表面與第一表面相對(duì)。多個(gè)接合焊盤(pán)通過(guò)至少一個(gè)金屬化層中的配線(xiàn)分別電連接至多個(gè)跡線(xiàn)。根據(jù)又一實(shí)施例，封裝半導(dǎo)體器件的方法包括提供載體晶片以及在載體晶片的上方形成RDL。RDL包括至少一個(gè)ILD和至少一個(gè)金屬化層。至少一個(gè)金屬化層形成在至少一個(gè)ILD中，并具有第一表面和與第一表面相對(duì)的第二表面。該方法包括將至少一個(gè)集成電路連接至RDL的第一表面；以及在至少一個(gè)集成電路和RDL的第一表面的上方形成模塑料。多個(gè)金屬凸塊形成在RDL的第二表面上，并且去除載體晶片。
盡管詳細(xì)描述了實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)該理解，在不背離由所附權(quán)利要求限定的實(shí)施例的精神和范圍的情況下，可以進(jìn)行各種改變、替換和修改。例如，本領(lǐng)域的技術(shù)人員可以容易地理解可以改變本文所描述的許多特征、功能、工藝和材料，同時(shí)在本公開(kāi)的范圍之內(nèi)。此外，本申請(qǐng)的范圍不限于說(shuō)明書(shū)中描述的工藝、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟的特定實(shí)施例。本領(lǐng)域的技術(shù)人員應(yīng)該容易地從公開(kāi)中理解，可以根據(jù)公開(kāi)利用現(xiàn)有或稍后開(kāi)發(fā)的執(zhí)行與本文所描述對(duì)應(yīng)實(shí)施例基本相同的功能或?qū)崿F(xiàn)基本相同的結(jié)果的工 藝、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟。因此，所附權(quán)利要求用于在它們的范圍內(nèi)包括這些工藝、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟。
權(quán)利要求
1.一種封裝半導(dǎo)體器件，包括再分布層(RDL),所述RDL包括第一表面和與所述第一表面相對(duì)的第二表面；至少一個(gè)集成電路，連接至所述RDL的所述第一表面；多個(gè)金屬凸塊，連接至所述RDL的所述第二表面；以及模塑料，設(shè)置在所述至少一個(gè)集成電路和所述RDL的所述第一表面的上方。
2.根據(jù)權(quán)利要求1所述的封裝半導(dǎo)體器件，其中，所述至少一個(gè)集成電路包括具有形成在其中的多個(gè)襯底通孔(TSV)的襯底，其中，所述至少一個(gè)集成電路包括至少一個(gè)第一集成電路，還包括設(shè)置在所述至少一個(gè)第一集成電路的至少一部分的上方的至少一個(gè)第二集成電路，所述至少一個(gè)第二集成電路的多個(gè)部分電連接至所述至少一個(gè)第一集成電路的多個(gè)部分，電連接至所述RDL，或者既電連接至所述至少一個(gè)第一集成電路又電連接至所述 RDL。
3.根據(jù)權(quán)利要求1所述的封裝半導(dǎo)體器件，其中，所述至少一個(gè)集成電路包括至少一個(gè)第一集成電路，還包括至少設(shè)置在所述RDL上方的至少一個(gè)第二集成電路，所述至少一個(gè)第二集成電路通過(guò)設(shè)置在所述RDL與所述至少一個(gè)第二集成電路之間的模塑料中的多個(gè)連接電連接至所述RDL。
4.根據(jù)權(quán)利要求3所述的封裝半導(dǎo)體器件，其中，所述至少一個(gè)第二集成電路被設(shè)置在所述至少一個(gè)第一集成電路的至少一部分的上方。
5.一種用于半導(dǎo)體器件的封裝件，包括再分布層(RDL)，所述RDL包括至少一個(gè)層間電介質(zhì)(ILD)和至少一個(gè)金屬化層，所述至少一個(gè)金屬化層形成在所述至少一個(gè)ILD中，所述RDL具有第一表面和與所述第一表面相對(duì)的第二表面，其中，在所述RDL的所述第一表面上設(shè)置多個(gè)跡線(xiàn)，以及其中，多個(gè)接合焊盤(pán)被設(shè)置在所述RDL的所述第二表面上，所述多個(gè)接合焊盤(pán)通過(guò)所述至少一個(gè)金屬化層中的配線(xiàn)分別電連接至所述多個(gè)跡線(xiàn)。
6.根據(jù)權(quán)利要求5所述的封裝件，還包括多個(gè)焊料塊，分別連接至所述多個(gè)接合焊盤(pán)；以及模塑料，設(shè)置在所述多個(gè)焊料塊之間的所述RDL的所述第二表面的上方。
7.根據(jù)權(quán)利要求5所述的封裝件，其中，沿著χ-y軸設(shè)置所述多個(gè)跡線(xiàn)，所述RDL還包括沿著Z軸設(shè)置的多個(gè)Z軸連接件件，所述Z軸基本上垂直于所述X-y軸。
8.根據(jù)權(quán)利要求7所述的封裝件，其中，所述多個(gè)z軸連接件件包括連接至所述封裝件的集成電路的引線(xiàn)接合件、金屬柱、焊球、金屬立柱凸塊堆疊件、或襯底通孔。
9.根據(jù)權(quán)利要求7所述的封裝件，其中，所述RDL的所述至少一個(gè)金屬化層包括至少一個(gè)第一金屬化層，其中，所述封裝件還包括設(shè)置在所述多個(gè)z軸連接件和所述RDL上方的至少一個(gè)第二金屬化層。
10.根據(jù)權(quán)利要求9所述的封裝件，其中，所述至少一個(gè)第二金屬化層包括連接至所述多個(gè)z軸連接件的多個(gè)接觸焊盤(pán)。
全文摘要
公開(kāi)了用于半導(dǎo)體器件的封裝方法和結(jié)構(gòu)。在一個(gè)實(shí)施例中，封裝的半導(dǎo)體器件包括再分布層(RDL)，其具有第一表面和與第一表面相對(duì)的第二表面。至少一個(gè)集成電路連接至RDL的第一表面，以及多個(gè)金屬凸塊連接至RDL的第二表面。模塑料被設(shè)置在至少一個(gè)集成電路和RDL的第一表面的上方。
文檔編號(hào)H01L23/48GK103000593SQ20121019000
公開(kāi)日2013年3月27日 申請(qǐng)日期2012年6月8日 優(yōu)先權(quán)日2011年9月9日
發(fā)明者林志偉, 鄭明達(dá), 呂文雄, 林修任, 張博平, 劉重希, 李明機(jī), 余振華, 陳孟澤, 林俊成, 蔡鈺芃, 黃貴偉, 林威宏 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司