專利名稱：帶有半空洞結(jié)構(gòu)的兩層半導(dǎo)體器件的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制備方法，尤其涉及一種帶有半空洞隔離結(jié)構(gòu)的上、下兩層半導(dǎo)體器件的制備方法。
背景技術(shù)：
SOI (Silicon On Insulator)因其獨(dú)特的結(jié)構(gòu)以及一系列優(yōu)良性能,可以實現(xiàn)集成電路制造中元器件的絕緣隔離，消除體硅CMOS中的寄生閂鎖效應(yīng)；同時，CM0S/S0I電路還具有寄生電容小、集成度高、速度快、功耗低、工作溫度高(300°C)、抗輻照等一系列優(yōu)點。 因此，SOI材料將是更細(xì)線條(O. I μ m)集成電路的主要材料之一，預(yù)計當(dāng)集成度達(dá)到IGb使用Φ 300mm硅片時將主要使用上述材料。近年來，SOI材料發(fā)展迅速，已愈來愈引起人們的高度重視，并被認(rèn)為是二i^一世紀(jì)最重要的硅集成電路技術(shù)。目前，層轉(zhuǎn)移技術(shù)是制備SOI材料的主流技術(shù)，在層轉(zhuǎn)移技術(shù)中，一個薄的表面硅層從一個娃襯底上剝離后，轉(zhuǎn)移至一個氧化后的娃襯底之上，形成一片SOI材料。由于是襯底制備，制備工藝中沒有溫度的限制，因此，在制備SOI襯底硅片中的鍵合和剝離工序大都采用高溫技術(shù)，以增大鍵合強(qiáng)度，同時使剝離更容易。目前，商業(yè)化的層轉(zhuǎn)移技術(shù)主要包括智能剝離技術(shù)(Smart-Cut )、外延層轉(zhuǎn)移技術(shù)(ELTRAN )和注氧鍵合技術(shù)(Simbond )。但當(dāng)層轉(zhuǎn)移中的支撐片是已經(jīng)制備有半導(dǎo)體器件的器件片時，由于支撐片中半導(dǎo)體器件和半導(dǎo)體金屬合金(如鎳硅合金、鈷硅合金、鎢硅合金、鋁硅合金等)的存在，就不能采用常規(guī)SOI襯底硅片的高溫鍵合和高溫剝離技術(shù)，而必須采用低溫技術(shù)(一般要求400°C 以下)。中國專利CN1610114A公開了一種三維互補(bǔ)金屬氧化物半導(dǎo)體器件(CMOS)結(jié)構(gòu)及其制備方法，它采用低溫鍵合和低溫剝離技術(shù)，可以實現(xiàn)CMOS的多層堆疊，提高器件集成密度，但具有以下缺陷層與層之間需要加一層金屬層，其上下兩層器件通過通孔與其連接；這增大了工藝的復(fù)雜度。中國專利CN100440513C公開了一種三維互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件結(jié)構(gòu)及其制備方法，它采用低溫鍵合和低溫剝離技術(shù)，可以實現(xiàn)CMOS的多層堆疊，提高器件集成密度，它雖然在兩層器件層之間不需要增加一層金屬層作為上下器件層的連接層，但其仍需要各層器件層之間制備連接通孔，作為上下兩層器件層的連接線，這同樣增大了工藝的復(fù)雜度。上述兩項專利技術(shù)實現(xiàn)的均是CMOS的多層堆疊，多層堆疊必然增大半導(dǎo)體器件間的寄生電容，從而使電路響應(yīng)速度受到限制。

發(fā)明內(nèi)容
針對上述問題，本發(fā)明提供了一種帶有半空洞結(jié)構(gòu)的上、下兩層半導(dǎo)體器件的制備方法。本發(fā)明的第一方面是提供一種帶有半空洞結(jié)構(gòu)的兩層半導(dǎo)體器件的制備方法，步驟包括
步驟1，提供已圖形化的下層支撐片(下層器件)，下層支撐片中器件的ILD層為無定形碳層(AC層)，在下層支撐片的ILD層上沉積有薄層二氧化硅層；提供上層硅，其中，所述上層娃包括富硼、氫層，并且包括位于表面的二氧化娃層；對上層娃的二氧化娃層和下層支撐片的二氧化硅層進(jìn)行活化處理和親水處理，以增加處理表面的硅醇鍵；
步驟2，將上層硅的二氧化硅層貼合在處理后的下層支撐片表面二氧化硅層上，并通過低溫鍵合將上層娃固定在下層支撐片表面；
步驟3，通過低溫剝離技術(shù)，將上層硅從富硼、氫層處斷裂剝離，富硼、氫層下方的部分與下層支撐片表面鍵合連為一體；
優(yōu)選地，當(dāng)上層硅鍵合部分厚度較小時，在上層硅與下層支撐片鍵合的部分上進(jìn)行硅外延生長；
步驟4，在上層硅中制備上層半導(dǎo)體器件；在得到的上層半導(dǎo)體器件上形成上層ILD 層，然后制備上層接觸孔和下層接觸孔。上層接觸孔和下層接觸孔可以是一次性或逐次形成；
步驟5，然后在上層器件制備無定形碳灰化通孔，所述無定形碳灰化通孔貫穿上層器件至下層支撐片的ILD層；
步驟6，通過所述無定形碳灰化通孔對下層支撐片中的ILD層進(jìn)行灰化處理，在下層支撐片的ILD所在位置形成空洞層；
步驟7，向上層器件中的無定形碳灰化通孔中沉積絕緣介質(zhì)，將無定形碳灰化通孔封堵。在本發(fā)明的一種優(yōu)選實施方式中，所述無定形碳灰化通孔在上層器件的STI結(jié)構(gòu)上方制備，無定形碳灰化通孔貫穿上層器件的ILD層和STI層直至下層支撐片的ILD層。在本發(fā)明的另一種優(yōu)選實施方式中，步驟7中所述絕緣介質(zhì)優(yōu)選為Si02。在本發(fā)明的另一種優(yōu)選實施方式中，下層支撐片中器件STI結(jié)構(gòu)上方制備一層絕緣介質(zhì)層，作為空洞層的支撐結(jié)構(gòu)。在本發(fā)明的另一種優(yōu)選實施方式中，上層器件MOS區(qū)與下層器件的MOS區(qū)并不對齊，從而為下層器件接觸孔留出空間。本發(fā)明上述的制備方法中，所述下層支撐片可以是體硅硅片，也可以為SOI硅片， 或者其他半導(dǎo)體片如鍺片、鍺硅片、應(yīng)變硅片等。其中，為了保證層轉(zhuǎn)移質(zhì)量，必須保證下層ILD在CMP之后足夠小的表面粗糙度， 優(yōu)選地，可以采用FACMP (Fixed Abrasive CMP)處理，使得表面粗糙度小于10nm。本發(fā)明的第二個方面是提供一種上述方法制備的兩層半導(dǎo)體器件，包括下層器件和上層器件，上層器件和下層器件通過低溫鍵合技術(shù)相連接固定。其中，上述步驟4中，外延生長溫度控制在彡650°C。為了保證下層半空洞制備之前AC層不會灰化，步驟I中，下層支撐片自從AC層沉積后到薄層SiO2沉積完之間，不能出現(xiàn)干法去膠和灰化工藝，只能采用濕法工藝。另外，沉積AC層的EBR (Edge Bead Removal)必須比沉積Si02層的EBR來的大，以保證晶片邊上的AC被SiO2包裹住。本發(fā)明通過采用低溫鍵合、低溫剝離的方法，實現(xiàn)下層半導(dǎo)體器件層上的上層半導(dǎo)體層的層轉(zhuǎn)移，然后在上層半導(dǎo)體層中制備上層半導(dǎo)體器件，最后一次性完成上層接觸孔和下層接觸孔工藝，實現(xiàn)上下兩層半導(dǎo)體器件隔離制備方法，工藝簡單，有效提高了半導(dǎo)體器件的集成度。本發(fā)明由于只有上下兩層半導(dǎo)體器件層，因此上層接觸孔和下層接觸孔可以一次完成，相比于現(xiàn)有的多層半導(dǎo)體技術(shù)，在工藝上簡單許多。同時在上下層半導(dǎo)體器件層中制備有空洞層+絕緣介質(zhì)支撐層結(jié)構(gòu)的半空洞隔離結(jié)構(gòu)，有效降低了上下器件層之間的電容耦合效應(yīng)。


圖I為本發(fā)明一種實施例中，下層支撐片與上層硅結(jié)構(gòu)示意圖2為圖I所述實施例中貼合工藝不意圖3為圖I所述實施例中低溫鍵合后結(jié)構(gòu)示意4為圖I所述實施例中低溫剝離后結(jié)構(gòu)示意5為圖I所述實施例中外延生長后結(jié)構(gòu)示意6為圖I所述實施例中制備上層半導(dǎo)體器件結(jié)構(gòu)示意圖7為圖I所述實施例中形成ILD層結(jié)構(gòu)示意圖8為圖I所述實施例中制備接觸孔結(jié)構(gòu)不意圖9為圖I所述實施例中制備無定形碳通孔結(jié)構(gòu)示意圖10為圖I所述實施例中將AC層灰化后的結(jié)構(gòu)示意圖11為上述實施例中制備的兩層半導(dǎo)體器件結(jié)構(gòu)示意圖。
具體實施例方式本發(fā)明提供了一種兩層半導(dǎo)體器件的制備方法、以及所述方法制備的半導(dǎo)體器件，圖f圖11給出了本發(fā)明一個實施例中制備兩層半導(dǎo)體器件的流程示意圖；下面參照附圖，通過具體實施例對本發(fā)明進(jìn)行詳細(xì)的介紹和描述，以使更好的理解本發(fā)明內(nèi)容，但是應(yīng)當(dāng)理解的是，下述實施例并不限制本發(fā)明范圍。本實施例中，以平面型CMOS FET結(jié)構(gòu)為例，但也可以是各種半導(dǎo)體器件。步驟I
參照圖1，下層支撐片I已經(jīng)圖形化，支撐片I選擇體硅硅片，也可以為SOI硅片，或者其他半導(dǎo)體片如鍺片、鍺硅片、應(yīng)變硅片等。下層支撐片I的ILD層11為無定形碳層11，在無定形碳層中制備一層間隔絕緣介質(zhì)層13，本實施例中，間隔絕緣介質(zhì)層13位于STI結(jié)構(gòu)的上方(圖I中斜線部分)。該工序可以通過Damascene工藝實現(xiàn)。間隔絕緣介質(zhì)層優(yōu)選為SiO2(也可以為具有微孔結(jié)構(gòu)的含碳低K 二氧化硅層)，為了保證層轉(zhuǎn)移質(zhì)量，必須保證下層ILD在CMP之后足夠小的表面粗糙度，采用FACMP(Fixed Abrasive CMP),使得表面粗糙度小于10nm。為了后續(xù)鍵合的需要，在ILD層11上沉積薄層SiO2層12。上層硅2中含有富硼、氫層21，其中用于與下層支撐片I鍵合的部分為SiO2層22。硅片表面總存在氧化層，有些處于表面的二氧化硅分子中硅氧共價鍵會斷裂，使硅原子形成懸掛鍵。懸掛的硅原子顯正電性，可看作硅表面一層電荷層。經(jīng)過親水處理時， 硅表面吸附OH-團(tuán)形成硅醇鍵。兩片形成硅醇鍵的硅片靠近時，硅醇鍵、水分子與硅醇鍵之間會形成氫鍵相互吸引。這就是鍵合的貼合時期。硅片界面存在的是(Si-OH)和水分子。 在溫度升高時，有如下反應(yīng)
2Si0H — Si-O-Si+H2O
即娃醇鍵向娃氧鍵轉(zhuǎn)化。此反應(yīng)為可逆反應(yīng)，溫度越高，反應(yīng)方向越向右邊進(jìn)行。這就是為什么高溫退火可以增強(qiáng)鍵合強(qiáng)度。低溫退火就是要求在較低的溫度下，反應(yīng)能較充分地向右邊進(jìn)行。這就有以下兩個要求(1)硅片表面要盡量多形成硅醇鍵，使硅片在貼合時結(jié)合緊密并有足夠的反應(yīng)物；(2)低溫退火時間要長，以利于水分子逃逸和擴(kuò)散，使反應(yīng)不斷向正方向進(jìn)行。對于以上的第二點，延長退火時間即可。而第一點，要求硅片在親水處理前有盡量多的懸掛鍵，以便吸附大量的(OH)團(tuán)。以氧等離子體激活方法為例，它可以在氧化層表面有如下反應(yīng)
Si-0+0+— (Si)++O2
從而達(dá)到形成大量的硅懸掛鍵的目的，這是低溫退火能增強(qiáng)鍵合界面強(qiáng)度的主要原因。因此，先對下層支撐片I的鍵合表面以及上層硅片的二氧化硅層22進(jìn)行活化處理 (如化學(xué)或等離子體處理)、親水處理，以使鍵合面形成大量硅醇鍵。步驟2
參照圖2，將上層硅2的二氧化硅層22與下層支撐片I的SiO2層12貼合(箭頭為貼合方向)，該步驟可在室溫下進(jìn)行。參照圖3，低溫鍵合，將上層硅2加固在下層支撐片I上。該步驟可參照現(xiàn)有技術(shù)進(jìn)行。步驟3
參照圖4，通過低溫鍵合技術(shù)，將上層硅從富硼、氫層處斷裂，從而將圖中富硼、氫層以上的部分剝離，而下面部分(鍵合部分)已經(jīng)與下層支撐片鍵合成為一體。該步驟可參照現(xiàn)有技術(shù)進(jìn)行?，F(xiàn)在也有多種方法，如劑量為5E16cm_2到9E16cm_2 的注氫片或者氫氦共注片可以在500°C左右進(jìn)行剝離，而硼、氫共注片剝離溫度可以小于 400°C。甚至，含注氫層或者多孔硅層的鍵合片可以在機(jī)械作用下就能在室溫下成功剝離， 這些技術(shù)都為層轉(zhuǎn)移中的支撐片是已經(jīng)制備有半導(dǎo)體器件的器件片時所需的低溫剝離提供了技術(shù)基礎(chǔ)。低溫固相(或液相)硅外延生長，鍵和部分形成上層硅層3，作為制備上層半導(dǎo)體器件的基礎(chǔ)，如圖5所示。該硅外延生長步驟為可選步驟，在鍵合后的上層硅層足夠厚的情況下可省略。步驟4
在步驟4中得到的上層硅層3中制備上層半導(dǎo)體器件，如圖6所示。在得到的上層半導(dǎo)體器件上沉積ILD層23，如圖7所示，并同時制備上層接觸孔 20和下層接觸孔10，如圖8所示(后面附圖中省略接觸孔)。在該步驟5中，可以對上層器件位置進(jìn)行調(diào)整，例如將上層器件MOS區(qū)與下層器件 MOS區(qū)之間偏移一定距離，從而為制備下層接觸孔預(yù)留足夠的空間。
步驟5
在上層器件中制備無定形碳灰化通孔24，無定形碳灰化通孔24貫通上層器件直至下層器件中的ILD層。無定形碳灰化通孔可以是任意能夠到達(dá)下層器件ILD層的通孔和位置， 本實施例中選擇在上層器件STI結(jié)構(gòu)上方制備，將無定形碳灰化通孔24貫通上層器件ILD 層和STI結(jié)構(gòu)，如圖9所示。步驟6
參照圖10，通過無定形碳灰化通孔24將下層器件中的ILD層灰化，形成空洞層15，下層器件中的ILD層最好能夠完全灰化，但也允許剩余少量無定形碳，只要能夠形成與上層器件隔離的空洞層即可。步驟7
在上層器件上方沉積絕緣介質(zhì)(例如SiO2),無定形碳通孔應(yīng)當(dāng)足夠小，以使絕緣介質(zhì)沉積過程中，不會進(jìn)入步驟6中形成的空洞層內(nèi)；但是沉積的絕緣介質(zhì)最好能夠填充入無定形碳灰化通孔中，將無定形碳灰化通孔封堵。由于本實施例中無定形碳灰化通孔在上層器件的STI位置制備，因此，位于STI內(nèi)的部分即使沒有被完全封堵，也不會對器件造成影響。最后去除多余的絕緣介質(zhì)，得到兩層半導(dǎo)體器件，如圖11所示。以上對本發(fā)明的具體實施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種帶有半空洞結(jié)構(gòu)的兩層半導(dǎo)體器件的制備方法，其特征在于，步驟包括步驟1，提供已圖形化的下層支撐片，下層支撐片中器件的ILD層為無定形碳層，在下層支撐片的ILD層上沉積有薄層二氧化硅層，下層支撐片中器件STI結(jié)構(gòu)上方制備一層絕緣介質(zhì)層，作為空洞層的支撐結(jié)構(gòu)；提供上層硅，其中，所述上層硅包括富硼、氫層，并且包括位于表面的二氧化硅層；對上層硅的二氧化硅層和下層支撐片的二氧化硅層進(jìn)行活化處理和親水處理，以增加處理表面的硅醇鍵。
2.步驟2，將上層硅的二氧化硅層貼合在處理后的下層支撐片表面二氧化硅層上，并通過低溫鍵合將上層硅固定在下層支撐片表面；步驟3，通過低溫剝離技術(shù)，將上層硅從富硼、氫層處斷裂剝離，富硼、氫層下方的部分與下層支撐片表面鍵合連為一體；步驟4，在上層硅中制備上層半導(dǎo)體器件；在得到的上層半導(dǎo)體器件上形成上層ILD 層，然后制備上層接觸孔和下層接觸孔。
3.上層接觸孔和下層接觸孔可以是一次性或逐次形成；步驟5，然后在上層器件制備無定形碳灰化通孔，所述無定形碳灰化通孔貫穿上層器件至下層支撐片的ILD層；步驟6，通過所述無定形碳灰化通孔對下層支撐片中的ILD層進(jìn)行灰化處理，在下層支撐片的ILD所在位置形成空洞層；步驟7，向上層器件中的無定形碳灰化通孔中沉積絕緣介質(zhì)，將無定形碳灰化通孔封堵。
4.根據(jù)權(quán)利要求I所述的制備方法，其特征在于，所述無定形碳灰化通孔在上層器件的STI結(jié)構(gòu)上方制備，無定形碳灰化通孔貫穿上層器件的ILD層和STI層直至下層支撐片的ILD層。
5.根據(jù)權(quán)利要求3所述的制備方法，其特征在于，步驟7中所述絕緣介質(zhì)優(yōu)選為Si02。
6.根據(jù)權(quán)利要求I所述的制備方法，其特征在于，下層支撐片中器件STI結(jié)構(gòu)上方制備一層絕緣介質(zhì)層，作為空洞層的支撐結(jié)構(gòu)。
7.根據(jù)權(quán)利要求I所述的制備方法，其特征在于，步驟3之后，在上層硅與下層支撐片鍵合的部分上進(jìn)行硅外延生長；外延生長溫度控制在< 650°C。
8.根據(jù)權(quán)利要求I所述的制備方法，其特征在于，所述下層支撐片選自體硅硅片、SOI 娃片、錯片、錯娃片、應(yīng)變娃片。
9.一種如權(quán)利要求I所述方法制備的兩層半導(dǎo)體器件。
全文摘要
本發(fā)明通過采用低溫鍵合、低溫剝離的方法，實現(xiàn)下層半導(dǎo)體器件層上的上層半導(dǎo)體層的層轉(zhuǎn)移，然后在上層半導(dǎo)體層中制備上層半導(dǎo)體器件，最后一次性完成上層接觸孔和下層接觸孔工藝，實現(xiàn)上下兩層半導(dǎo)體器件隔離制備方法，工藝簡單，有效提高了半導(dǎo)體器件的集成度。同時在上下層半導(dǎo)體器件層中制備有空洞層+絕緣介質(zhì)支撐層結(jié)構(gòu)的半空洞隔離結(jié)構(gòu)，有效降低了上下器件層之間的電容耦合效應(yīng)。
文檔編號H01L27/092GK102610572SQ20121009025
公開日2012年7月25日 申請日期2012年3月31日 優(yōu)先權(quán)日2012年3月31日
發(fā)明者黃曉櫓 申請人:上海華力微電子有限公司