專利名稱：延長漏極的mos晶體管的制作方法
技術領域：
本發(fā)明涉及集成電路，尤其是涉及在絕緣體上硅(SOI)襯底上形成的集成電路中的延長漏極的MOS晶體管。
背景技術：
集成電路可以在絕緣體上硅(SOI)襯底上形成，其包括例如單晶硅的半導體材料的操作晶圓、位于操作晶圓的頂部表面上的掩埋氧化物層、以及半導體材料的SOI膜，例如位于掩埋氧化物層的頂部表面上的單晶硅。晶體管和集成電路的可能的其他組件可以在SOI膜中形成。掩埋氧化物層的厚度可以受到限制，以便在SOI膜中提供期望性能水平的短溝道金屬氧化物半導體(MOS)晶體管。例如，在短溝道MOS晶體管中獲得期望水平的關閉狀態(tài)泄漏電流可能需要掩埋氧化物層不要比特定的最大厚度更厚。集成電路可以包括在與溝道區(qū)相鄰的漏極區(qū)中具有漂移區(qū)的延長漏極的MOS晶體管，例如橫向擴散的金屬氧化物半導體(LDMOS)晶體管、雙擴散的金屬氧化物半導體(DMOS )晶體管或漏極延長的金屬氧化物半導體(DEMOS )晶體管。可以期望以比掩埋氧化物層的擊穿電壓更高的電壓操作延長漏極的MOS晶體管。之前試圖集成延長漏極的MOS晶體管是有問題的。采取的一個途徑是增加SOI層的厚度，這會不期望地增加短溝道MOS晶體管中的關閉狀態(tài)泄漏電流。其他途徑包括在掩埋氧化物層中形成小孔，以便容納靠近小孔的p-n結，p-n結被反向偏置以耗盡在延長漏極的MOS晶體管下的操作晶圓，并且由此減少跨越掩埋氧化物層的電場。在形成SOI膜之前圖案化掩埋氧化物層以形成所述小孔會不期望地增加集成電路的制造成本以及復雜性。類似地，通過有選擇地離子注入氧形成圖案化的掩埋氧化物層會不期望地退化集成電路的性能參數(shù)，以及不期望地增加集成電路的制造成本和復雜性。

發(fā)明內(nèi)容
包括延長漏極的金屬氧化物半導體(MOS)晶體管的集成電路可以在絕緣體上硅(SOI)襯底上形成，以便在延長漏極的MOS晶體管中包括透過襯底的二極管。透過襯底的二極管具有透過襯底的通孔，其包括接觸SOI襯底的操作晶圓的導電通孔填充插件。p-n結形成為與透過襯底的通孔的邊界相鄰，以便在透過襯底的二極管下面的操作晶圓可以通過反向偏置p-n結而被耗盡。在某些實施例中，通孔填充插件在透過襯底的通孔的側壁處接觸并電連接到SOI膜。在其他實施例中，電介質襯墊可以在透過襯底的通孔的側壁上形成，以便通孔填充插件與延長漏極的MOS晶體管的漏極和本體區(qū)電隔離。還描述了形成所述實施例的方法。


圖1 A-1D、2A-2C、3A 和 3B、4A 和 4B、5A 和 5B、6A 和 6B、7A 和 7B、8A 和 8B 以及 9A-9D示出了根據(jù)實施例描述包括具有透過襯底的二極管的延長漏極的MOS晶體管的集成電路的制造步驟的橫截面圖。圖10和11示出了根據(jù)實施例的包括具有透過襯底的二極管的延長漏極的MOS晶體管的集成電路的頂視圖。圖12和13示出了根據(jù)實施例的包括具有透過襯底的二極管的延長漏極的MOS晶體管的集成電路的橫截面圖。
具體實施例方式包括延長漏極的MOS晶體管的集成電路可以在絕緣體上硅(SOI)襯底上形成。該晶體管可以包括透過襯底的二極管，其經(jīng)配置以便在透過襯底的二極管下面的SOI襯底的操作晶圓可以通過反向偏置透過襯底的二極管的P-n結而被耗盡。在具有P型操作晶圓的SOI襯底上形成的η溝道延長漏極的MOS晶體管中，透過襯底的二極管可以在晶體管的η型漏極區(qū)中形成。在具有P型操作晶圓的SOI襯底上形成的P溝道延長漏極的MOS晶體管中，透過襯底的二極管可以在晶體管的η型本體區(qū)中形成。該二極管具有從SOI襯底的SOI膜的頂部表面延伸穿過SOI襯底的掩埋氧化物層到達操作晶圓中的透過襯底的通孔。導電的通孔填充插件在透過襯底的通孔中形成，以便接觸該操作晶圓。透過襯底的二極管的p-n結形成為與透過襯底的通孔的邊界相鄰。透過襯底的二極管的元件可以與集成電路中透過襯底的觸點中的元件并行地形成，所述透過襯底的觸點中的元件提供到操作晶圓的電連接。圖1A-1D示出了根據(jù)第一實施例的透過襯底的二極管的形成階段。集成電路1000在SOI襯底中和SOI襯底上形成，所述SOI襯底包括例如單晶硅晶圓的半導體操作晶圓1002。該操作晶圓具有第一導電類型，在這個例子中是P型。該SOI襯底還包括在操作晶圓1002的頂部表面上形成的掩埋氧化物層1004。掩埋氧化物層1004通常主要由二氧化硅形成，但是可以是任意電介質材料，例如氮氧化硅、氮化硅或鋁氧化物。該SOI襯底進一步包括在掩埋氧化物層1004的頂部表面上形成的SOI膜1006。SOI膜1006具有適于形成集成電路1000的組件的半導體材料。透過襯底的通孔1008在SOI襯底中形成，其從SOI膜1006的頂部表面延伸穿過掩埋氧化物層1004，以便通孔1008的邊界1010的底表面接觸操作晶圓1002。由通過例如光致抗蝕劑或氮化硅的合適的掩模的一個或更多的活化離子蝕刻(RIE)操作可以形成透過襯底的通孔1008。在本實施例中，透過襯底的通孔1008在例如漏極區(qū)或漂移區(qū)中的晶體管的η型區(qū)中形成。參考圖1Β，η型摻雜的側壁層1012在通孔1008的邊界1010的側壁處的SOI膜1006中形成。η型摻雜的底層1014在通孔1008的邊界1010的底表面處的操作晶圓1002中形成。摻雜的側壁層1012和摻雜的底層1014被并行形成，例如通過在旋轉集成電路1000時以若干子劑量(subdose)以某角度離子注入摻雜物。在一個版本中，在摻雜的側壁層1012和摻雜的底層1014中的平均摻雜密度比與摻雜的側壁層1012相鄰的SOI膜1006的平均摻雜密度多至少40%。p-n結1016形成在與底表面處的透過襯底的通孔1008的邊界1010相鄰的操作晶圓1002中。參考圖1C，導電的通孔填充插件1018在透過襯底的通孔1008中形成，以便接觸摻雜的底層1014。通孔填充插件1018可以是，例如多晶體硅(B卩，多晶硅)。通孔填充插件1018可以通過例如在透過襯底的通孔1008中以及在集成電路1000的現(xiàn)有頂部表面之上沉積多晶硅層而形成，所述沉積通過以580° C到650° C之間的溫度熱分解低壓反應器內(nèi)部的硅烷SiH4氣體并且隨后通過化學機械拋光(CMP)操作和/或各向同性的等離子體蝕刻而去除集成電路1000的頂部表面的多晶硅而完成。通孔填充插件1018可以被去摻雜或摻雜到任何期望水平。在一個版本中，通孔填充插件1018可以以與摻雜的側壁層1012相鄰的SOI膜1006的平均摻雜密度的75%到125%之間的平均摻雜密度被η型摻雜。在通孔填充插件1018的形成期間和/或在隨后的熱制造操作期間，p-n結1016可以移動。參考圖1D，來自摻雜的側壁層1012和摻雜的底層1014的摻雜物擴散到通孔填充插件1018中，從而形成較高傳導率的通孔填充外部區(qū)域1020，可能會留下較低傳導率的通孔填充核心區(qū)1022。較高傳導率的通孔填充外部區(qū)域1020、摻雜的底層1014和p-n結1016的組合形成透過襯底的二極管1024。在延長漏極的MOS晶體管的操作期間，透過襯底的二極管1024可以被反向偏置，促使與透過襯底的二極管1024相鄰的操作晶圓1002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與透過襯底的二極管1024相鄰的掩埋氧化物層1004的電場。圖2A-2C示出了根據(jù)第二實施例的透過襯底的二極管的形成中的制造階段。集成電路2000在SOI襯底中和SOI襯底上形成，所述SOI襯底包括半導體操作晶圓2002、掩埋氧化物層2004和SOI膜2006，如參考圖1A所述的。操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。透過襯底的通孔2008在SOI襯底中形成，其從SOI膜2006的頂部表面延伸穿過掩埋氧化物層2004，以便透過襯底的通孔2008的邊界2010的底表面接觸操作晶圓2002。在本實施例中，透過襯底的通孔2008在延長漏極的MOS晶體管的η型區(qū)中形成，例如在漏極區(qū)或漂移區(qū)中形成。P型摻雜的側壁層2012在透過襯底的通孔2008的邊界2010的側壁處的SOI膜2006中形成。P型摻雜的底層2014在透過襯底的通孔2008的邊界2010的底表面處的操作晶圓2002中形成。如圖1B所示，摻雜的側壁層2012和摻雜的底層2014并行形成。在本實施例的一個版本中，在摻雜的側壁層2012和摻雜的底層2014中的平均摻雜密度是與摻雜的側壁層2012相鄰的SOI膜2006的平均摻雜密度的至少50%。p-n結2016形成在與側壁處的透過襯底的通孔2008的邊界2010相鄰的SOI膜2006中。參考圖2B，導電的通孔填充插件2018在透過襯底的通孔2008中形成，以便接觸摻雜的底層2014，如圖1C所示。通孔填充插件2018可以被去摻雜或摻雜到任何期望水平。在本實施例的一個版本中，通孔填充插件2018可以以與摻雜的側壁層2012相鄰的SOI膜2006的平均摻雜密度的75%到125%之間的平均摻雜密度被p型摻雜。參考圖2C，來自摻雜的側壁層2012和摻雜的底層2014的摻雜物擴散到通孔填充插件2018中，從而形成較高傳導率的通孔填充外部區(qū)2020，可能會留下較低傳導率的通孔填充核心區(qū)2022。較高傳導率的通孔填充外部區(qū)2020、摻雜的底層2014和p-n結2016的組合形成透過襯底的二極管2024。在延長漏極的MOS晶體管的操作期間，透過襯底的二極管2024可以被反向偏置，促使與透過襯底的二極管2024相鄰的通孔填充插件2018和操作晶圓2002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與透過襯底的二極管2024相鄰的掩埋氧化物層2004的電場。圖3A和3B示出了根據(jù)第三實施例的透過襯底的二極管的形成中的多個階段。集成電路3000在SOI襯底中和在SOI襯底上形成，如參考圖1A所述的，所述SOI襯底包括半導體操作晶圓3002、掩埋氧化物層3004和SOI膜3006。該操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。透過襯底的通孔3008在SOI襯底中形成，其從SOI膜3006的頂部表面延伸穿過掩埋氧化物層3004，以便透過襯底的通孔3008的邊界3010的底表面接觸操作晶圓3002。在本實施例中，透過襯底的通孔3008在延長漏極的MOS晶體管的η型區(qū)中形成，例如在漏極區(qū)或漂移區(qū)中形成。在隨后的外延生長工藝之前的清理蝕刻期間，在透過襯底的通孔3008的邊界3010處的一部分掩埋氧化物層3004可以被去除。參考圖3Β，晶體硅的η型導電通孔填充插件3012通過外延生長工藝在透過襯底的通孔3008中形成。如圖3Β所示，通孔填充插件3012可以完全填充透過襯底的通孔3008，或可以具有在中心區(qū)中的空隙?？障犊梢栽谘诼裱趸飳?004與通孔填充插件3012之間形成。在本實施例的一個版本中，通孔填充插件3012可以以與透過襯底的通孔3008相鄰的SOI膜3006的平均摻雜密度的75%到125%之間的平均摻雜密度被摻雜。p-n結3014在與底表面處的透過襯底的通孔3008的邊界3010相鄰的操作晶圓3002中形成。通孔填充插件3012和p-n結3014的組合形成透過襯底的二極管3016。在晶體管的操作期間，二極管3016可以被反向偏置，促使與二極管3016相鄰的操作晶圓3002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與二極管3016相鄰的掩埋氧化物層3004的電場。圖4A和4B示出了根據(jù)第四實施例的透過襯底的二極管的連續(xù)形成階段。集成電路4000在SOI襯底中和SOI襯底上形成，所述SOI襯底包括半導體操作晶圓4002、掩埋氧化物層4004和SOI膜4006，如參考圖1A所述的。操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。透過襯底的通孔4008在SOI襯底中形成，該透過襯底的通孔4008從SOI膜4006的頂部表面延伸穿過掩埋氧化物層4004，以便通孔4008的邊界4010的底表面接觸操作晶圓4002。在本實施例中，透過襯底的通孔4008形成在晶體管的η型區(qū)中，例如漏極區(qū)或漂移區(qū)中。在隨后的外延生長工藝之前的清理蝕刻期間，在通孔4008的邊界4010處的一部分掩埋氧化物層4004可以被去除。參考圖4Β，晶體硅的P型導電通孔填充插件4012通過外延生長工藝在通孔4008中形成。如圖4Β所示，通孔填充插件4012可以完全填充通孔4008，或可以具有在中心區(qū)中的空隙?？障犊梢栽谘诼裱趸飳?004與通孔填充插件4012之間形成。在一個版本中，通孔填充插件4012可以以與透過襯底的通孔4008相鄰的SOI膜4006的平均摻雜密度的75%到125%之間的平均摻雜密度被摻雜。p-n結4014形成在與通孔4008的側壁處的邊界4010相鄰的SOI膜4006中。通孔填充插件4012和p-n結4014的組合形成透過襯底的二極管4016。在延長漏極的MOS晶體管的操作期間，透過襯底的二極管4016可以被反向偏置，促使與透過襯底的二極管4016相鄰的通孔填充插件4012和操作晶圓4002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與透過襯底的二極管4016相鄰的掩埋氧化物層4004的電場。圖5B和5B示出了根據(jù)第五實施例的透過襯底的二極管的形成。集成電路5000形成在SOI襯底中和SOI襯底上，如參考圖1A所述的，所述SOI襯底包括半導體操作晶圓5002、掩埋氧化物層5004和SOI膜5006。該操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。透過襯底的通孔5008在SOI襯底中形成，透過襯底的通孔5008從SOI膜5006的頂部表面延伸穿過掩埋氧化物層5004，以便透過襯底的通孔5008的邊界5010的底表面接觸操作晶圓5002。在本實施例中，通孔5008形成在延長漏極的MOS晶體管的η型區(qū)域中，例如漏極區(qū)或漂移區(qū)中。參考圖5Β，去摻雜或輕微摻雜的多晶硅的η型導電通孔填充插件5012在透過襯底的通孔5008中形成。如圖5Β所示，通孔填充插件5012可以完全填充通孔5008，或可以具有在中心區(qū)中的空隙。來自SOI膜5006的摻雜物擴散到多晶硅通孔填充插件5012的頂部，并且來自操作晶圓5002的摻雜物擴散到多晶硅通孔填充插件5012的底部，以便在與底表面處的通孔5008的邊界5010相鄰的通孔填充插件5012中形成p-n結5014。通孔填充插件5012和p-n結5014的組合形成透過襯底的二極管5016。在延長漏極的MOS晶體管的操作期間，透過襯底的二極管5016可以被反向偏置，促使與透過襯底的二極管5016相鄰的操作晶圓5002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與二極管5016相鄰的掩埋氧化物層5004的電場。圖6A和6B示出了根據(jù)第六實施例的透過襯底的二極管的形成階段。集成電路6000在SOI襯底中和SOI襯底上形成，所述SOI襯底包括半導體操作晶圓6002、掩埋氧化物層6004和SOI膜6006,如參考圖1A所述的。操作晶圓具有第一導電類型,為了描述方便起見，假設是P型。透過襯底的通孔6008在SOI襯底中形成，其從SOI膜6006的頂部表面延伸穿過掩埋氧化物層6004，以便通孔6008的邊界6010的底表面接觸操作晶圓6002。在本實施例中，通孔6008形成在晶體管的η型區(qū)中，例如漏極區(qū)或漂移區(qū)中。參考圖6Β，η型多晶硅的η型導電通孔填充插件6012在通孔6008中形成。如圖6Β所示，通孔填充插件6012可以完全填充通孔6008，或可以具有在中心區(qū)中的空隙。在本實施例的一個版本中，通孔填充插件6012可以以與通孔6008相鄰的SOI膜6006的平均摻雜密度的75%到125%之間的平均摻雜密度被摻雜。p-n結6014在與底表面處的通孔6008的邊界6010相鄰的操作晶圓6002中形成。通孔填充插件6012和p-n結6014的組合形成透過襯底的二極管6016。在晶體管的操作期間，二極管6016可以被反向偏置，促使與二極管6016相鄰的操作晶圓6002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與二極管6016相鄰的掩埋氧化物層6004的電場。圖7A和7B示出了根據(jù)第七實施例的透過襯底的二極管的形成階段。集成電路7000在SOI襯底中和SOI襯底上形成，所述SOI襯底包括半導體操作晶圓7002、掩埋氧化物層7004和SOI膜7006，如參考圖1A所述的。操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。透過襯底的通孔7008在SOI襯底中形成，其從SOI膜7006的頂部表面延伸穿過掩埋氧化物層7004，以便通孔7008的邊界7010的底表面接觸操作晶圓7002。在本實施例中，通孔7008形成在延長漏極的MOS晶體管的η型區(qū)域中，例如漏極區(qū)或漂移區(qū)中。參考圖7Β，P型多晶硅的P型導電通孔填充插件7012在通孔7008中形成。如圖7Β所示，通孔填充插件7012可以完全填充通孔7008，或可以具有在中心區(qū)中的空隙。在本實施例的一個版本中，通孔填充插件7012可以以與透過襯底的通孔7008相鄰的SOI膜7006的平均摻雜密度的75%到125%之間的平均摻雜密度被摻雜。p-n結7014在與透過襯底的通孔7008的側壁處的邊界7010相鄰的SOI膜7006中形成。通孔填充插件7012和p-n結7014的組合形成透過襯底的二極管7016。在延長漏極的MOS晶體管的操作期間，二極管7016可以被反向偏置，促使與二極管7016相鄰的通孔填充插件7012和操作晶圓7002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與二極管7016相鄰的掩埋氧化物層7004的電場。圖8A和SB示出了根據(jù)第八實施例的透過襯底的二極管的形成階段。集成電路8000在SOI襯底中和SOI襯底上形成，所述SOI襯底包括半導體操作晶圓8002、掩埋氧化物層8004和SOI膜8006，如參考圖1A所述的。操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。透過襯底的通孔8008在SOI襯底中形成，其從SOI膜8006的頂部表面延伸穿過掩埋氧化物層8004，以便通孔8008的邊界8010的底表面接觸操作晶圓8002。在本實施例中，通孔8008形成在延長漏極的MOS晶體管的η型區(qū)域中，例如在漏極區(qū)或漂移區(qū)中形成。在集成電路8000上執(zhí)行離子注入操作，其在通孔8008的邊界8010的底表面處的操作晶圓8002中形成η型注入層8012。在操作晶圓8002中形成η型注入層8012產(chǎn)生在底表面處與通孔8008的邊界8010相鄰的操作晶圓8002中的p-n結8014。在隨后的熱操作中，例如退火操作期間，在注入層8012中的摻雜物可以被活化。參考圖8B，導電通孔填充插件8016在通孔8008中形成。通孔填充插件8016可以由例如去摻雜或η型多晶硅或外延硅形成。來自SOI膜8006和注入層8012的摻雜物可以擴散到通孔填充插件8016中，以便在SOI膜8006與注入層8012之間提供增加的導電性。如圖SB所示，通孔填充插件8016可以完全填充通孔8008，或可以具有在中心區(qū)中的空隙。在通孔填充插件8016的形成期間和/或在隨后的熱制造操作期間，p-n結8014可以移動。通孔填充插件8016和p-n結8014的組合形成透過襯底的二極管8018。在延長漏極的MOS晶體管的操作期間，二極管8018可以被反向偏置，促使與二極管8018相鄰的操作晶圓8002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與二極管8018相鄰的掩埋氧化物層8004的電場。圖9A到9D示出了根據(jù)第九實施例的透過襯底的二極管的形成階段。集成電路9000在SOI襯底中和SOI襯底上形成，所述SOI襯底包括半導體操作晶圓9002、掩埋氧化物層9004和SOI膜9006，如參考圖1A所述。操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。從SOI膜9006的頂部表面延伸穿過掩埋氧化物層9004的透過襯底的通孔9008在SOI襯底中形成，以便通孔9008的邊界9010的底表面接觸操作晶圓9002。在本實施例中，通孔9008形成在延長漏極的MOS晶體管的η型區(qū)中，例如在漏極區(qū)或漂移區(qū)中形成。電介質襯墊9012形成在透過襯底的通孔9008的邊界9010的側壁處，并且可以形成在透過襯底的通孔9008的邊界9010的底表面處。電介質襯墊9012可以包括，例如二氧化硅、氮氧化硅、氮化硅或其他電介質材料的一層或更多層。在本實施例的一個版本中，電介質襯墊9012可以通過熱氧化暴露在通孔9008的邊界9010處的半導體材料而形成。在另一個版本中，電介質襯墊9012可以由通過化學氣相沉積(CVD)、等離子體增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、大氣壓化學氣相淀積(APCVD)的電介質材料的沉積或其他合適的電介質層形成工藝而形成。參考圖9B，材料通過例如RIE工藝從電介質襯墊9012去除，以便暴露在邊界9010的底表面處的操作晶圓9002。充分的電介質襯墊9012保持在邊界9010的側壁上，以便將SOI膜9006與隨后形成的通孔插件電隔離。在集成電路9000上執(zhí)行離子注入操作，其在邊界9010的底表面處的操作晶圓9002中形成η型注入層9014。在操作晶圓9002中形成η型注入層9014產(chǎn)生在與底表面處的透過襯底的通孔9008的邊界9010相鄰的操作晶圓9002中的p-n結9016。在隨后的熱操作，例如退火操作期間，在注入層9014中的摻雜物可以被活化。參考圖9C，導電的通孔填充插件9018在通孔9008中形成，以便電接觸注入層9014。通孔填充插件9018可以由例如多晶硅或例如鎢等金屬形成。通過電介質襯墊9012，通孔填充插件9018與SOI膜9006電隔離。在本實施例的一個版本中，如圖9C所示，通孔填充插件9018可以具有在中心區(qū)中的空隙。在另一個版本中，如圖9D所示，通孔填充插件9018可以完全填充通孔9008。在通孔填充插件9018的形成期間和/或在隨后的熱制造操作期間，P-n結9016可以移動。通孔填充插件9018、電介質襯墊9012和p-η結9016的組合形成透過襯底的二極管9020。在延長漏極的MOS晶體管的操作期間，二極管9020可以被反向偏置，促使與二極管9020相鄰的操作晶圓9002被耗盡，與操作在相同電壓的不具有透過襯底的二極管的類似的延長漏極的MOS晶體管相比，減少了橫跨與二極管9020相鄰的掩埋氧化物層9004的電場。形成與SOI膜9006電隔離的通孔填充插件9018可以允許二極管9020以不同于與二極管9020相鄰的SOI膜9006的電壓被偏置。在二極管9020上的電壓可以被調整，以便進一步減少橫跨與透過襯底的二極管9020相鄰的掩埋氧化物層9004的電場。圖10和11示出了根據(jù)實施例形成的包括具有透過襯底的二極管的延長漏極的MOS晶體管的集成電路。參考圖10，集成電路10000包括η型區(qū)10002。在延長漏極的MOS晶體管是η溝道的本實施例版本中，η型區(qū)10002可以是延長漏極的MOS晶體管的漏極區(qū)。在延長漏極的MOS晶體管是P溝道的本實施例版本中，η型區(qū)10002可以是延長漏極的MOS晶體管的本體區(qū)。例如根據(jù)前述實施例中的一個，一個或更多細長的透過襯底的二極管10004在η型區(qū)10002中形成。細長的透過襯底的二極管10004具有大于2:1的長寬比。參考圖11，集成電路11000包括η型區(qū)11002。例如根據(jù)前述實施例中的一個，一個或更多大致等邊的透過襯底的二極管11004在η型區(qū)11002中形成。大致等邊的透過襯底的二極管11004可以具有小于1.25:1的長寬比。根據(jù)上述實施例，應當明白，可以形成具有其他長寬比和/或其他形狀(例如圓形、橢圓形、L形或交叉型)的透過襯底的二極管。圖12和13示出了根據(jù)實施例的包括具有透過襯底的二極管的延長漏極的MOS晶體管的集成電路。參考圖12，集成電路12000在SOI襯底中和SOI襯底上形成，如參考圖1A所述的，所述SOI襯底包括半導體操作晶圓12002、掩埋氧化物層12004和SOI膜12006。該操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。η型漏極區(qū)12008在對稱的η溝道延長漏極的MOS晶體管12010中的SOI膜12006中形成，并側面與P型本體區(qū)12018相接。N型漏極接觸擴散區(qū)12012在漏極區(qū)12008中形成。MOS柵極12014在與漏極區(qū)12008相鄰的延長漏極的MOS晶體管12010的本體區(qū)12018中的溝道區(qū)之上的SOI膜12006上的柵極電介質層上形成。N型源極區(qū)12016在與MOS柵極12014相鄰和與漏極區(qū)12008相對的本體區(qū)12018中的SOI膜12006中形成。P型本體接觸擴散區(qū)12020在本體區(qū)12018中形成。例如，根據(jù)前述實施例中的一個，一個或更多透過襯底的二極管12022在漏極區(qū)12008中形成，以便通過p-n結電接觸操作晶圓12002。一個或更多透過襯底的觸點12024可以形成在MOS晶體管12010外面的SOI膜12006中穿過掩埋氧化物層12004，以便電接觸操作晶圓12002。透過襯底的觸點12024形成在延伸穿過SOI膜12006和穿過掩埋氧化物層12004的接觸通孔中。透過襯底的觸點12024包括在圖12中的陰影區(qū)域示出的導電材料，其接觸操作晶圓12002。一個或更多深度隔離溝槽12026可以在MOS晶體管12010外面的SOI膜12006中形成，并且可能穿過掩埋氧化物層12004，以便將SOI膜12004的一部分在深度隔離溝槽12026的任一側面上電隔離。深度隔離溝槽12026在填充有電介質材料(例如二氧化硅)以提供電隔離的隔離溝槽中形成。用于透過襯底的二極管12022的透過襯底的通孔、用于透過襯底的觸點12024的接觸通孔和/或用于深度隔離溝槽12026的隔離溝槽可以并行形成，這可以有利地減少集成電路12000的制造成本。用于二極管12022的通孔填充插件和用于觸點12024的導電材料可以并行形成。參考圖13，集成電路13000在SOI襯底中和SOI襯底上形成，如參考圖1A所述的，所述SOI襯底包括半導體操作晶圓13002、掩埋氧化物層13004和SOI膜13006。該操作晶圓具有第一導電類型，為了描述方便起見，假設是P型。η型本體區(qū)13008在對稱的P-溝道延長漏極的MOS晶體管13010中的SOI膜12006中形成，η型本體區(qū)13008的側面與ρ型漏極區(qū)13018相接。η型本體接觸擴散區(qū)13012在本體區(qū)13008中形成。MOS柵極13014在與漏極區(qū)13018相鄰的延長漏極的MOS晶體管13010的本體區(qū)13018中的溝道區(qū)之上的SOI膜13006上的柵極電介質層上形成。P型源極區(qū)13016在與MOS柵極13014相鄰和與漏極區(qū)13018相對的η型本體區(qū)13008中的SOI膜13006中形成。ρ型漏極接觸擴散區(qū)13020在漏極區(qū)13018中形成。例如，根據(jù)前述實施例中的一個，一個或更多透過襯底的二極管13022在本體區(qū)13008中形成，以便通過p-n結電接觸操作晶圓13002。一個或更多透過襯底的觸點13024在MOS晶體管13010外面的SOI膜13006中穿過掩埋氧化物層13004形成，以便電接觸操作晶圓13002。一個或更多深度隔離溝槽13026可以在MOS晶體管13010外面的SOI膜13006中形成，并且可能穿過掩埋氧化物層13004，以便將SOI膜13004的一部分在深度隔離溝槽13026的任一側面上電隔離。用于透過襯底的二極管13022的透過襯底的通孔、用于透過襯底的觸點13024的接觸通孔和/或用于深度隔離溝槽13026的隔離溝槽可以并行形成。用于透過襯底的二極管13022的通孔填充插件和用于透過襯底的觸點13024的導電材料可以并行形成。本發(fā)明涉及的領域的技術人員將意識到，在本發(fā)明要求保護的范圍內(nèi)可以對上述實施例做出修改，并實現(xiàn)其他進一步的實施例。
權利要求
1.一種集成電路，其包括: 絕緣體上硅SOI襯底，其包括: 具有第一導電類型的半導體材料的操作晶圓； 位于所述操作晶圓的頂部表面上的電介質材料的掩埋氧化物層；以及 位于所述掩埋氧化物層的頂部表面上的半導體材料的SOI膜；以及 延長漏極的金屬氧化物半導體MOS晶體管，其包括: 位于所述SOI膜中的區(qū)，所述區(qū)具有與所述操作晶圓相反的導電類型；以及 位于所述區(qū)中的透過襯底的二極管，其包括: 從所述SOI膜的頂部表面穿過所述掩埋氧化物層延伸到所述操作晶圓中的透過襯底的通孔； 在所述透過襯底的通孔中的導電的通孔填充插件，所述通孔填充插件電接觸與所述透過襯底的通孔相鄰的SOI膜和所述操作晶圓；以及與所述透過襯底的通孔的邊界相鄰的p-n結。
2.根據(jù)權利要求1所述的集成電路，其中所述P-n結位于與所述透過襯底的通孔的邊界的底表面相鄰的操作晶圓中。
3.根據(jù)權利要求2所述的集成電路，其中所述通孔填充插件包括具有與所述區(qū)相同的導電類型的多晶硅。
4.根據(jù)權利要求3所述的集成電路，其中所述SOI膜包括與所述透過襯底的通孔相鄰的摻雜的側壁層，其中在所述摻雜的側壁層中的平均摻雜密度比與所述摻雜的側壁層相鄰的SOI膜的平均摻雜密度大至少40%。
5.根據(jù)權利要求1所述的集成電路，其進一步包括位于所述延長漏極的MOS晶體管外部的透過襯底的觸點。
6.一種集成電路，其包括: SOI襯底，其包括: 具有第一導電類型的半導體材料的操作晶圓； 位于所述操作晶圓的頂部表面上的電介質材料的掩埋氧化物層；以及 位于所述掩埋氧化物層的頂部表面上的半導體材料的SOI膜；以及 延長漏極的MOS晶體管,其包括: 位于所述SOI膜中的區(qū)，所述區(qū)具有與所述操作晶圓相反的導電類型；以及 位于所述區(qū)中的透過襯底的二極管，其包括: 從所述SOI膜的頂部表面穿過所述掩埋氧化物層延伸到所述操作晶圓中的透過襯底的通孔； 位于所述透過襯底的通孔的側壁上的電介質襯墊； 位于所述透過襯底的通孔的邊界的底表面處的所述操作晶圓中的注入層，所述注入層具有與所述操作晶圓相反的導電類型； 在所述透過襯底的通孔中的導電通孔填充插件，其電接觸所述注入層，所述通孔填充插件通過所述電介質襯墊與所述SOI膜電隔離；以及 與所述透過襯底的通孔的邊界的底表面相鄰的p-n結，使得所述通孔填充插件通過所述P-n結電耦合到所述操作晶圓。
7.一種形成集成電路的方法，其包括以下步驟: 提供SOI襯底，所述SOI襯底包括: 具有第一導電類型的半導體材料的操作晶圓； 在所述操作晶圓的頂部表面上形成的電介質材料的掩埋氧化物層；以及 在所述掩埋氧化物層的頂部表面上形成的半導體材料的SOI膜；以及 通過包括以下步驟的方法形成延長漏極的金屬氧化物半導體MOS晶體管: 形成位于所述SOI膜中的區(qū)，以便所述區(qū)具有與所述操作晶圓相反的導電類型；以及 通過包括以下步驟的方法在所述區(qū)中形成透過襯底的二極管: 形成從所述SOI膜的頂部表面穿過所述掩膜氧化物層延伸到所述操作晶圓中的透過襯底的通孔； 在所述透過襯底的通孔中形成導電的通孔填充插件，所述通孔填充插件電接觸所述操作晶圓；以及 形成與所述透過襯底的通孔的邊界相鄰的P-n結。
8.根據(jù)權利要求7所述的方法，其中所述p-n結位于與所述透過襯底的通孔的邊界的底表面相鄰的操作晶圓中。
9.根據(jù)權利要求8所述的方法，其中所述形成透過襯底的二極管的步驟進一步包括形成與所述透過襯底的通孔相鄰的摻雜的側壁層的步驟，其中所述在摻雜的側壁層中的平均摻雜密度比與所述摻雜的側壁層相鄰的所述SOI膜的平均摻雜密度大至少40%。
10.根據(jù)權利要求7所述的方法，其中: 形成所述透過襯底的二極管的步驟進一步包括在所述透過襯底的通孔的側壁上形成電介質襯墊的步驟，以便所述通孔填充插件通過所述電介質襯墊與所述SOI膜電隔離；以及 所述P-n結形成為與所述透過襯底的通孔的邊界的底表面相鄰，使得所述通孔填充插件通過所述P-n結電耦合到所述操作晶圓。
11.根據(jù)權利要求7所述的方法，其進一步包括通過以下方法在所述延長漏極的MOS晶體管的外部形成透過襯底的觸點的步驟，所述方法包括形成穿過所述SOI膜和穿過所述掩埋氧化物層的接觸通孔的步驟，所述接觸通孔與所述透過襯底的通孔并行形成。
12.根據(jù)權利要求7所述的方法，其進一步包括通過以下方法在所述延長漏極的MOS晶體管的外部形成深度隔離溝槽的步驟，所述方法包括在所述SOI膜中形成隔離溝槽的步驟，所述隔離溝槽與所述透過襯底的通孔并行形成。
全文摘要
一種集成電路(1000)形成在包括延長漏極的MOS晶體管的SOI襯底上，所述延長漏極的MOS晶體管具有在通過p-n結(1016)耦合到操作晶圓的漏極區(qū)或本體區(qū)中的透過襯底的二極管(1024)，即與漏極區(qū)或本體區(qū)電隔離。
文檔編號H01L29/78GK103189989SQ201180052215
公開日2013年7月3日 申請日期2011年10月28日 優(yōu)先權日2010年10月28日
發(fā)明者M·丹尼森, P·L·豪威爾, S·P·彭哈卡 申請人:德克薩斯儀器股份有限公司