專利名稱：封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種封裝結(jié)構(gòu)及制作該封裝結(jié)構(gòu)的制造方法。更詳細而言，本發(fā)明關(guān)于一種包含負熱膨脹系數(shù)材料的封裝結(jié)構(gòu)及制作該封裝結(jié)構(gòu)的制造方法。
背景技術(shù)：
近年來，隨著半導體工藝技術(shù)的不斷成熟與發(fā)展，各種高效能的電子產(chǎn)品不斷推陳出新，而電子產(chǎn)品中最重要的芯片，其品質(zhì)及效能便受到業(yè)界的重視。一般而言，芯片封裝工藝中，影響芯片功效者，莫過于黏晶(Die Bonding)。此工藝利用一粘合材料將芯片的電極或凸塊電性連接至布設于基材上的線路，藉此可于芯片與基材上的外部電路之間傳輸電子信號。已知粘合材料主要概分為兩大類，亦即有機高分子類的導電膠材(ConductiveAdhesives)以及無機金屬類的合金焊料(solder)。然而，當芯片與基材進行粘合時，不論是導電膠材或是合金焊料，這些粘合材料皆具有熱脹冷縮的性質(zhì)，因此當溫度升高時，粘合材料的體積便會膨脹，使得粘合材料內(nèi)部有孔洞的產(chǎn)生，使得黏合材料不但無法降低芯片與基材之間的間距以縮小封裝體積，而更可能因為孔洞的出現(xiàn)使間距擴大，進而造成黏晶時的對位偏差。再者，使用金屬焊料于粘晶工藝時，由于合金達到熔融狀態(tài)時溫度較高，使得芯片與基板易因高溫造成內(nèi)部損壞，且芯片與基板處于高溫狀態(tài)下會造成應力改變，而這樣的現(xiàn)象較不利于后續(xù)工藝加工，因此需加以控制焊接溫度與焊接時間。綜上所述，黏合材料如何避免因本身體積的熱漲冷縮而導致封裝結(jié)構(gòu)的芯片與基材之間產(chǎn)生位置偏移，便為此業(yè)界亟需努力的目標。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種封裝結(jié)構(gòu)及制作此封裝結(jié)構(gòu)的制造方法，由于此封裝結(jié)構(gòu)采用負熱膨脹系數(shù)材料進行芯片與基材的電性連接，故可避免接合材料固化后，芯片與基材產(chǎn)生對位誤差而影響兩者間的信號傳輸。為達上述目的，本發(fā)明提供一種封裝結(jié)構(gòu)，其包含一芯片、一基材及至少一粘合層。芯片具有至少一電極部；基材具有至少一線路部；至少一粘合層設置于至少一電極部及至少一線路部之間以形成電性連接。其中，粘合層為一負熱膨脹系數(shù)(NegativeCoefficient of Thermal Expansion)材料,此負熱膨脹系數(shù)材包含一金屬化合物材料,藉此避免使芯片與基材之間產(chǎn)生對位偏移，影響電性連接。為達上述目的，本發(fā)明更提供前述封裝結(jié)構(gòu)的制造方法，其包含:形成至少一電極部于一裸晶上，以構(gòu)成一芯片；形成至少一線路部于一基板上，以構(gòu)成一基材；于至少一電極部及至少一線路部之間設置至少一粘合層，以使芯片與基材電性連接，其中至少一粘合層為一負熱膨脹系數(shù)(Negative Coefficient of Thermal Expansion)材料,其包含一金屬化合物材料。為讓上述目的、技術(shù)特征及優(yōu)點能更明顯易懂，下文以較佳的實施例配合所附附圖進行詳細說明。


圖1為本發(fā)明的封裝結(jié)構(gòu)的較佳實施例的示意圖；圖2為本發(fā)明的封裝結(jié)構(gòu)的制造方法的流程圖；及圖3為本發(fā)明的封裝結(jié)構(gòu)的制造方法的另一流程圖。
具體實施例方式以下將透過實施方式來解釋本發(fā)明內(nèi)容，本發(fā)明關(guān)于一種封裝結(jié)構(gòu)以及其制造方法。需說明者，在下述的實施例以及附圖中，關(guān)于實施方式的說明僅為闡釋本發(fā)明的目的，而非用以直接限制本發(fā)明，同時，以下實施例及附圖中，與本發(fā)明非直接相關(guān)的元件均已省略而未繪示；且附圖中各元件間的尺寸關(guān)系僅為求容易了解，非用以限制實際比例。請參閱圖1，其為本發(fā)明的封裝結(jié)構(gòu)I的一較佳實施例的示意圖。封裝結(jié)構(gòu)I包含一芯片11、一基材13及一粘合層15,以下將依序說明各兀件的技術(shù)內(nèi)容。于本實施例中，芯片11為一發(fā)光二極體芯片，芯片11具有一第一電極111及一第二電極113,第一電極111及第二電極113分別形成于芯片11的一下表面115,于本實施例中，第一電極111及第二電極113具有不同的面積，且分別為陽極(或正極)及陰極(或負極)。此外，本發(fā)明的封裝結(jié)構(gòu)并不限于發(fā)光二極體芯片封裝，亦可應用于其他芯片封裝中(如存儲器芯片Memory chip、微芯片Microchip、模擬芯片Analogy chip以及邏輯芯片Logical chip等)；此外，電極數(shù)目并不以上述示例為限，且亦可改以凸塊的形式實施?；?3的一上表面135具有電路布局，其包含一第一線路部131及一第二線路部133，以分別對應至芯片11的第一電極111及第二電極113。更詳細而言，基材13的上表面135沿著一垂直方向堆迭設置芯片11，且基材13的面積大于芯片11的面積，使得芯片11可完全設置于基材13的上表面135的面積范圍內(nèi)?；?3可為一電路板或一芯片等可傳導電能的元件，于本實施例中，第一線路部131及第二線路部133具有不同的面積。粘合層15具有一第一粘合層151及一第二粘合層153,第一粘合層151設置于第一電極111及第一線路部131之間以形成電性連接，且第二粘合層153設置于第二電極113及第二線路部133之間以形成電性連接，使得芯片11可與基材13電性連接以相互傳遞信號。而本實施例中，第一粘合層151及第二粘合層153具有相異的熱膨脹系數(shù)，利用不同熱膨脹系數(shù)的材料特性，使第一粘合層151及第二粘合層153可分別調(diào)整具有不同面積的第一電極111及第二電極113與第一線路部131及第二線路部133之間的接合移位程度，使得芯片11可緊固地粘附于基材13，不易相對基材13移動。本發(fā)明的第一粘合層151及第二粘合層153為具有負熱膨脹系數(shù)(NegativeCoefficient of Thermal Expansion)的一材料,更詳細的說,此負熱膨脹系數(shù)材料的工作溫度為_273°C至800°C。當將芯片11迭置于基材13上方之后，加熱第一粘合層151及第二粘合層153，使具有負熱膨脹性質(zhì)的第一粘合層151及第二粘合層153的體積減少。第一粘合層151及第二粘合層153所采用的負熱膨脹系數(shù)材料包含一金屬化合物材料，于本實施例中，金屬化合物材料包含(但不限于)鎢酸鋯(ZrW2O8)、鈦酸鉛(PbTiO3)、鈦酸鋇(BaTiO3)、釩酸鋯(ZrV2O7)、釩酸鉭(TaVO5)、鋰鋁硅酸鹽(LiAlSiO4,β-eucryptite)、碘化銀(AgI)或其組合。除上所述的負熱膨脹系數(shù)材料，熟知本發(fā)明技術(shù)領(lǐng)域者亦可推及將前段所提的金屬化合物材料摻雜于玻璃陶瓷、樹脂、陶瓷或其組合中，形成本發(fā)明的另一實施態(tài)樣，同樣可藉由負熱膨脹系數(shù)材料本身的材料特性，以使經(jīng)由被粘合層接合的芯片與基材不會因為高溫而有滑移錯位的問題。更詳細的說，第一粘合層151及第二粘合層152以印刷、電鍍、蒸鍍、濺鍍、化鍍、植球、凸塊或涂布設置于第一線路部131與第一電極111之間及第二線路部133與第二電極113之間。于本發(fā)明中，芯片的尺寸較佳為45mil X45mil,更詳細地說,45mil X45mil此尺寸主要應用于高壓(High Voltage)LED芯片11，然而本發(fā)明并不僅限于此特定尺寸，熟知本發(fā)明技術(shù)領(lǐng)域者應可將芯片的長度(或?qū)挾?推及于250μπι至1500μπι的范圍。本實施例的封裝結(jié)構(gòu)I與已知的封裝結(jié)構(gòu)相較下，粘合層會因應負熱膨脹系數(shù)材料的遇冷膨脹及遇熱收縮的一材料特性，當應用在特定溫度區(qū)間時，隨著溫度逐漸上升，負熱膨脹系數(shù)材料具有一往內(nèi)收縮的趨勢，使得負熱膨脹系數(shù)材料的體積有些微縮小，并進一步縮小負熱膨脹系數(shù)材料內(nèi)部的孔洞，將使芯片11與基材13之間的間距縮小，更可適度拉回粘晶時偏移的芯片，進一步彌補粘晶時所造成的對位偏差。此外，由于本發(fā)明使用負熱膨脹系數(shù)材料作為粘合層，因此可以避免已知的粘合材料在加熱膨脹的過程中，因體積膨脹過度而造成了第一粘合層151及第二粘合層152彼此接觸進而使得第一電極111、第二電極113、第一線路部131及第二線路部133導通，因此可有效的提高已知發(fā)光二極體以覆晶封裝(Flip-Chip)進行封裝工藝的良率。再請參閱圖2所示，其為本發(fā)明的芯片封裝結(jié)構(gòu)的制造方法的一流程圖。首先，如步驟201所示，形成一第一線路部及一第二線路部，以構(gòu)成一基材，第一線路部及第二線路部分別形成于基材的一上表面，其中第一線路部及第二線路部屬于基材上表面的電路布局的一部分；接著如步驟202所示，于第一線路部上形成一第一粘合層，并于第二線路部上形成一第二粘合層，且第一粘合層及第二粘合層為具有負熱膨脹系數(shù)(NegativeCoefficient of Thermal Expansion)的一材料,更詳細地說，設置第一粘合層及第二粘合層的工作溫度為_273°C至800°C之間。其中，負熱膨脹系數(shù)材料包含一金屬化合物材料，且第一粘合層及第二粘合層更可具有相異的熱膨脹系數(shù)；如步驟203所示，形成一第一電極及一第二電極于一裸晶上，以構(gòu)成一芯片，且第一電極及第二電極分別形成于芯片的一下表面，其中第一電極及第二電極具有不同的面積；如步驟204所示，將芯片沿著一垂直方向堆迭設置于基材的上表面，其中芯片的第一電極與第一粘合層及基材的第一線路部垂直設置以形成電性連接，芯片的第二電極與第二粘合層及基材的第二線路部垂直設置以形電性連接，藉此可使芯片與基材電性連接，且基材的一面積大于芯片的一面積，使得芯片可完全設置于基材的上表面的面積范圍內(nèi)；藉由以上步驟即可制造出如上述較佳實施例所示的封裝結(jié)構(gòu)(如圖1所示)?；蛘?，如圖3所示，為本發(fā)明的封裝結(jié)構(gòu)的制造方法的另一流程圖。于此制造方法中，同樣如步驟301所示，形成一第一線路部及一第二線路部，以構(gòu)成一基材。本實施例的封裝結(jié)構(gòu)制造方法與前述封裝結(jié)構(gòu)制造方法的差異在于:先如步驟302所示，形成一第一電極及一第二電極于一裸晶上，以構(gòu)成一芯片，且第一電極及第二電極分別形成于芯片的一下表面；接著如步驟303所不,于芯片的第一電極上形成一第一粘合層，并于芯片的第二電極上形成一第二粘合層，且第一粘合層及第二粘合層為具有負熱膨脹系數(shù)(NegativeCoefficient of Thermal Expansion)的一材料，再如步驟304所示,將芯片的第一電極與第二電極、第一粘合層及第二粘合層沿著一垂直方向堆迭設置于基材的上表面，其中第一線路部與第一粘合層及第一電極垂直設置以形成電性連接，第二線路部與第二粘合層及第二電極垂直設置以形電性連接，藉此可使芯片與基材電性連接；藉由以上步驟亦可制造出如上述較佳實施例所示的封裝結(jié)構(gòu)(如圖1所示)。除圖2及圖3所示的流程外，熟知本領(lǐng)域技術(shù)者，亦可分別進行構(gòu)成基材及構(gòu)成芯片的步驟，藉以縮短整體工藝時間。于上述各實施例中，金屬化合物材料包含鎢酸鋯(ZrW2O8)、鈦酸鉛(PbTiO3)、鈦酸鋇(BaTiO3)、|凡酸錯(ZrV2O7)、|凡酸鉭(TaVO5)、鋰招娃酸鹽(LiAlSiO4, β-eucryptite)、碘化銀(AgI)或其組合；于其他實施態(tài)樣中，亦可將玻璃陶瓷、樹脂、陶瓷或其組合摻入上述金屬化合物材料，以作為負熱膨脹系數(shù)材料。第一粘合層及第二粘合層可以(但不限于)印刷、電鍍、蒸鍍、溉鍍、化鍍、植球、凸塊或涂布設置于第一線路部與第一電極之間及第二線路部與第二電極之間。綜上所述，本發(fā)明的封裝結(jié)構(gòu)及其制造方法采用負熱膨脹系數(shù)材料作為芯片與基材的電性連接，故于連接的溫度變化過程中，可避免粘合材料內(nèi)部因熱漲冷縮而有孔洞的廣生，以及縮小芯片與基材之間的間距，更可進一步彌補粘晶時芯片與基材之間的對位偏差，以符合業(yè)界及市場所需。上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的保護范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利保護范圍應以申請專利范圍為準。
權(quán)利要求
1.一種封裝結(jié)構(gòu)，包含: 一芯片，具有至少一電極部； 一基材，具有至少一線路部；以及 至少一粘合層，設置于該至少一電極部及該至少一線路部之間以形成電性連接； 其中，該粘合層為一負熱膨脹系數(shù)材料，其包含一金屬化合物材料。
2.按權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該負熱膨脹系數(shù)材料的一工作溫度為-273 °C 至 800 °C。
3.按權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該至少一電極部具有一第一電極及一第二電極，該至少一線路部具有一第一線路部及一第二線路部，該至少一粘合層具有一第一粘合層及一第二粘合層，該第一粘合層設置于該第一電極部及該第一線路部之間以形成電性連接，且該第二粘合層設置于該第二電極部及該第二線路部之間以形成電性連接，且該第一粘合層及該第二粘合層具有相異的熱膨脹系數(shù)。
4.按權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該金屬化合物材料包含鎢酸鋯、鈦酸鉛、鈦酸鋇、釩酸鋯、釩酸鉭、鋰鋁硅酸鹽、碘化銀或其組合。
5.按權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該至少一粘合層更包含玻璃陶瓷、樹月旨、陶瓷或其組合。
6.按權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該芯片為一發(fā)光二極體芯片。
7.按權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該芯片的長或?qū)捊橛?50μπι至1500 μ mD
8.按權(quán)利要求7所述的封裝結(jié)構(gòu)，其特征在于，該芯片的一尺寸為45milX45mil。
9.一種封裝結(jié)構(gòu)的制造方法，包含: 形成至少一電極部于一裸晶上，以構(gòu)成一芯片； 形成至少一線路部于一基板上，以構(gòu)成一基材； 于該至少一電極部及該至少一線路部之間設置至少一粘合層，以使該芯片與該基材電性連接； 其中，該至少一粘合層為一負熱膨脹系數(shù)材料，其包含一金屬化合物材料。
10.按權(quán)利要求9所述的制造方法，其特征在于，設置該至少一粘合層的一工作溫度范圍為-273°C至800°C之間。
11.按權(quán)利要求9所述的制造方法，其特征在于，形成該至少一電極部的步驟更包含形成一第一電極及形成一第二電極的二步驟，形成該至少一線路部的步驟更包含形成一第一線路部及形成一第二線路部的二步驟，且設置該至少一粘合層的步驟更包含于該第一電極部及該第一線路部之間設置一第一粘合層，于該第二電極部及該第二線路部之間設置一第二粘合層的二步驟，且該第一粘合層及該第二黏合層具有相異的熱膨脹系數(shù)。
12.按權(quán)利要求9所述的制造方法，其特征在于，該至少一粘合層以印刷、電鍍、蒸鍍、濺鍍、化鍍、植球、凸塊或涂布設置于該至少一電極部及該至少一線路部之間。
全文摘要
本發(fā)明關(guān)于一種封裝結(jié)構(gòu)及其制造方法。封裝結(jié)構(gòu)包含一芯片、一基材及至少一粘合層。芯片具有至少一電極部；基材具有至少一線路部；至少一粘合層設置于至少一電極部及至少一線路部之間以形成電性連接。其中，粘合層為具有負熱膨脹系數(shù)的一材料，此負熱膨脹系數(shù)材料包含一金屬化合物材料，故芯片與基材粘合后便不致發(fā)生對位偏移。
文檔編號H01L33/00GK103094463SQ20111041628
公開日2013年5月8日 申請日期2011年12月5日 優(yōu)先權(quán)日2011年11月1日
發(fā)明者羅偉誠, 詹峯益, 姜崇義 申請人:華新麗華股份有限公司