專利名稱：抬高源漏結(jié)構(gòu)CMOS和Bipolar器件的集成方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路制造領(lǐng)域，具體涉及一種抬高源漏結(jié)構(gòu)CM0S(互補型金屬氧化物半導(dǎo)體場效應(yīng)晶體管)和Bipolar (雙極型晶體管)器件的集成方法。
背景技術(shù)：
縮小有源區(qū)(AA)和柵極(gate)的設(shè)計尺寸可以有效減小源漏寄生電容，提高器件速度，同時可以減小器件面積，使單位面積有更多的器件數(shù)量。但是這個設(shè)計尺寸受限于接觸孔的設(shè)計尺寸和接觸孔套準(zhǔn)的工藝能力，工藝窗口和器件尺寸成為互相制約的兩個因素。另外一個問題是隨著器件尺寸的不斷縮小，有效溝道長度減小，如大家所公知的造成器件的短溝道效應(yīng)。有很多研究提出了一些解決方案，包括LDD(Lightly DopedDrain，輕摻雜漏極)技術(shù)和抬高的源漏結(jié)構(gòu)。抬高的源漏一般采用選擇性外延工藝生長硅單晶，然后通過離子注入的方式形成源漏結(jié)，這樣形成的源漏結(jié)深度也會相應(yīng)變淺，從而改善短溝道效應(yīng)，這種結(jié)構(gòu)因為高劑量注入一般比較淺，同時硅單晶中雜質(zhì)的擴散較慢，外延單晶的高度受到限制。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種抬高源漏結(jié)構(gòu)CMOS和Bipolar器件的集成方法，該方法可以減小有源區(qū)到柵極的設(shè)計尺寸，增加單位面積晶體管數(shù)量；擴大工藝窗口 ；減小源漏寄生電容，改善短溝道效應(yīng)。為解決上述技術(shù)問題，本發(fā)明提供一種抬高源漏結(jié)構(gòu)CMOS和Bipolar器件的集成方法，這種方法包含以下步驟:步驟1，采用傳統(tǒng)工藝形成具有淺溝槽隔離結(jié)構(gòu)的柵極圖形，然后形成柵極側(cè)墻，柵極側(cè)墻刻蝕造成部分娃基板損失；步驟2，在源漏區(qū)選擇性外延生長多晶硅，形成抬高源漏區(qū)；步驟3，依次沉積介質(zhì)膜及第一層多晶硅膜；步驟4，回刻第一層多晶硅膜，刻蝕停止在介質(zhì)膜上，形成第一多晶硅膜側(cè)墻；步驟5，去除部分介質(zhì)膜，保留第一多晶硅側(cè)墻下方的介質(zhì)膜；步驟6，沉積第二層多晶硅膜，與第一多晶硅側(cè)墻連接，和步驟2形成的抬高源漏區(qū)在淺溝槽隔離區(qū)和有源區(qū)交界處連接，在抬高源漏區(qū)正上方和第二層多晶硅膜側(cè)壁下方由介質(zhì)膜隔離；步驟7，使用光刻刻蝕工藝形成源漏擴展區(qū)域和局部連線圖形，刻蝕停止在淺溝槽隔離區(qū)上面；步驟8，涂布填充材料(可以是光刻膠或者有機抗反射層)，使柵極圖形上方的填充材料厚度較薄，柵極圖形旁邊的填充材料厚度較厚；步驟9，回刻填充材料和第一多晶硅側(cè)墻和第二多晶硅側(cè)墻，填充材料較薄的區(qū)域全部打開，填充材料較厚的區(qū)域部分保留，刻蝕多晶硅側(cè)墻停止在介質(zhì)膜上；步驟10，去除填充材料和介質(zhì)膜，進行源漏注入，并使用高溫擴散工藝，使雜質(zhì)擴散到硅基板中，形成淺的源漏結(jié)；步驟11，采用傳統(tǒng)的金屬硅化物形成工藝和接觸孔工藝形成最終器件結(jié)構(gòu)。優(yōu)選地，步驟11完成后，所述最終器件結(jié)構(gòu)的抬高源漏區(qū)部分?jǐn)U展到淺溝槽隔離區(qū)的，擴展距離大于0.1微米，所述抬高源漏區(qū)域和源漏擴展區(qū)域的材料為多晶硅，抬高源漏區(qū)多晶硅的厚度為1000埃，抬高源漏擴展區(qū)多晶硅的厚度為1000埃。優(yōu)選地，在步驟I中，所述柵極側(cè)墻刻蝕使用各向異性干法刻蝕工藝完成，刻蝕后造成20-100埃的娃基板損失。優(yōu)選地，在步驟2中，所述選擇性外延生長多晶硅的厚度在500-1000埃。優(yōu)選地，在步驟3中，所述介質(zhì)膜是氧化膜，或者氮化膜，或者是氧化膜和氮化膜組合的復(fù)合膜，該介質(zhì)膜的厚度在200-800埃；所述第一層多晶硅膜的厚度在500-1500埃；所述介質(zhì)膜和Bipolar基區(qū)開口介質(zhì)膜是同一層膜，所述第一層多晶硅膜和基區(qū)開口多晶硅膜是同一層膜。第一層多晶硅膜采用如下步驟形成:首先，在介質(zhì)膜上沉積一層500埃的多晶硅；然后使用光刻和刻蝕工藝定義Bipolar三極管基區(qū)開口圖形，使用外延工藝，在基區(qū)區(qū)域生長SiGe單晶或者硅單晶，在非基區(qū)區(qū)域生長SiGe多晶或者硅多晶，這層SiGe多晶或者硅多晶和前面500埃的多晶硅共同組成CMOS區(qū)域的第一層多晶硅膜。優(yōu)選地，在步驟4中，所述回刻第一層多晶硅膜工藝和Bipolar基區(qū)刻蝕可以是同一步刻蝕工藝，該步驟具體為:使用光刻工藝，Bipolar區(qū)域定義基區(qū)圖形，在CMOS區(qū)域全部打開，使用各向異性干法刻蝕回刻第一層多晶硅膜，回刻形成的多晶硅側(cè)墻高度在300-1000 埃。優(yōu)選地，在步驟5中，所述介質(zhì)膜去除使用濕法刻蝕工藝，或者干法刻蝕工藝，或者干法刻蝕和濕法刻蝕工藝的組合。所述去除部分介質(zhì)膜，利用第一多晶硅側(cè)墻的自對準(zhǔn)特性，把CMOS區(qū)域的介質(zhì)膜去掉，保留第一多晶硅側(cè)墻下方的介質(zhì)膜，這層介質(zhì)膜在后續(xù)步驟中作為多晶硅回刻的刻蝕阻擋層。優(yōu)選地，在步驟6中，所述第二層多晶硅膜和Bipolar區(qū)發(fā)射極多晶硅是同一層膜，所述第二層多晶硅膜的厚度為1000-2000埃，在第二層多晶硅膜沉積以后，第二層多晶硅膜覆蓋整個CMOS區(qū)域。優(yōu)選地，在步驟7中，所述源漏擴展區(qū)域、局部連線圖形和Bipolar區(qū)域發(fā)射極圖形在同一步完成。所述局部連線圖形包括不同晶體管之間源極、柵極以及漏極的連接，可以橫跨柵極，通過柵極上面的介質(zhì)膜做為隔離層。優(yōu)選地，在步驟8中，所述填充材料是有機抗反射層材料，涂布厚度在1500-4000埃，該填充材料在柵極圖形旁邊的厚度大于柵極圖形上方厚度的500埃以上。優(yōu)選地,在步驟9中，在刻蝕填充材料和多晶娃的時候，Bipolar區(qū)域使用光刻膠保護。該步驟采用干法刻蝕，刻蝕分為兩步，第一步刻蝕打開柵極圖形上方的填充材料，保留柵極圖形旁邊的填充材料，保留厚度大于300埃；第二步使用多晶硅對填充材料以及介質(zhì)膜高選擇比的條件刻蝕多晶硅側(cè)墻，優(yōu)選的高選擇比為:多晶硅對填充材料以及介質(zhì)膜的選擇比大于5:1。優(yōu)選地,在步驟10中，所述源漏注入的注入能量范圍在5Kev_20Kev,注入劑量范圍在 5E14-1E16。優(yōu)選地，在步驟11中，所述形成的最終器件結(jié)構(gòu)，其中抬高源漏區(qū)和抬高源漏擴展區(qū)的厚度差異控制在+/-100埃范圍內(nèi)。和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:本發(fā)明提供一種包含抬高的源漏結(jié)構(gòu)MOS晶體管的制作方法，其中抬高部分是利用選擇性外延生長的多晶硅材料，源漏極抬高部分?jǐn)U展到淺溝槽絕緣層區(qū)域(STI)，這樣接觸孔可以設(shè)計部分落入淺溝槽絕緣區(qū)域，解決了有源區(qū)和柵極設(shè)計尺寸受限的問題，源漏擴展部分使用Bipolar三極管制造過程中的發(fā)射極多晶硅。由于采用多晶硅材料，源漏極注入條件可以使用高劑量低能量條件，通過雜質(zhì)在多晶硅中的快速擴散，形成淺的穩(wěn)定的源極/漏極結(jié)。利用Bipolar工藝中的基極窗口多晶硅和基極多晶硅或者SiGe膜層在CMOS區(qū)域的側(cè)墻，在源漏區(qū)域上部引入介質(zhì)膜刻蝕停止層，這樣可以精確控制后續(xù)源漏擴展區(qū)和局域連線的刻蝕后抬高源漏多晶硅的高度，克服不同尺寸圖形和晶圓的工藝面內(nèi)均一性問題。本發(fā)明的方法可以集成具有抬高源漏結(jié)構(gòu)的CMOS和Bipolar結(jié)構(gòu)，減小有源區(qū)到柵極的設(shè)計尺寸，增加單位面積晶體管數(shù)量；擴大工藝窗口 ；減小源漏寄生電容，改善短溝道效應(yīng)；工藝方面抬聞的多晶娃厚度可以精確控制，克服面內(nèi)均一性和不同結(jié)構(gòu)的負(fù)載效應(yīng)。同時由于源漏區(qū)的擴展，放寬了接觸孔設(shè)計尺寸，擴大接觸孔的工藝窗口 ；器件方面由于減小了源漏區(qū)面積，源漏寄生電容得到有效控制，同時抬高源漏的多晶硅材料可以實現(xiàn)高劑量低能量的注入，利用雜質(zhì)在多晶硅內(nèi)的快速擴散形成穩(wěn)定的淺的源漏結(jié)，克服短溝道效應(yīng)。


圖1-圖11是本發(fā)明方法的工藝流程剖面示意圖。圖1是本發(fā)明方法的步驟I柵極側(cè)墻刻蝕完成后的剖面示意圖；圖2是本發(fā)明方法的步驟2抬高源漏區(qū)生長完成后的剖面示意圖；圖3是本發(fā)明方法的步驟3基區(qū)多晶硅生長完成后的剖面示意圖；圖4是本發(fā)明方法的步驟4基極多晶硅刻蝕完成后的剖面示意圖；圖5是本發(fā)明方法的步驟5CM0S保護層介質(zhì)膜去除后的剖面示意圖；圖6是本發(fā)明方法的步驟6發(fā)射極多晶硅沉積后的剖面示意圖；圖7是本發(fā)明方法的步驟7源漏擴展區(qū)/局域連線刻蝕后的剖面示意圖；圖8是本發(fā)明方法的步驟8填充材料涂布后的剖面示意圖；圖9是本發(fā)明方法的步驟9填充材料回刻及多晶硅側(cè)墻刻蝕后的剖面示意圖；圖10是本發(fā)明方法的步驟10填充材料和介質(zhì)膜刻蝕停止層去除后的剖面示意圖；圖11是本發(fā)明方法的步驟11金屬硅化物形成和接觸孔形成后最終器件的剖面示意圖；圖中附圖標(biāo)記說明如下:101是有源區(qū)，102是淺溝槽隔離區(qū)，103是柵極氧化層，104是柵極多晶硅，105是頂層介質(zhì)膜，106是柵極側(cè)墻，107是抬高源漏區(qū)，108是介質(zhì)膜，109是多晶硅(第一層多晶娃膜)，109X是多晶娃側(cè)墻(第一多晶娃側(cè)墻)，110是多晶娃(第二層多晶娃膜)，111是光刻膠，112是，有機抗反射層，113是金屬硅化物，114是接觸孔。
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細(xì)的說明。本發(fā)明在傳統(tǒng)淺溝槽隔離(STI)結(jié)構(gòu)的基礎(chǔ)上，形成傳統(tǒng)柵極結(jié)構(gòu)，LDD注入以后，形成側(cè)墻保護層(spacer)，側(cè)墻保護層形成使用各向異性干法刻蝕并造成硅基板有一定的刻蝕量，用選擇性外延在源漏區(qū)生長出多晶硅形成抬高源漏區(qū)，其他區(qū)域不生長出多晶硅。然后沉積一層介質(zhì)膜把CMOS區(qū)域保護住。在形成Bipolar的工藝流程里，基極多晶硅亥IJ蝕以后，利用柵極的形貌形成多晶硅側(cè)墻，利用側(cè)墻的自對準(zhǔn)特性，把CMOS區(qū)域介質(zhì)膜保護層去掉，保留多晶硅側(cè)墻下的介質(zhì)膜作為后續(xù)多晶硅回刻的刻蝕停止層。利用Bipolar工藝中的發(fā)射極多晶硅作為抬高源漏區(qū)向STI區(qū)域的擴展以及CMOS局部區(qū)域的連線，圖形化以后涂布一層填充能力強的光刻膠或者有機抗反射層，回刻填充材料以及源漏區(qū)域上方發(fā)射極多晶硅，刻蝕停止在介質(zhì)膜保護層。最后去除填充材料和刻蝕停止層，完成源漏注入以及金屬化，按照傳統(tǒng)流程完成接觸孔和后段金屬連線工藝。以下列舉了一個實現(xiàn)本發(fā)明的具體實施例:本發(fā)明方法，具體包括如下步驟:1.如圖1所示，按照傳統(tǒng)工藝流程完成CMOS柵極圖形定義以及側(cè)墻的形成，CMOS區(qū)域結(jié)構(gòu)包括有源區(qū)101，淺溝槽隔離區(qū)102，柵極結(jié)構(gòu)，其中柵極結(jié)構(gòu)從下到上依次為20-70埃的柵極氧化層103，2000埃左右的柵極多晶硅104，1000埃左右的頂層介質(zhì)膜105，柵極側(cè)墻106。在傳統(tǒng)淺溝槽隔離(STI)結(jié)構(gòu)的基礎(chǔ)上，形成傳統(tǒng)柵極結(jié)構(gòu)，LDD注入以后，形成柵極側(cè)墻106，在形成柵極側(cè)墻106的時候使用干法各向異性刻蝕使硅基板的有源區(qū)101有大概20-100埃的損失量。因為硅基板在刻蝕過程中被損傷，在后續(xù)的外延工藝中源漏區(qū)會生長出多晶硅。2.如圖2所示，使用選擇性外延工藝在源漏區(qū)生長出抬高的500-1000埃的多晶硅，作為抬高源漏區(qū)107，其他區(qū)域不生長多晶硅。3.如圖3所示，按照傳統(tǒng)BiCMOS工藝沉積一層200-800埃左右的介質(zhì)膜108 (把CMOS區(qū)域保護住)和500埃左右的多晶硅。介質(zhì)膜108可以是氧化膜，或者氮化膜，或者是氧化膜和氮化膜組合的復(fù)合膜。使用光刻和刻蝕工藝定義Bipolar三極管基區(qū)開口圖形，使用外延工藝，在基區(qū)區(qū)域生長SiGe單晶或者硅單晶，在非基區(qū)區(qū)域生長SiGe多晶或者硅多晶，這層多晶硅(即在非基區(qū)區(qū)域生長的SiGe多晶或者硅多晶)和前面500埃的多晶硅共同組成CMOS區(qū)域多晶硅109，多晶硅109的厚度在500-1500埃(本實施例為1500埃左右)。介質(zhì)膜108和Bipolar基區(qū)開口介質(zhì)膜是同一層膜，多晶硅109和基區(qū)開口多晶硅膜是同一層膜。4.如圖4所示，使用光刻工藝，Bipolar區(qū)域定義基區(qū)圖形，在CMOS區(qū)域全部打開，使用各向異性干法刻蝕多晶硅109，在CMOS區(qū)域形成多晶硅側(cè)墻109X，多晶硅側(cè)墻109X的高度在300-1000埃左右，刻蝕停止在介質(zhì)膜108上面。回刻多晶硅109工藝和Bipolar基區(qū)刻蝕可以是同一步刻蝕工藝。5.如圖5所示，去除部分介質(zhì)膜108，利用多晶硅側(cè)墻109X的自對準(zhǔn)特性，把CMOS區(qū)域的介質(zhì)膜108去掉，在多晶硅側(cè)墻109X下保留部分介質(zhì)膜108，這層介質(zhì)膜108在后續(xù)步驟中作為多晶硅回刻的刻蝕阻擋層。該步驟刻蝕條件可以是干法刻蝕，也可以是濕法刻蝕，也可以是干法和濕法刻蝕的組合。6.如圖6所示，在Bipolar后續(xù)工藝進行厚度為1000-2000埃左右的發(fā)射極多晶硅Iio的沉積工藝以后，多晶硅110覆蓋整個CMOS區(qū)域，多晶硅110與多晶硅側(cè)墻109X連接，多晶硅110和外延生長的抬高源漏區(qū)107在淺溝槽隔離區(qū)102和有源區(qū)101交界處連接，在抬高源漏區(qū)107正上方和多晶硅110側(cè)壁下方有介質(zhì)膜108隔離。7.如圖7所示，使用光刻工藝，用光刻膠111定義出CMOS源漏擴展區(qū)域以及局域連線圖形，使用刻蝕工藝刻蝕發(fā)射極多晶硅110，刻蝕停止在淺溝槽隔離區(qū)102上。Bipolar區(qū)域的發(fā)射極刻蝕可以在同一步(相同光罩)完成(即源漏擴展區(qū)域、局部連線圖形和Bipolar區(qū)域發(fā)射極圖形可以在同一步完成)，也可以在不同的光刻刻蝕步驟完成。所述局部連線圖形包括不同晶體管之間源極、柵極以及漏極的連接，可以橫跨柵極，通過柵極上面的介質(zhì)膜做為隔離層。局部連線圖形不是必須的。8.如圖8所示，涂布一層填充能力很好的有機抗反射層112作為填充材料，使有柵極圖形的區(qū)域上面的有機抗反射層112較薄，淺溝槽隔離區(qū)102上的有機抗反射層112的厚度較厚，在bipolar三極管區(qū)域用光刻膠保護。有機抗反射層材料112的涂布厚度在1500-4000埃，該有機抗反射層材料112在其它區(qū)域的厚度大于柵極圖形區(qū)域上方厚度的500埃以上。9.如圖9所不,使用干法刻蝕回刻有機抗反射層112和多晶娃110側(cè)墻和多晶娃側(cè)墻109X，側(cè)墻區(qū)域停止在介質(zhì)膜108上面，因為有作為刻蝕停止層的介質(zhì)膜108存在，在不同結(jié)構(gòu)和不同區(qū)域的刻蝕負(fù)載效應(yīng)得到解決。在刻蝕有機抗反射層和多晶硅的時候，Bipolar區(qū)域使用光刻膠保護。刻蝕分為兩步:第一步把多晶硅110側(cè)壁上方的薄的有機抗反射層112打開(即打開柵極圖形上方的有機抗反射層112)，同時，有機抗反射層112厚的區(qū)域保留一定量(即保留柵極圖形旁邊的有機抗反射層112)，保留厚度大于300埃。第二步使用多晶硅110對有機抗反射層112和介質(zhì)膜108高選擇比的條件(多晶硅110對有機抗反射層112和介質(zhì)膜108的選擇比大于5:1)刻蝕多晶娃側(cè)墻，以介質(zhì)膜108作為刻蝕停止層刻蝕有機抗反射層112和多晶硅110。10.如圖10所示，去除光刻膠和有機抗反射層112，濕法去除介質(zhì)膜108，之后，CMOS區(qū)域形成具有抬高源漏區(qū)107并且擴展到淺溝槽隔離區(qū)102上面的結(jié)構(gòu)(多晶硅110作為抬高源漏擴展區(qū))，然后分別進行nMOS和pMOS的源漏注入(源漏注入可以使用高劑量低能量條件，例如，能量范圍在5Kev-20Kev，劑量范圍在5E14-1E16)，經(jīng)過高溫?zé)徇^程，注入雜質(zhì)部分?jǐn)U散到硅基板中，形成淺的穩(wěn)定的源漏結(jié)。11.最后使用傳統(tǒng)的金屬硅化物形成工藝和接觸孔工藝形成圖11所示結(jié)構(gòu)，這種結(jié)構(gòu)具有以下特征:1.抬高源漏區(qū)107可以擴展到淺溝槽隔離區(qū)102部分，擴展距離大于
0.1微米，源漏設(shè)計尺寸甚至可以小于接觸孔114設(shè)計尺寸，大大縮小器件面積。2.抬高源漏區(qū)107和抬高源漏擴展區(qū)(多晶硅110)的厚度差異可以控制在+/-100埃范圍內(nèi)；因為有介質(zhì)膜108和有機抗反射層112的存在，在本實施例的步驟9中的多晶硅回刻步驟中，抬高源漏區(qū)107和多晶硅110是被保護住的，所以它的厚度變化只受成膜工藝的影響，實際上其厚度差異控制范圍比100埃還要小。本發(fā)明抬高源漏區(qū)107和抬高源漏擴展區(qū)(多晶硅110)的厚度差異明顯要低于現(xiàn)有工藝，從而有利于克服面內(nèi)均一性和不同結(jié)構(gòu)的負(fù)載效應(yīng)。3.抬高源漏區(qū)107和抬高源漏擴展區(qū)110是多晶硅，厚度可以在1000埃左右，源漏注入可以使用高劑量低能量條件形成源漏結(jié)。
權(quán)利要求
1.一種抬高源漏結(jié)構(gòu)CMOS和Bipolar器件的集成方法，其特征在于，這種方法包含以下步驟: 步驟1，采用傳統(tǒng)工藝形成具有淺溝槽隔離結(jié)構(gòu)的柵極圖形，然后形成柵極側(cè)墻，柵極側(cè)墻刻蝕造成部分娃基板損失； 步驟2，在源漏區(qū)選擇性外延生長多晶硅，形成抬高源漏區(qū)； 步驟3，依次沉積介質(zhì)膜及第一層多晶硅膜； 步驟4，回刻第一層多晶硅膜，刻蝕停止在介質(zhì)膜上，形成第一多晶硅膜側(cè)墻； 步驟5，去除部分介質(zhì)膜，保留第一多晶硅側(cè)墻下方的介質(zhì)膜； 步驟6，沉積第二層多晶硅膜，與第一多晶硅側(cè)墻連接，和步驟2形成的抬高源漏區(qū)在淺溝槽隔離區(qū)和有源區(qū)交界處連接，在抬高源漏區(qū)正上方和第二層多晶硅膜側(cè)壁下方由介質(zhì)膜隔離； 步驟7，使用光刻刻蝕工藝形成源漏擴展區(qū)域和局部連線圖形，刻蝕停止在淺溝槽隔離區(qū)上面； 步驟8，涂布填充材料，使柵極圖形上方的填充材料厚度較薄，柵極圖形旁邊的填充材料厚度較厚； 步驟9，回刻填充材料和第一多晶硅側(cè)墻和第二多晶硅側(cè)墻，填充材料較薄的區(qū)域全部打開，填充材料較厚的區(qū)域部分保留，刻蝕多晶硅側(cè)墻停止在介質(zhì)膜上； 步驟10，去除填充材料和介質(zhì)膜，進行源漏注入，并使用高溫擴散工藝，使雜質(zhì)擴散到硅基板中，形成淺的源漏結(jié)； 步驟11，采用傳統(tǒng)的金屬硅化物形成工藝和接觸孔工藝形成最終器件結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其特征在于，步驟11完成后，所述最終器件結(jié)構(gòu)的抬高源漏區(qū)部分?jǐn)U展到淺溝槽隔離區(qū)的，擴展距離大于0.1微米，所述抬高源漏區(qū)域和源漏擴展區(qū)域的材料為多晶硅，抬高源漏區(qū)多晶硅的厚度為1000埃，抬高源漏擴展區(qū)多晶硅的厚度為1000埃。
3.如權(quán)利要求1所述的方法，其特征在于，在步驟I中，所述柵極側(cè)墻刻蝕使用各向異性干法刻蝕工藝完成，刻蝕后造成20-100埃的娃基板損失。
4.如權(quán)利要求1所述的方法，其特征在于，在步驟2中，所述選擇性外延生長多晶硅的厚度在500-1000埃。
5.如權(quán)利要求1所述的方法，其特征在于，在步驟3中，所述介質(zhì)膜是氧化膜，或者氮化膜，或者是氧化膜和氮化膜組合的復(fù)合膜，該介質(zhì)膜的厚度在200-800埃；所述第一層多晶娃膜的厚度在500-1500埃；所述介質(zhì)膜和Bipolar基區(qū)開口介質(zhì)膜是同一層膜,所述第一層多晶硅膜和基區(qū)開口多晶硅膜是同一層膜。
6.如權(quán)利要求1或5所述的方法，其特征在于，在步驟3中，第一層多晶硅膜采用如下步驟形成:首先，在介質(zhì)膜上沉積一層500埃的多晶硅；然后使用光刻和刻蝕工藝定義Bipolar三極管基區(qū)開口圖形，使用外延工藝，在基區(qū)區(qū)域生長SiGe單晶或者硅單晶，在非基區(qū)區(qū)域生長SiGe多晶或者硅多晶，這層SiGe多晶或者硅多晶和前面500埃的多晶硅共同組成CMOS區(qū)域的第一層多晶硅膜。
7.如權(quán)利要求1所述的方法，其特征在于，在步驟4中，所述回刻第一層多晶硅膜工藝和Bipolar基區(qū)刻蝕可以是同一步刻蝕工藝,該步驟具體為:使用光刻工藝，Bipolar區(qū)域定義基區(qū)圖形，在CMOS區(qū)域全部打開，使用各向異性干法刻蝕回刻第一層多晶硅膜，回刻形成的多晶硅側(cè)墻高度在300-1000埃。
8.如權(quán)利要求1所述的方法，其特征在于，在步驟5中，所述介質(zhì)膜去除使用濕法刻蝕工藝，或者干法刻蝕工藝，或者干法刻蝕和濕法刻蝕工藝的組合。
9.如權(quán)利要求1或8所述的方法，其特征在于，在步驟5中，所述去除部分介質(zhì)膜，利用第一多晶硅側(cè)墻的自對準(zhǔn)特性，把CMOS區(qū)域的介質(zhì)膜去掉，保留第一多晶硅側(cè)墻下方的介質(zhì)膜，這層介質(zhì)膜在后續(xù)步驟中作為多晶硅回刻的刻蝕阻擋層。
10.如權(quán)利要求1所述的方法，其特征在于，在步驟6中，所述第二層多晶硅膜和Bipolar區(qū)發(fā)射極多晶硅是同一層膜，所述第二層多晶硅膜的厚度為1000-2000埃，在第二層多晶硅膜沉積以后，第二層多晶硅膜覆蓋整個CMOS區(qū)域。
11.如權(quán)利要求1所述的方法，其特征在于，在步驟7中，所述源漏擴展區(qū)域、局部連線圖形和Bipolar區(qū)域發(fā)射極圖形在同一步完成。
12.如權(quán)利要求1或11所述的方法，其特征在于，在步驟7中，所述局部連線圖形包括不同晶體管之間源極、柵極以及漏極的連接，可以橫跨柵極，通過柵極上面的介質(zhì)膜做為隔尚層O
13.如權(quán)利要求1所述的方法，其特征在于，在步驟8中，所述填充材料是有機抗反射層材料，涂布厚度在1500-4000埃，該填充材料在柵極圖形旁邊的厚度大于柵極圖形上方厚度的500埃以上。
14.如權(quán)利要求1所述的方法，其特征在于，在步驟9中，在刻蝕填充材料和多晶硅的時候，Bipolar區(qū)域使用光刻膠保護。
15.如權(quán)利要求1或14所述的方法，其特征在于，在步驟9中，采用干法刻蝕，刻蝕分為兩步，第一步刻蝕打開柵極圖形上方的填充材料，保留柵極圖形旁邊的填充材料，保留厚度大于300埃；第二步使用多晶硅對填充材料以及介質(zhì)膜高選擇比的條件刻蝕多晶硅側(cè)墻。
16.如權(quán)利要求15所述的方法，其特征在于，所述第二步使用多晶硅對填充材料以及介質(zhì)膜高選擇比的條件刻蝕多晶硅側(cè)墻，所述高選擇比的條件為:多晶硅對填充材料以及介質(zhì)膜的選擇比大于5:1。
17.如權(quán)利要求1所述的方法，其特征在于，在步驟10中，所述源漏注入的注入能量范圍在5Kev-20Kev，注入劑量范圍在5E14-1E16。
18.如權(quán)利要求1所述的方法，其特征在于，在步驟11中，所述形成的最終器件結(jié)構(gòu)，其中抬高源漏區(qū)和抬高源漏擴展區(qū)的厚度差異控制在+/-100埃范圍內(nèi)。
全文摘要
本發(fā)明公開了一種抬高源漏結(jié)構(gòu)CMOS和Bipolar器件的集成方法，在傳統(tǒng)淺溝槽隔離結(jié)構(gòu)上形成柵極結(jié)構(gòu)，側(cè)墻刻蝕造成硅基板有一定的刻蝕量，用選擇性外延在源漏區(qū)生長多晶硅形成抬高源漏區(qū)，再沉積介質(zhì)膜把CMOS區(qū)域保護住?；鶚O多晶硅刻蝕后，形成多晶硅側(cè)墻，把CMOS區(qū)域介質(zhì)膜去掉，保留多晶硅側(cè)墻下的介質(zhì)膜。利用發(fā)射極多晶硅作為抬高源漏區(qū)向STI區(qū)的擴展以及CMOS局部區(qū)域的連線，圖形化后涂布一層填充材料，回刻填充材料以及源漏區(qū)域上方發(fā)射極多晶硅，刻蝕停止在介質(zhì)膜。最后去除填充材料和刻蝕停止層，完成源漏注入以及后續(xù)接觸孔和金屬連線工藝。該方法可減小有源區(qū)到柵極的尺寸，增加單位面積晶體管數(shù)量；擴大工藝窗口；減小源漏寄生電容，改善短溝道效應(yīng)。
文檔編號H01L21/28GK103151292SQ20111040282
公開日2013年6月12日 申請日期2011年12月7日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者劉鵬 申請人:上海華虹Nec電子有限公司